JPH0382006A - Laminated capacitor - Google Patents

Laminated capacitor

Info

Publication number
JPH0382006A
JPH0382006A JP1218279A JP21827989A JPH0382006A JP H0382006 A JPH0382006 A JP H0382006A JP 1218279 A JP1218279 A JP 1218279A JP 21827989 A JP21827989 A JP 21827989A JP H0382006 A JPH0382006 A JP H0382006A
Authority
JP
Japan
Prior art keywords
internal electrode
internal electrodes
side margin
dielectric
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1218279A
Other languages
Japanese (ja)
Other versions
JPH0828310B2 (en
Inventor
Toshinori Amano
天野 俊紀
Susumu Mori
進 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1218279A priority Critical patent/JPH0828310B2/en
Priority to PCT/JP1990/001075 priority patent/WO1991003064A1/en
Priority to DE4091418T priority patent/DE4091418T1/en
Priority to DE4091418A priority patent/DE4091418C2/en
Priority to US07/663,942 priority patent/US5144527A/en
Priority to GB9103350A priority patent/GB2242070B/en
Publication of JPH0382006A publication Critical patent/JPH0382006A/en
Publication of JPH0828310B2 publication Critical patent/JPH0828310B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PURPOSE:To obtain a laminated capacitor, size of which can be made smaller than and capacitance of which can be made larger than conventional devices, a capacitance value of which is hardly reduced and which can be manufactured through a comparatively simple process, by forming a side margin region by removing the side edge section of an internal electrode through etching, etc., and filling an air gap shaped by the formation of the side margin region with a sealing medium. CONSTITUTION:In a laminated capacitor, which has a laminated type dielectric, in which a plurality of dielectric layers are piled while interposing internal electrodes 13, 14 on the inside and in which the width of the internal electrodes 13, 14 is made narrower than said electric layers and side margin regions 34, 35 are shaped onto the sides of the internal electrodes 13, 14 by the narrowing of the width of the internal electrodes, the side margin regions 34, 35 are formed by etching or physically removing the side edge sections exposed of the internal electrodes 13, 14 on the side face of the laminated type dielectric, from which the side edges of the internal electrodes 13, 14 having the same width as that of said dielectric layer are exposed, and air gaps generated by shaping said side margin regions 34, 35 are filled with a sealing medium. A synthetic resin such as an epoxy resin is pressed and injected as said sealing medium.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、81層コンデンサに関し、より特定的には、
内部電極と誘電体鍔面との間のサイドマージン領域が改
良された積層コンデンサに関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an 81-layer capacitor, and more specifically,
The present invention relates to a multilayer capacitor with an improved side margin region between an internal electrode and a dielectric collar surface.

〔従来の技術〕[Conventional technology]

コンデンサの小型・大容量化を果たすために、積層コン
デンサが広く用いられている。積層コンデンサは、例え
ば第2図(a)及び(b)に示すように、導電ペースト
よりなる内611電極材1.2が塗布されたセラミック
グリーンシート3,4を用意し、それぞれを交互に複数
枚積層し、得られた積層体を厚み方向に圧着した後に焼
成し、内部電極材1.2の引出されている焼結体側面に
舛部電極を形成することにより得られている。
Multilayer capacitors are widely used to make capacitors smaller and larger in capacity. For example, as shown in FIGS. 2(a) and 2(b), a multilayer capacitor is made by preparing ceramic green sheets 3 and 4 coated with 611 electrode material 1.2 made of conductive paste, and alternately applying a plurality of each to the ceramic green sheets 3 and 4. The laminate is laminated, the resulting laminate is pressed in the thickness direction, and then fired, and a loop electrode is formed on the side surface of the sintered body from which the internal electrode material 1.2 is drawn out.

ところで、セラ逅ツクグリーンシート3.4上に形成さ
れている内部電極材1.2は、各セラミックグリーンシ
ート3.4の第1の端縁3a、4aから第2の端縁3b
、4b(jlに向かって延びるように形成されている。
By the way, the internal electrode material 1.2 formed on the ceramic green sheets 3.4 extends from the first edge 3a, 4a to the second edge 3b of each ceramic green sheet 3.4.
, 4b (formed to extend toward jl).

また、各内部電極材l。In addition, each internal electrode material l.

2は、セラミックグリーンシート3,4の@端縁3c、
3d、4c、4dとの間に、幅Xのサイドマージン領域
5を残すような幅に形成されている。
2 is the @edge 3c of the ceramic green sheets 3 and 4;
The width is such that a side margin region 5 of width X is left between 3d, 4c, and 4d.

サイドマージン領域5を設けているのは、内部電極材1
.2の上下に位置するセラ電ツクグリーンシート同士の
密着性を高めると共に、内部電極材1.2が焼結後に焼
結体側面で接触することを防止するためである。従って
、従来より、積層コンデンサにおいては、内部電極材1
,2の側方に暢Xのサイドマージン領域5を形成するこ
とが必須不可欠であった。
The side margin region 5 is provided by the internal electrode material 1
.. This is to improve the adhesion between the ceramic electric green sheets located above and below 2, and to prevent the internal electrode materials 1.2 from coming into contact with each other on the side surfaces of the sintered body after sintering. Therefore, conventionally, in multilayer capacitors, internal electrode material 1
, 2, it was essential to form a side margin area 5 with a wide width.

(発明が解決しようとする技術的課題)しかしながら、
サイドマージン領域5の幅Xが広い場合には、当然のこ
とながら、内部電極材l。
(Technical problem to be solved by the invention) However,
Naturally, when the width X of the side margin region 5 is wide, the internal electrode material l.

2の幅が挟まり、大容量化を妨げることになる。The width of 2 is pinched, which hinders the increase in capacity.

従って、より小型・大容量化を果たすには、サイドマー
ジン領域5の幅Xは狭い方が好ましい。
Therefore, in order to achieve smaller size and larger capacity, it is preferable that the width X of the side margin region 5 is narrower.

他方、積層コンデンサの量産に際しては、第3図(a)
、(b)に示すように、比較的大きな母セラミックグリ
ーンシート6.7を用意し、その一方主面に複数の母内
部電極材8.9を形成したものを交互に複数枚積層した
後に、−点鎖線A。
On the other hand, when mass-producing multilayer capacitors, Fig. 3(a)
, as shown in (b), a relatively large matrix ceramic green sheet 6.7 is prepared, and a plurality of matrix internal electrode materials 8.9 formed on one main surface are alternately laminated. - Dot-dashed line A.

Bに沿って積層体を切断することにより、個々の積層体
を得、該個々の積層体を坑底することにより個々の積層
コンデンサを製造している。
Individual laminates are obtained by cutting the laminate along the line B, and individual laminate capacitors are manufactured by drilling the individual laminates at the bottom of a pit.

ところが、複数の母内部電極材8.9が形成された母セ
ラミックグリーンシート6.7の積層に際しては、幾分
かの積層ずれが生じざるを得す、その結果、切断後に個
々の積層体内において内部電極材が積層体の側面に露出
する恐れがある。内部電極材が積層体の側面に露出する
と、耐圧不良や内部電極材同士の短絡が生じる。
However, when laminating the mother ceramic green sheets 6.7 on which a plurality of mother internal electrode materials 8.9 are formed, some lamination misalignment inevitably occurs. There is a risk that the internal electrode material may be exposed on the side surface of the laminate. If the internal electrode materials are exposed on the side surfaces of the laminate, voltage resistance failure or short circuits between the internal electrode materials occur.

また、露出しないまでも、内部電極材が焼結体の側面近
傍にまで至っている場合、すなわち第2図(a)、(b
)のサイドマージン領域5が小さい場合には、上下のセ
ラミック層の密着強度が充分でなく、焼結後に層剥がれ
が生じる原因となる。
In addition, if the internal electrode material reaches near the side surface of the sintered body, even if it is not exposed, that is, Fig. 2 (a), (b)
), the adhesion strength between the upper and lower ceramic layers is not sufficient, causing layer peeling after sintering.

さらに、積層ずれが生じた場合には、内部電極材同士の
重なり面積も小さ(なり、容量値が設計容量よりも低下
するおそれがあった。
Furthermore, if the stacking misalignment occurs, the overlapping area of the internal electrode materials will also become small, and there is a risk that the capacitance value will be lower than the designed capacitance.

上記の諸理由により、サイドマージン領域5の暢Xが狭
い方が好ましいにも関わらず、該輻Xを必要以上に大き
くする必要があり、小型化・大容量化の妨げとなってい
た。また、積層ずれによる容量値のばらつきやデラミネ
ーシヨンも生じがちであった。
For the above-mentioned reasons, although it is preferable that the width X of the side margin region 5 be narrower, it is necessary to make the width X larger than necessary, which hinders miniaturization and increase in capacity. In addition, variations in capacitance and delamination due to stacking misalignment tended to occur.

よって、本発明の目的は、従来の積層コンデンサに比べ
て、より一層小型化・大容量化が可能であり、容量値の
ばらつきが少なく、かつ比較的簡単な工程で製造し得る
安価な積層コンデンサを提供することにある。
Therefore, an object of the present invention is to provide an inexpensive multilayer capacitor that can be made smaller and larger in capacity than conventional multilayer capacitors, has less variation in capacitance value, and can be manufactured through a relatively simple process. Our goal is to provide the following.

〔技術的課題を解決す−るための手段〕本発明は、間に
内部電極を介在させて複数の誘電体層が積層された積層
型の誘電体を有し、誘電体層よりも内部電極の幅が狭く
されており、それによって内部電極の側方にサイドマー
ジン領域が設けられた積層コンデンサにおいて、上記サ
イドマージン領域が、誘電体層の幅と同一幅の内部電極
の側端縁が露出している誘電体の側面で露出している内
部電極の側端縁部分をエツチングまたは物理的に除去す
ることにより形成されており、かつサイドマージン領域
形成ににり生じた空隙にシール材が充填されていること
を特徴とする。
[Means for Solving Technical Problems] The present invention has a laminated dielectric in which a plurality of dielectric layers are laminated with internal electrodes interposed therebetween, and the internal electrodes are more dense than the dielectric layers. In a multilayer capacitor in which the width of the internal electrode is narrowed, thereby providing a side margin region on the side of the internal electrode, the side margin region exposes the side edge of the internal electrode, which has the same width as the dielectric layer. It is formed by etching or physically removing the side edges of the internal electrodes that are exposed on the sides of the dielectric, and the gaps created by forming the side margin regions are filled with a sealing material. It is characterized by being

なお、上記の物理的除去方法としては、内部電極材をス
パッタリングにより飛散させる逆スパツタ法や、内部電
極材を電気泳動法により外部へ移動させる方法がある。
Note that as the above-mentioned physical removal method, there are a reverse sputtering method in which the internal electrode material is scattered by sputtering, and a method in which the internal electrode material is moved to the outside by electrophoresis.

〔作用〕[Effect]

本発明では、サイドマージン領域が積層型の誘電体を得
た後に、エツチングまたは物理的除去により形成される
。従って、サイドマージン領域の幅を正確に形成するこ
とができ、内部電極の重なり面積を正確に制御すること
ができ、ひいては容量ばらつきを低減することができる
In the present invention, the side margin regions are formed by etching or physical removal after obtaining the laminated dielectric. Therefore, the width of the side margin region can be formed accurately, the overlapping area of the internal electrodes can be accurately controlled, and variations in capacitance can be reduced.

また、誘電体層と同一幅の内部電橋を積層しておき、積
層後にエツチングまたは物理的除去によりサイドマージ
ン領域を形成するものであるため、積層ずれ考慮して必
要以上にサイドマージン領域の幅を拡げる必要がない、
よって、より小型・大容量の積層コンデンサを得ること
ができる。
In addition, internal bridges with the same width as the dielectric layer are laminated, and the side margin area is formed by etching or physical removal after lamination. There is no need to expand
Therefore, a smaller, larger capacity multilayer capacitor can be obtained.

しかも、誘電体層の幅と同一幅の内部電極が積層された
積層体を用いるものであるため、積層ずれに対する許容
度が大きいので、積層作業を容易に行うことができ、か
つ必要最小限の幅のサイドマージン領域を有する積層コ
ンデンサを得ることができる。
Moreover, since it uses a laminate in which internal electrodes with the same width as the dielectric layer are laminated, there is a high tolerance for lamination misalignment, making it easy to perform the lamination work and to minimize A multilayer capacitor having a wide side margin region can be obtained.

さらに、サイドマージン領域形成により生した空隙には
シール材が充填されているので、耐湿性等が劣化するこ
ともない。
Furthermore, since the void created by forming the side margin region is filled with a sealing material, moisture resistance and the like will not deteriorate.

〔実施例の説明〕[Explanation of Examples]

第4図〜第10図を参照して、本発明の一実施例の製造
方法を説明する0本実施例は、誘電体セラミックスを用
いた積層コンデンサの製造方法に適用したものである。
A manufacturing method according to an embodiment of the present invention will be described with reference to FIGS. 4 to 10. This embodiment is applied to a method for manufacturing a multilayer capacitor using dielectric ceramics.

第4図は、本実施例の製造に用いられる誘電体層として
のセラ逅ツクグリーンシート及びその上に形成される内
部電極材を説明するための斜視図である。矩形のセラミ
ックグリーンシート11゜12の上面に、それぞれ、内
部電極材13.14が膜状に形成されている。
FIG. 4 is a perspective view for explaining a ceramic green sheet as a dielectric layer used in the production of this example and an internal electrode material formed thereon. Internal electrode materials 13 and 14 are formed in the form of a film on the upper surfaces of the rectangular ceramic green sheets 11 and 12, respectively.

セラミックグリーンシート11.12は、誘電体セラミ
ックスを主体とするセラ處ツク・スラリーを図示の形状
に底形することにより得られる。
The ceramic green sheets 11 and 12 are obtained by shaping a ceramic slurry mainly composed of dielectric ceramic into the shape shown in the figure.

内部電極材13.14は、NiまたはCuのような導電
性材料を主体とする導電ペーストを塗布することにより
構成されている。内部電極材を構成する材Flεしては
、Nu及びCuの他、AgまたはAg−Pdのような種
々の金属材料を用いることができる。もっとも、後述す
るエツチングに際し、適宜のエッチャントにより蝕刻さ
れ得る材料により構成することが必要である。
The internal electrode materials 13 and 14 are constructed by applying a conductive paste mainly composed of a conductive material such as Ni or Cu. As the material Flε constituting the internal electrode material, various metal materials such as Ag or Ag-Pd can be used in addition to Nu and Cu. However, it is necessary to use a material that can be etched with an appropriate etchant during etching, which will be described later.

内部電極材13は、矩形のセラミックグリーンシー)1
1の一方端縁11aから反対側の端縁llb側に向かっ
て延びるように、かつ端縁11bには至らないように形
成さねている。また、内部電極材13の幅は、セラミッ
クグリーンシート11の幅と同一ときれている。すなわ
ち、セラミックグリーンシート11のtI11端縁11
c、lid間の全幅に至る幅に、内部電極材13が形成
されている。
The internal electrode material 13 is a rectangular ceramic green sheet) 1
It is formed so as to extend from one end edge 11a of 1 toward the opposite end edge llb, but not to reach the end edge 11b. Further, the width of the internal electrode material 13 is the same as the width of the ceramic green sheet 11. That is, the tI11 edge 11 of the ceramic green sheet 11
The internal electrode material 13 is formed in a width that extends to the entire width between c and lid.

内部電極材14についても、内部電極材13と同様に構
成されている。但し、セラミックグリーンシー)11.
12を積層した際に、内部電極材13と内部電極材14
とが積層体の対間する側面に引出されるように、内部電
極材14が引出されているセラミックグリーンシート1
2の一方端縁12aは、セラミックグリーンシート11
の一方端縁11aと反対側に位置されている。
The internal electrode material 14 is also configured in the same manner as the internal electrode material 13. However, ceramic green sea) 11.
When stacking 12, internal electrode material 13 and internal electrode material 14
Ceramic green sheet 1 in which internal electrode material 14 is drawn out so that
One edge 12a of the ceramic green sheet 11
It is located on the opposite side to one end edge 11a of.

第4図に示したセラミックグリーンシート11゜12を
、交互に複数枚積層することにより、第5図に示す積層
体15を得ることができる。積層体15では、第1.第
2のセラミックグリーンシー)11.12が3枚ずつ、
交互に積層されており、さらに最上部に内部電極材の付
4されていないセラミックグリーンシート16が積Ha
れている。
By alternately stacking a plurality of ceramic green sheets 11 and 12 shown in FIG. 4, a laminate 15 shown in FIG. 5 can be obtained. In the laminate 15, the first. 2nd Ceramic Green Sea) 11.3 pieces each,
The ceramic green sheets 16 are stacked alternately, and the ceramic green sheets 16 to which no internal electrode material is attached are placed on top.
It is.

ここでは、3枚の一方の内部電極13a〜13Cが積層
体15の第1の側面15aに、他方の内部電極材14a
−14cが第2の側面15bに引出されている。また、
各内部電極材13a−13c、14a 〜14eは、共
に、積層体15の第3゜第4の側面15c、15dにも
露出している。
Here, one of the three internal electrodes 13a to 13C is placed on the first side surface 15a of the laminate 15, and the other internal electrode material 14a is
-14c is drawn out to the second side surface 15b. Also,
The internal electrode materials 13a-13c, 14a-14e are also exposed on the third and fourth side surfaces 15c, 15d of the laminate 15.

なお、第2図に示した従来例では、内部電極材1を構成
するための導電ペーストを塗布した場合、ペーストの表
面張力により、第6図(a)に示すように、内部電極材
1の側端縁に隆起部21a。
In the conventional example shown in FIG. 2, when a conductive paste for configuring the internal electrode material 1 is applied, the surface tension of the paste causes the internal electrode material 1 to break down as shown in FIG. 6(a). A raised portion 21a is provided on the side edge.

21bが形成されていた。従って、複数枚のセラミック
グリーンシートを積層した場合、内部電極材の厚みが均
一でないため、焼結後に層剥がれが生じる原因の一つと
なっていた。
21b was formed. Therefore, when a plurality of ceramic green sheets are laminated, the thickness of the internal electrode material is not uniform, which is one of the causes of layer peeling after sintering.

これに対して、本実施例では、第6図(b)に相当の断
面図で示すように、内部電極材13は、セラ主ツタグリ
ーンシート11の側端縁11c。
On the other hand, in this embodiment, as shown in a corresponding cross-sectional view in FIG.

11a間の全幅に至るように形成されるため、内部電極
材夏3の厚みが輻方向において一様とされる。従って、
内部電極材の厚みの不均一に起因するデラaネーシッン
の発虫を効果的に防止することができる。
Since it is formed to span the entire width between the inner electrode members 11a, the thickness of the inner electrode member 3 is uniform in the radial direction. Therefore,
It is possible to effectively prevent the occurrence of mites due to non-uniform thickness of the internal electrode material.

第5図に戻り、積層体15は、焼成に先立ち、厚み方向
にプレスすることにより各セラミックグリーンシート間
が密着される。この場合、本実施例の積層体15では、
内部電極材13a〜13C114a 〜14cが第3.
第4の側面15c、15a間の全幅に至るように形成さ
れているので、第5図の■−■線に沿う第7図(b)の
模式的断面図で示すように、第5図のY方向において厚
みが均一となるように圧着することができる。
Returning to FIG. 5, prior to firing, the laminate 15 is pressed in the thickness direction to bring the ceramic green sheets into close contact with each other. In this case, in the laminate 15 of this embodiment,
The internal electrode materials 13a to 13C114a to 14c are the third.
Since it is formed to span the entire width between the fourth side surfaces 15c and 15a, as shown in the schematic cross-sectional view in FIG. 7(b) along the line ■-■ in FIG. Pressure bonding can be performed so that the thickness is uniform in the Y direction.

これに対して、第2図に示したセラミックグリーンシー
トを用いた従来例では、サイドマージン領域5が予め形
成されているため、第7図(a)に示すように、積層体
15中のサイドマージン領域が形成されている部分Zに
おいて厚みが薄くなり、内部電極材1.2が形成されて
いる部分の積層体の厚みとサイドマージン領域が形成さ
れている側方の部分2との厚みとの差により、得られる
焼結体の側面においてデラミネーシ替ンが生じがちであ
った。
On the other hand, in the conventional example using the ceramic green sheet shown in FIG. 2, since the side margin region 5 is formed in advance, the The thickness becomes thinner in the portion Z where the margin region is formed, and the thickness of the laminate at the portion where the internal electrode material 1.2 is formed and the thickness of the side portion 2 where the side margin region is formed. Due to this difference, delamination tends to occur on the side surfaces of the resulting sintered body.

従って、本実施例の積層体では、このような理由による
デラミネーシッンの発生を効果的に防止できる。
Therefore, in the laminate of this example, the occurrence of delamination due to such reasons can be effectively prevented.

次に、積層方向に圧着された第5図の積層体15を焼成
し、積層型の誘電体としての焼結体を得る。さらに、第
8図に示すように、得られた焼結体25の第1.第2の
側面をレジスト材26a。
Next, the laminated body 15 shown in FIG. 5 which has been pressed in the lamination direction is fired to obtain a sintered body as a laminated dielectric. Furthermore, as shown in FIG. 8, the first . The second side surface is a resist material 26a.

26bで被覆する。このレジスト材26a、26bは、
後述するエツチングに際して用いるエッチャントにより
侵されない材料により構成されており、−例を挙げると
エポキシ樹脂等の合成樹脂を用いることができる。
26b. These resist materials 26a and 26b are
It is made of a material that is not attacked by the etchant used in the etching described below, and for example, synthetic resin such as epoxy resin can be used.

焼結体25内には、前述した内部電極材がセラミックス
の焼成に際して焼付けられることにより、内部電極13
a〜13c、14a〜14cが形成されている。なお、
内部電極の参照番号は、前述した内部電極材と同一の参
照番号を付して説明することにする。
The internal electrode material 13 is baked into the sintered body 25 when the ceramic is fired.
a to 13c and 14a to 14c are formed. In addition,
The reference numbers of the internal electrodes will be explained using the same reference numbers as those of the internal electrode materials described above.

各内部電極13a〜13c、14a〜14cは、レジス
ト材26a、26bで被覆された部分を除いて、すなわ
ち焼結体25の第3.第4の側面25c、25dに露出
されている。
Each of the internal electrodes 13a to 13c, 14a to 14c is connected to the third electrode of the sintered body 25, except for the portions covered with the resist materials 26a and 26b. It is exposed on the fourth side surfaces 25c and 25d.

次に、上記焼結体25の第3.第4の側面25c、25
dを、内部電極13a〜13c、14a〜14cを構成
している材料を蝕刻し得るエッチャントによりエツチン
グする。エッチャントとしては、例えば硝酸のような強
酸を用いることができるが、内部電極材料として、Cu
及びN+以外の金属材料を用いた場合には、そのような
金属材料をエツチングし得る適宜のエッチャントが用い
られる。
Next, the third. Fourth side 25c, 25
d is etched using an etchant capable of etching the material constituting the internal electrodes 13a-13c, 14a-14c. As an etchant, for example, a strong acid such as nitric acid can be used, but as an internal electrode material, Cu
When a metal material other than N+ is used, an appropriate etchant capable of etching such metal material is used.

エツチング後の状態を第9図に平面断面図で示す、第9
図から明らかなように、焼結体25内においては、内部
電極13aが焼結体25の第1の側面25aに引出され
ている端縁31と隣接している二辺32.33が、サイ
ドマージン領域34゜35を第3.第4の側面25c、
25dとの間に形成するように、第3.第4の側面25
c、25dから内側に後退されている。これは、エツチ
ングにより、内部電極13aの両側端縁部分が蝕刻され
、それによってサイドマージン領域34.35が形成さ
れていることを意味する。
The state after etching is shown in a plan sectional view in Fig. 9.
As is clear from the figure, in the sintered body 25, the two sides 32 and 33 adjacent to the edge 31 where the internal electrode 13a is drawn out to the first side surface 25a of the sintered body 25 are Margin area 34°35 as 3rd. fourth side 25c,
25d, the third. Fourth aspect 25
c, has been retreated inward from 25d. This means that both side edge portions of the internal electrode 13a are etched by etching, thereby forming side margin regions 34 and 35.

他の内部電極13b、13c、14a〜14c部分にお
いても同様にサイドマージン領域が形成されている。
Side margin regions are similarly formed in the other internal electrodes 13b, 13c, and 14a to 14c.

また、第10図から明らかなように、サイドマージン領
域が形成されている部分には、エツチングにより空隙3
4 a、  35 aが形成されている。
Furthermore, as is clear from FIG. 10, in the portion where the side margin region is formed, a void 3 is formed by etching.
4a and 35a are formed.

エツチング後、焼結体25を水等により洗浄し、エッチ
ャントを除去する。しかし、水洗いだけでは、残留エッ
チャント、特に空隙34a、35a内に残留しているエ
ッチャントを完全に除去することは難しい、そこで、本
実施例では、次に焼結体25を加熱雰通気下に置き、残
留エッチャントを飛散させて除去する。
After etching, the sintered body 25 is washed with water or the like to remove the etchant. However, it is difficult to completely remove the residual etchant, especially the etchant remaining in the voids 34a and 35a, by washing with water alone.Therefore, in this embodiment, the sintered body 25 is then placed in a heated atmosphere. , to remove residual etchant by scattering it.

なお、上記加熱は、後述の外部電極を焼付ける工程で与
えられる熱を利用してもよい、その場合には、残留エッ
チャントの除去と外部電極の焼付けを同一工程で行い得
る。
Note that the above-mentioned heating may utilize heat given in the step of baking the external electrodes, which will be described later. In that case, the removal of the residual etchant and the baking of the external electrodes can be performed in the same step.

また、残留エッチャントの除去は、残留エッチャントに
よる内部電極の腐蝕を防止するためである。従って、エ
ツチング作用を奪うことさえ可能であれば、加熱以外の
方法を用いても良い0例えば、強酸のエッチャントであ
れば、アルカリ溶液に浸漬して残留エッチャントを中和
してもよい。
Further, the purpose of removing the residual etchant is to prevent corrosion of the internal electrodes due to the residual etchant. Therefore, a method other than heating may be used as long as it is possible to remove the etching effect.For example, if the etchant is a strong acid, the remaining etchant may be neutralized by immersion in an alkaline solution.

上記残留エッチャントの除去に続いて、レジスト材26
a、26bを除去する。レジスト材26a、26hの除
去は、機械的研磨または薬剤を用いた方法等により行い
得る。
Following the removal of the residual etchant, the resist material 26
a, 26b are removed. The resist materials 26a and 26h can be removed by mechanical polishing, a method using chemicals, or the like.

本実施例では、サイドマージン領域34.35が、エツ
チングにより形成されるので、焼結体25の第3.第4
の側面25e、25dから内側に正確な幅のサイドマー
ジン領域を形成することができる。しかも、セラミック
グリーンシートと内部電極材とを積層し、積層体を得た
後に、このサイドマージン領域34.35が形成される
ものであるため、積層ずれ等を考慮して余分な幅のサイ
ドマージン領域を形成する必要がない。すなわち、従来
例に比べて、より狭い輻にサイドマージン領域34.3
5を形成することができる。従って、小型・大容量の積
層コンデンサを実現し得ることがわかる。
In this embodiment, the side margin regions 34 and 35 are formed by etching, so the third side margin regions 34 and 35 of the sintered body 25 are formed by etching. Fourth
A side margin region with an accurate width can be formed inward from the side surfaces 25e and 25d. Moreover, since the side margin regions 34 and 35 are formed after the ceramic green sheets and internal electrode materials are laminated to obtain a laminate, an extra width of side margin is required to take into consideration lamination misalignment, etc. There is no need to form a region. In other words, the side margin area 34.3 is narrower than the conventional example.
5 can be formed. Therefore, it can be seen that a small-sized, large-capacity multilayer capacitor can be realized.

なお、積層体15を得た段階で内部電極材が側面に露出
している部分から垂れることがあるが、このように垂れ
た内部電極材が存在したとしても上記エツチングにより
確実に除去される。
Note that when the laminate 15 is obtained, the internal electrode material may sag from the portion exposed on the side surface, but even if such sagging internal electrode material exists, it is reliably removed by the above etching.

次に、レジスト材26a、26bが除去された面に例え
ばAgを主体とする導電ペーストを塗布し、焼付けるこ
とにより、第11図に示すように、一対の外部電極36
.37を形成する。外部電極36は、内部電極13a〜
13cに、外部電極37は内部電極14a〜14eに電
気的に接続される。
Next, a conductive paste containing, for example, Ag is applied to the surface from which the resist materials 26a and 26b have been removed and is baked, thereby forming a pair of external electrodes 36 as shown in FIG.
.. form 37. The external electrode 36 is connected to the internal electrodes 13a~
13c, the external electrode 37 is electrically connected to the internal electrodes 14a to 14e.

好ましくは、外部電極36.37を形成した後に、焼結
体25の第3.第4の側面25c、25dに酸化処理を
施してもよい、酸化処理は、例えば第11図の積層コン
デンサを酸化雰囲気中において所定の時間加熱処理を行
うことにより達成される0本実施例では、焼結体25の
第33第4の側面25c、25dにおいて、比較的狭い
幅のサイドマージン領域34.35を経て内部電極13
ax13c、14a−−14eの側端縁が配置されてい
るため、またエツチングによりサイドマージン領域が形
成されているものであるため、内部電極の側端縁が酸化
雰囲気により酸化されやすく、それによって内部電極側
端縁に酸化被膜が形成される。そして、この酸化被膜の
形成により、内部電極とセラもツクスとの密着強度が効
果的に高められる。これは、酸化される際に、誘電体セ
ラミックスと内部電極との間に化学結合を生しるからで
ある。
Preferably, after forming the external electrodes 36 and 37, the third. The fourth side surfaces 25c and 25d may be subjected to oxidation treatment. In this embodiment, the oxidation treatment is achieved, for example, by heating the multilayer capacitor shown in FIG. 11 for a predetermined time in an oxidizing atmosphere. At the 33rd fourth side surface 25c, 25d of the sintered body 25, the internal electrode 13
Because the side edges of ax13c, 14a to 14e are arranged, and the side margin region is formed by etching, the side edges of the internal electrodes are easily oxidized by the oxidizing atmosphere, and the internal electrodes are easily oxidized. An oxide film is formed on the electrode side edge. The formation of this oxide film effectively increases the adhesion strength between the internal electrodes and the ceramics. This is because, when oxidized, a chemical bond is formed between the dielectric ceramic and the internal electrode.

よって、上記のような酸化処理を行うことにより、内部
電極13a−13e、14a−14cと誘電体セラミッ
クスとの密着性をより一層高め得ることが可能となる。
Therefore, by performing the oxidation treatment as described above, it becomes possible to further improve the adhesion between the internal electrodes 13a-13e, 14a-14c and the dielectric ceramic.

なお、上記酸化処理は、エツチングによりサイドマージ
ン領域34.35を形成した後であれば何れの段階にお
いて行ってもよい。すなわち、外部電極36.37の形
成に先立って酸化処理を行ってもよい。
Note that the above oxidation treatment may be performed at any stage after the side margin regions 34 and 35 are formed by etching. That is, oxidation treatment may be performed prior to forming the external electrodes 36 and 37.

最後に、第10図の空隙34a、35aに、第1図に示
すように、エポキシ樹脂等の合成樹脂39を加圧注入す
ることにより、焼結体25の側面25e、25dをシー
ルする。なお、シール材としては、合成樹脂の他、ゴム
等の任意の材料を用い得る。
Finally, as shown in FIG. 1, a synthetic resin 39 such as an epoxy resin is injected under pressure into the gaps 34a and 35a in FIG. 10 to seal the side surfaces 25e and 25d of the sintered body 25. Note that as the sealing material, in addition to synthetic resin, any material such as rubber can be used.

上記シール材の充填は、外部電極の形成後に行ってもよ
(、あるいは外部電極の形成に先立って行ってもよい、
シール材を充填された本実施例の積層コンデンサを第1
2図に斜視図で示す。シール材により空隙が充填されて
いるので、本実施例では耐湿性が低下するおそれもなく
、従って、信頼性に優れた積層コンデンサが得られる。
The filling of the sealing material described above may be performed after the formation of the external electrodes (or may be performed prior to the formation of the external electrodes).
The multilayer capacitor of this example filled with the sealing material was
Figure 2 shows a perspective view. Since the voids are filled with the sealing material, there is no risk of deterioration in moisture resistance in this example, and therefore a multilayer capacitor with excellent reliability can be obtained.

なお、上述した実施例では、エツチングを施した後に、
一対の外部電極36.37を形成したが、外部電極の形
成はエツチングに先立って行ってもよい。
In addition, in the above-mentioned embodiment, after etching,
Although a pair of external electrodes 36 and 37 are formed, the formation of the external electrodes may be performed prior to etching.

上記実施例では、内部電極13a〜13c、14a”1
4cが安価なNiまたはCuを用いて構成されているの
で、電極コストを低減することかで赤る。また、積層ず
れ等を余り気に甘ずに母セラ逅ツクグリーンシートを積
層することができるので、製造工程が簡略化され、積層
コンデンサの量産コストを効果的に低減することができ
る。
In the above embodiment, the internal electrodes 13a to 13c, 14a''1
Since the electrode 4c is made of inexpensive Ni or Cu, it is possible to reduce the electrode cost. Further, since the mother ceramic green sheets can be laminated without worrying too much about lamination misalignment, the manufacturing process is simplified and the mass production cost of multilayer capacitors can be effectively reduced.

なお、好ましくは、外部電極36.37が形成される焼
結体側面に、Niを主体とする導電ペーストをコーティ
ングし、しかる後外部を極36゜37を形成するように
すれば、内部電極と外部電極との電気的接続の信頼性を
高めることができる。
Preferably, the side surface of the sintered body on which the external electrodes 36 and 37 are formed is coated with a conductive paste mainly composed of Ni, and then the external electrodes 36 and 37 are formed, so that the internal electrodes and The reliability of electrical connection with external electrodes can be increased.

また、Niに代えて、他の導電性材料層を焼結体25の
第1.第2の側面25a、25bに塗布しておいてもよ
(、その場合、エッチャントにより蝕刻されない材料を
用いれば、上述したレジスト材26a、26bの機能を
も持たせることができる。すなわち、外部電極形成用の
下地電極でレジスト材26a、26bを構威し得る。こ
の場合には、レジスト材の除去は必要でない。
Further, in place of Ni, another conductive material layer is applied to the first layer of the sintered body 25. It may be applied to the second side surfaces 25a and 25b (in that case, if a material that is not etched by an etchant is used, it can also have the function of the resist materials 26a and 26b described above. In other words, the external electrodes The resist material 26a, 26b may be used as the base electrode for formation.In this case, it is not necessary to remove the resist material.

上述した実施例では、硝酸等の化学的薬剤をエッチャン
トとして用いて内部電極の側端縁をエツチングしたが、
実際のエツチングは、エッチャントに焼結体を浸漬する
ことにより、あるいは回転バレル内にエッチャントを貯
留しておき、該バレル内に焼結体を投入しバレルを回転
させることにより行い得る。
In the embodiments described above, the side edges of the internal electrodes were etched using a chemical agent such as nitric acid as an etchant.
Actual etching can be performed by immersing the sintered body in an etchant, or by storing the etchant in a rotating barrel, placing the sintered body into the barrel, and rotating the barrel.

上述してきた実施例では、誘電体シートとして、セラミ
ックグリーンシートを用いたが、本発明は、セラミック
グリーンシートを複数枚積層して内部電極材と共に一体
焼成してなる積層セラミックコンデンサに限定されるも
のではない、すなわち、誘電体シートとしては、誘電体
樹脂フィルムを用いることもでき、いわゆる積層型フィ
ルムコンデンサにも本発明を適用することができる。
In the embodiments described above, ceramic green sheets were used as dielectric sheets, but the present invention is limited to multilayer ceramic capacitors formed by laminating a plurality of ceramic green sheets and firing them together with internal electrode materials. In other words, a dielectric resin film can be used as the dielectric sheet, and the present invention can also be applied to so-called multilayer film capacitors.

さらに、長尺状のセラミックグリーンシートや樹脂フィ
ルムをその主面上に形成された内部電極と共に巻回して
なる巻回型コンデンサにも本発明を適用することができ
、従って、この種の巻回型コンデンサも本発明にいう積
層コンデンサに含まれるものであることを指摘しておく
Furthermore, the present invention can also be applied to a wound type capacitor formed by winding a long ceramic green sheet or resin film together with an internal electrode formed on its main surface. It should be pointed out that type capacitors are also included in the multilayer capacitors referred to in the present invention.

(発明の効果) 以上のように、本発明では、内部電極側方のサイドマー
ジン領域が、内部電極の側端縁をエツチングまたは物理
的に除去することにより形成される。すなわち、積層後
にエツチングまたは物理的除去によりサイドマージン領
域が形成されるものであるため、積層ずれ等を考慮する
ことなく必要最小限の幅のサイドマージン領域を正確に
形成することができる。よって、小型・大容量であり、
かつ容量値のばらつきの少ない積層コンデンサを得るこ
とができる。
(Effects of the Invention) As described above, in the present invention, the side margin regions on the sides of the internal electrodes are formed by etching or physically removing the side edges of the internal electrodes. That is, since the side margin region is formed by etching or physical removal after lamination, it is possible to accurately form the side margin region with the minimum necessary width without considering lamination misalignment or the like. Therefore, it is small in size and has a large capacity.
Moreover, a multilayer capacitor with less variation in capacitance value can be obtained.

また、積層後にエツチングまたは、物理的除去によりサ
イドマージン領域を形成するものであるため、上記のよ
うな小型・大容量の積層コンデンサを得ることができる
だけでなく、誘電体シートの積層に際しても位置決め許
容範囲が広がるため、積層作業を比較的簡単に行うこと
ができる。さらに、内部電極形成用電極パターンを誘電
体層と同一幅に形成するものであるため、電極パターン
の種類を少な(することができる、よって、積層コンデ
ンサのコストを低減することが可能となる。
In addition, since the side margin area is formed by etching or physical removal after lamination, it is possible not only to obtain a multilayer capacitor with a small size and large capacity as described above, but also to improve positioning tolerance when laminating dielectric sheets. Since the range is widened, lamination work can be performed relatively easily. Furthermore, since the electrode pattern for forming internal electrodes is formed to have the same width as the dielectric layer, it is possible to reduce the number of types of electrode patterns, thereby reducing the cost of the multilayer capacitor.

さらに、サイドマージン領域の形成により生じた空隙に
はシール材が充填されているので、耐湿性が低下するお
それも少なく、信頼性に優れた積層コンデンサを得るこ
とができる。
Furthermore, since the voids created by the formation of the side margin regions are filled with the sealing material, there is little risk of deterioration in moisture resistance, making it possible to obtain a highly reliable multilayer capacitor.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の積層コンデンサの横断面図
、第2図(a)及び(b)は従来の積層コンデンサを製
造するのに用いられるセラミックグリーンシート及びそ
の上に形成される内部電極材形状を示す各平面図、第3
図(a)及び(b)は従来の積層コンデンサの量産に際
して用いられる母セラ果フタグリーンシート及びその上
に形成される厚内部電極材の形状を説明するための各平
面図、第4図は本発明の一実施例の製造に用いられる誘
電体シートとしてのセラミックグリーンシート及びその
上に形成される内部電極材の形状を説明するための斜視
図、第5図は積層体を示す斜視図、第6図(a)及び(
b)は、従来側及び実施例における内部電極材の側端縁
の形状を説明するための各断面図であり、第7図(a)
及び(b)は、それぞれ、従来例及び実施例における積
層体の圧着後の形状を説明するための略図的断面図であ
り、第7図(b)は第5図の■−■線に沿う部分の断面
図、第8図は焼結体の側面にレジスト材を付与した状態
を示す斜視図、第9rMはエツチング後の内部電極形状
を説明するための平面断面図、第1O図はエツチングに
より生じた空隙を示す略図的拡大断面図、第11図はシ
ール材充填前の積層コンデンサの斜視図、第12図はシ
ール材を空隙に充填した状態の斜視図である。 図において、11.12は誘電体層としてのセラミック
グリーンシート、lla、llb、!2a、12bは端
縁、llc、lid、12c、12dは側端縁、13.
13a〜13e、14.14a〜14eは内部電極材、
17.19は母セラミックグリーンシート、18a、1
8b、20a。 20bは厚内部電極材、25は焼結体、25a。 25bは第1.第2の側面、25e、25dは第3、第
4の側面、26a、26bはレジスト材、34.35は
サイドマージン領域、34a、35aは空隙、36.3
7は外部電極、39はシール材としての合成樹脂を示す
Figure 1 is a cross-sectional view of a multilayer capacitor according to an embodiment of the present invention, and Figures 2 (a) and (b) are ceramic green sheets used to manufacture conventional multilayer capacitors and the ceramic green sheet formed thereon. Each plan view showing the shape of the internal electrode material, 3rd
Figures (a) and (b) are plan views for explaining the shapes of the green sheet and the thick internal electrode material formed thereon, which are used in the mass production of conventional multilayer capacitors. A perspective view for explaining the shape of a ceramic green sheet as a dielectric sheet used in manufacturing an embodiment of the present invention and an internal electrode material formed thereon; FIG. 5 is a perspective view showing a laminate; Figure 6(a) and (
b) is each cross-sectional view for explaining the shape of the side edge of the internal electrode material in the conventional side and the example, and FIG. 7(a)
and (b) are schematic cross-sectional views for explaining the shapes of the laminates after crimping in the conventional example and the example, respectively, and FIG. 7(b) is along the line ■-■ in FIG. 8 is a perspective view showing a state in which a resist material is applied to the side surface of the sintered body, 9rM is a plan sectional view for explaining the shape of the internal electrode after etching, and 1O is a cross-sectional view of the portion after etching. FIG. 11 is a schematic enlarged sectional view showing the created void, FIG. 11 is a perspective view of the multilayer capacitor before filling the sealing material, and FIG. 12 is a perspective view of the void filled with the sealing material. In the figure, 11.12 are ceramic green sheets as dielectric layers, lla, llb, ! 2a, 12b are edges, llc, lid, 12c, 12d are side edges, 13.
13a to 13e, 14.14a to 14e are internal electrode materials,
17.19 is the mother ceramic green sheet, 18a, 1
8b, 20a. 20b is a thick internal electrode material, 25 is a sintered body, and 25a. 25b is the first. 2nd side surface, 25e and 25d are third and fourth side surfaces, 26a and 26b are resist materials, 34.35 is a side margin area, 34a and 35a are voids, 36.3
7 is an external electrode, and 39 is a synthetic resin as a sealing material.

Claims (1)

【特許請求の範囲】  間に内部電極を介在させて複数の誘電体層が積層され
た積層型の誘電体を有し、前記誘電体層よりも内部電極
の幅が狭くされており、それによって内部電極の側方に
サイドマージン領域が設けられた積層コンデンサにおい
て、 前記サイドマージン領域が、前記誘電体層の幅と同一幅
の内部電極が側端縁が露出している積層型の誘電体の側
面において、露出している内部電極の側端縁部分をエッ
チングまたは物理的に除去することにより形成されてお
り、 前記サイドマージン領域形成により生じた空隙にシール
材が充填されていることを特徴とする積層コンデンサ。
[Claims] It has a laminated dielectric in which a plurality of dielectric layers are laminated with internal electrodes interposed therebetween, and the width of the internal electrodes is narrower than that of the dielectric layers. In a multilayer capacitor in which a side margin region is provided on the side of an internal electrode, the side margin region is formed of a multilayer dielectric in which the internal electrode has the same width as the dielectric layer and side edges thereof are exposed. It is formed by etching or physically removing the exposed side edge portion of the internal electrode on the side surface, and the gap created by forming the side margin region is filled with a sealing material. multilayer capacitor.
JP1218279A 1989-08-24 1989-08-24 Manufacturing method of multilayer capacitor Expired - Lifetime JPH0828310B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1218279A JPH0828310B2 (en) 1989-08-24 1989-08-24 Manufacturing method of multilayer capacitor
PCT/JP1990/001075 WO1991003064A1 (en) 1989-08-24 1990-08-24 Laminated capacitor and method of producing the same
DE4091418T DE4091418T1 (en) 1989-08-24 1990-08-24 Multilayer capacitor and process for its manufacture
DE4091418A DE4091418C2 (en) 1989-08-24 1990-08-24 Method of manufacturing a multilayer capacitor
US07/663,942 US5144527A (en) 1989-08-24 1990-08-24 Multilayer capacitor and method of fabricating the same
GB9103350A GB2242070B (en) 1989-08-24 1991-02-18 Multilayer capacitor and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1218279A JPH0828310B2 (en) 1989-08-24 1989-08-24 Manufacturing method of multilayer capacitor

Publications (2)

Publication Number Publication Date
JPH0382006A true JPH0382006A (en) 1991-04-08
JPH0828310B2 JPH0828310B2 (en) 1996-03-21

Family

ID=16717368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1218279A Expired - Lifetime JPH0828310B2 (en) 1989-08-24 1989-08-24 Manufacturing method of multilayer capacitor

Country Status (1)

Country Link
JP (1) JPH0828310B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966191B2 (en) 2015-09-15 2018-05-08 Tdk Corporation Multilayer electronic component
US10366837B2 (en) 2016-12-14 2019-07-30 Tdk Corporation Multilayer electronic component
US10446321B2 (en) 2016-12-14 2019-10-15 Tdk Corporation Multilayer electronic component
JP2019179820A (en) * 2018-03-30 2019-10-17 株式会社村田製作所 Multilayer ceramic capacitor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102262902B1 (en) 2019-08-23 2021-06-09 삼성전기주식회사 Multi-layered ceramic capacitor and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565423A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated film capacitor
JPS5565421A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated porcelain capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565423A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated film capacitor
JPS5565421A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated porcelain capacitor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966191B2 (en) 2015-09-15 2018-05-08 Tdk Corporation Multilayer electronic component
US10366837B2 (en) 2016-12-14 2019-07-30 Tdk Corporation Multilayer electronic component
US10446321B2 (en) 2016-12-14 2019-10-15 Tdk Corporation Multilayer electronic component
JP2019179820A (en) * 2018-03-30 2019-10-17 株式会社村田製作所 Multilayer ceramic capacitor

Also Published As

Publication number Publication date
JPH0828310B2 (en) 1996-03-21

Similar Documents

Publication Publication Date Title
US5144527A (en) Multilayer capacitor and method of fabricating the same
JP4375006B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2022075191A (en) Multilayer ceramic capacitor and manufacturing method for multilayer ceramic capacitor
JP2000012377A (en) Laminated ceramic electronic component and manufacture of the same
JPH0382006A (en) Laminated capacitor
JP2022073617A (en) Multilayer ceramic capacitor
JP2624849B2 (en) Manufacturing method of multilayer capacitor
JPH1012455A (en) Lamination type coil component and its manufacture
JP2000340448A (en) Laminated ceramic capacitor
JP4427960B2 (en) Manufacturing method of thin film laminated electronic component
JP2000106320A (en) Laminated ceramic capacitor
JP3882718B2 (en) Manufacturing method of thin film laminated electronic component
JP2000106322A (en) Laminated ceramic capacitor
JPH0382008A (en) Manufacture of laminated capacitor
JPH0382007A (en) Manufacture of laminated capacitor
JP3706503B2 (en) Multilayer electronic components
JPH0828309B2 (en) Multilayer capacitor
JP2001185440A (en) Laminated ceramic capacitor
JPH08115844A (en) Monolithic ceramic capacitor
JPH04170016A (en) Manufacture of laminated ceramic electronic parts
JP4623987B2 (en) Capacitor and its mounting structure
US12051547B2 (en) Component built-in substrate including multilayer ceramic electronic component including protruding connection portions
JPH07120600B2 (en) Manufacturing method of multilayer capacitor
JPH03123011A (en) Manufacture of laminated capacitor
WO2024142672A1 (en) Multilayer ceramic capacitor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090321

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090321

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100321

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100321

Year of fee payment: 14