JP2019179820A - Multilayer ceramic capacitor - Google Patents
Multilayer ceramic capacitor Download PDFInfo
- Publication number
- JP2019179820A JP2019179820A JP2018067534A JP2018067534A JP2019179820A JP 2019179820 A JP2019179820 A JP 2019179820A JP 2018067534 A JP2018067534 A JP 2018067534A JP 2018067534 A JP2018067534 A JP 2018067534A JP 2019179820 A JP2019179820 A JP 2019179820A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- electrode
- ceramic capacitor
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、積層セラミックコンデンサに関し、特にたとえば、誘電体層と内部電極とが交互に積層された積層体を含む積層セラミックコンデンサに関する。 The present invention relates to a multilayer ceramic capacitor, and more particularly to, for example, a multilayer ceramic capacitor including a multilayer body in which dielectric layers and internal electrodes are alternately stacked.
近年、積層セラミックコンデンサに代表されるセラミック電子部品は、従来に比べてより過酷な環境下で使用されるようになってきている。
例えば、携帯電話、携帯音楽プレーヤーなどのモバイル機器に用いられる電子部品については、落下時の衝撃に耐えることが求められている。具体的には、落下衝撃を受けても、実装基板から電子部品が脱落しない、または電子部品にクラックが生じないようにする必要がある。
また、ECUなどの車載機器に用いられる電子部品については、熱サイクルの衝撃に耐えることが求められている。具体的には、熱サイクルを受けて実装基板が熱膨張収縮することにより発生するたわみ応力を受けても、電子部品や実装用のはんだにクラックが生じないようにする必要がある。
In recent years, a ceramic electronic component represented by a multilayer ceramic capacitor has been used in a harsher environment than before.
For example, electronic components used in mobile devices such as mobile phones and portable music players are required to withstand impacts when dropped. Specifically, it is necessary to prevent the electronic component from falling off the mounting substrate or cracking the electronic component even when subjected to a drop impact.
In addition, electronic components used in in-vehicle devices such as ECUs are required to withstand thermal cycle impacts. Specifically, it is necessary to prevent the electronic component and the solder for mounting from cracking even if the mounting substrate receives a flexural stress generated by thermal expansion and contraction of the mounting substrate.
これを受けて、外部電極に熱硬化性の樹脂などを用いた外部電極を有するセラミック電子部品が提案されている。例えば、特許文献1には、チップ状素体(積層体)上に従来通り焼成型導電ペーストにより形成された外部電極を形成した後、その上に熱硬化性導電ペーストを用いて形成された樹脂電極層を設け、さらにその上にめっき膜を形成した外部電極を備えるセラミック電子部品(積層セラミックコンデンサ)が記載されている。このように、焼成型導電ペーストにより形成された外部電極とめっき膜との間に樹脂電極層を配置することにより、外部からの応力をこの樹脂電極層により吸収することができる。
In response, ceramic electronic components having external electrodes using thermosetting resins or the like as external electrodes have been proposed. For example,
さらに、例えば、特許文献2には、特許文献1のようなセラミック素体(積層体)上に形成される従来の焼成型導電ペーストにより形成された外部電極を設けずに、セラミック素体(積層体)上に金属粉末および樹脂を含む熱硬化性導電ペーストを用いて形成された第1の導電層と、第1の導電層の上に形成されためっき膜からなる第2の導電層とを有する外部電極を備えるセラミック電子部品(積層セラミックコンデンサ)が記載されている。
Further, for example, in Patent Document 2, a ceramic body (laminated layer) is provided without providing an external electrode formed of a conventional fired conductive paste formed on a ceramic body (laminated body) as in
しかしながら、一般的に、樹脂電極層は緻密性が低く、シール性が確保できないため耐湿信頼性が低い。したがって、特許文献1および特許文献2のどちらの構造にしろ、水分などがセラミック電子部品(積層セラミックコンデンサ)内部に浸入し、セラミック電子部品(積層セラミックコンデンサ)の信頼性が低下する問題が生じることがあった。
特に、特許文献2の構造は、下地電極層(焼成型導電ペーストで形成された焼結金属膜)は形成されていないため、その問題が顕著に生じる。特許文献1の構造においても、製品の高さ寸法の制限を受けるため、外部電極の厚みを薄くする必要があり、下地電極層の厚みを薄くする必要があるため、特許文献2の構造ほどではないが同様に耐湿性は低くなる。
さらに、セラミックグリーンシートと、内部電極とでは、焼成時における収縮量が異なり、内部電極の方が大きく収縮するため、一般的に積層体の端面と内部電極の端部、誘電体層との間で隙間が生じることがある。これにより、ただでさえ積層体との固着力の弱い樹脂外部電極品において、上記のような隙間が生じることにより、さらに水分などがセラミック電子部品(積層セラミックコンデンサ)内部に浸入しやすくなり、セラミック電子部品(積層セラミックコンデンサ)の信頼性が著しく低下することがあった。
However, in general, the resin electrode layer has low denseness and cannot secure sealing performance, so that moisture resistance reliability is low. Therefore, in either of the structures of
In particular, the structure of Patent Document 2 has a significant problem because the base electrode layer (sintered metal film formed of a baked conductive paste) is not formed. Even in the structure of
Furthermore, the ceramic green sheet and the internal electrode differ in the amount of shrinkage during firing, and the internal electrode shrinks more greatly. Therefore, generally between the end face of the laminate and the end of the internal electrode, the dielectric layer May cause gaps. As a result, in the resin external electrode product that has a weak adhesion to the laminate, the gaps as described above are generated, which makes it easier for moisture to enter the ceramic electronic component (multilayer ceramic capacitor). The reliability of electronic components (multilayer ceramic capacitors) may be significantly reduced.
それゆえに、本発明の目的は、耐湿信頼性の高い積層セラミックコンデンサを提供することである。 Therefore, an object of the present invention is to provide a multilayer ceramic capacitor having high moisture resistance reliability.
積層された複数の誘電体層と積層された複数の内部電極とを含み、積層方向に相対する第1の主面および第2の主面と、積層方向に直交する幅方向に相対する第1の側面および第2の側面と、積層方向および幅方向に直交する長さ方向に相対する第1の端面および第2の端面と、を含む積層体と、積層体の少なくとも第1の端面上に配置される第1の外部電極と、積層体の少なくとも第2の端面上に配置される第2の外部電極と、を有し、内部電極は、誘電体層上に配置され第1の端面に引き出される第1の内部電極と、誘電体層上に配置され第2の端面に引き出される第2の内部電極と、を有し、第1の外部電極は、熱硬化性樹脂および金属を含む導電性樹脂層を含み、第2の外部電極は、熱硬化性樹脂および金属を含む導電性樹脂層を含み、第1の内部電極の幅方向の両端の辺と誘電体層との界面には、第1の端面に開口部を有する第1の隙間部を有しており、第2の内部電極の幅方向の両端の辺と誘電体層との界面には、第2の端面に開口部を有する第2の隙間部を有しており、第1および第2の隙間部には、ISO868に規定のタイプDデュロメータの硬さが70以下、かつ、JIS K6253に規定のタイプAデュロメータの硬さが65以上である樹脂が存在する、積層セラミックコンデンサである。 A first main surface and a second main surface that are opposite to each other in the stacking direction, and that are opposite to each other in the width direction perpendicular to the stacking direction, including a plurality of stacked dielectric layers and a plurality of stacked internal electrodes. And a second end surface, a first end surface and a second end surface opposite to each other in a length direction perpendicular to the stacking direction and the width direction, and a stack on at least the first end surface of the stack And a second external electrode disposed on at least a second end surface of the laminate, and the internal electrode is disposed on the dielectric layer and is disposed on the first end surface. A first internal electrode drawn out and a second internal electrode arranged on the dielectric layer and drawn out to the second end face, wherein the first external electrode is a conductive material including a thermosetting resin and a metal. The second external electrode includes a conductive resin layer including a thermosetting resin and a metal. The first inner electrode has a first gap portion having an opening at the first end face at the interface between the both sides in the width direction of the first inner electrode and the dielectric layer, and the width of the second inner electrode. There is a second gap portion having an opening on the second end face at the interface between the both ends in the direction and the dielectric layer, and the first and second gap portions are defined in ISO868. A multilayer ceramic capacitor in which a type D durometer has a hardness of 70 or less and a resin having a type A durometer specified in JIS K6253 has a hardness of 65 or more.
本発明にかかる積層セラミックコンデンサによれば、内部電極の幅方向の両端の辺と誘電体層との界面にある第1の端面または第2の端面に開口部を有するように配置される第1の隙間部および第2の隙間部に、特定の硬度の樹脂が存在している。そのため、隙間部を樹脂で封止できるため、積層セラミックコンデンサ内部への水分の浸入を抑制することができる。 According to the multilayer ceramic capacitor in accordance with the present invention, the first end face disposed at the first end face or the second end face at the interface between the both sides in the width direction of the internal electrode and the dielectric layer has the first opening. Resin having a specific hardness exists in the gap portion and the second gap portion. Therefore, since the gap can be sealed with resin, it is possible to suppress the intrusion of moisture into the multilayer ceramic capacitor.
この発明によれば、耐湿信頼性の高い積層セラミックコンデンサを提供し得る。 According to the present invention, a multilayer ceramic capacitor having high moisture resistance reliability can be provided.
本発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。 The above-described object, other objects, features, and advantages of the present invention will become more apparent from the following description of embodiments for carrying out the invention with reference to the drawings.
1.積層セラミックコンデンサ
本発明にかかる積層セラミックコンデンサについて説明する。図1は、本発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図2は、本発明にかかる積層セラミックコンデンサを示す図1のII−II線における断面図である。図3は、本発明
にかかる積層セラミックコンデンサを示す図1のIII−III線における断面図である
。図4(A)は、図3に示す線IVA−IVAにおける断面図である。図4(B)は、図3に示す線IVB−IVBにおける断面図である。
1. Multilayer Ceramic Capacitor The multilayer ceramic capacitor according to the present invention will be described. FIG. 1 is an external perspective view showing an example of a multilayer ceramic capacitor according to the present invention. 2 is a cross-sectional view taken along the line II-II of FIG. 1 showing the multilayer ceramic capacitor according to the present invention. 3 is a cross-sectional view taken along the line III-III of FIG. 1 showing the multilayer ceramic capacitor according to the present invention. FIG. 4A is a cross-sectional view taken along line IVA-IVA shown in FIG. 4B is a cross-sectional view taken along line IVB-IVB shown in FIG.
図1ないし図4に示すように、積層セラミックコンデンサ10は、略直方体状形状を有する積層体12を含む。
As shown in FIGS. 1 to 4, the multilayer
(積層体12)
積層体12は、積層された複数の誘電体層14と複数の内部電極16とを含み、積層方向xに相対する第1の主面12aおよび第2の主面12bと、積層方向xに直交する幅方向yに相対する第1の側面12cおよび第2の側面12dと、積層方向xおよび幅方向yに直交する長さ方向zに相対する第1の端面12eおよび第2の端面12fと、を含む。また、積層体12は、角部または稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体12の隣接する3面が交わる部分のことであり、稜線部とは、積層体12の隣接する2面が交わる部分のことである。さらに、第1の主面12aおよび第2の主面12b、第1の側面12cおよび第2の側面12d、ならびに第1の端面12eおよび第2の端面12fの一部または全体に凹凸などが形成されていてもよい。
(Laminated body 12)
The stacked
(誘電体層14)
積層体12の誘電体層14は外層部14aと内層部14bとを含む。外層部14aは、積層体12の第1の主面12a側および第2の主面12b側に位置し、第1の主面12aと最も第1の主面12aに近い内部電極16との間に位置する誘電体層、および第2の主面12bと最も第2の主面12bに近い内部電極16との間に位置する誘電体層、である。そして、両外層部14aに挟まれた領域が内層部14bである。
(Dielectric layer 14)
The
積層体12の誘電体層14のセラミック材料としては、例えば、BaTiO3、CaTiO3、SrTiO3、またはCaZrO3などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にMn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
As the ceramic material of the
焼成後の誘電体層14の厚みは、0.5μm以上10μm以下であることが好ましい。
The thickness of the
第1の内部電極16aの幅方向yの両端の辺と誘電体層14との界面には、図4(A)に示すように、第1の端面12eに開口部を有する第1の隙間部22aを有している。
第2の内部電極16bの幅方向yの両端の辺と誘電体層14との界面には、図4(B)に示すように、第2の端面12fに開口部を有する第2の隙間部22bを有している。
As shown in FIG. 4A, a first gap portion having an opening in the
As shown in FIG. 4B, a second gap portion having an opening in the
積層体12の第1の隙間部22aおよび第2の隙間部22bには、樹脂23が存在しており、樹脂23の硬さは、ISO868に規定するタイプDデュロメータの硬さが、70以下、かつ、JIS K6253に規定するタイプAデュロメータの硬さが、65以上である。このように、本発明では、第1の隙間部22aおよび第2の隙間部22bに、特定の硬度の樹脂23が存在しているため、第1の隙間部22aおよび第2の隙間部22bを樹脂23で封止することができ、積層セラミックコンデンサ10内部への水分の浸入を抑制することができる。したがって、耐湿信頼性の高い積層セラミックコンデンサ10を提供することが可能となる。
図3および図4に示すように、誘電体層14と内部電極16の間には、第1の隙間部22aおよび第2の隙間部22bが形成されており、部分的または連続的に樹脂23が充填される。
As shown in FIGS. 3 and 4, a
樹脂23は、有機物とケイ素とからなる化合物であることが好ましい。化合物は、脱水縮合型のオルガノポリシロキサンであることが好ましい。脱水縮合型のオルガノポリシロキサンを用いていることで、積層体12に馴染みが良く、よく濡れるようになる。また、酸化物と密着性が良好なため、隙間なく封止ができる。
The
(内部電極16)
積層体12の内部には、第1の端面12eに引き出される第1の内部電極16aと、第2の端面12fに引き出される第2の内部電極16bと、が配置されている。複数の第1の内部電極16aと第2の内部電極16bとは、積層体12の積層方向xに沿って誘電体層14を挟んで等間隔に交互に配置されるよう積層される。
(Internal electrode 16)
Inside the laminate 12, a first
第1の内部電極16aは、互いに対向する第1の対向電極部18aと、第1の対向電極部18aから積層体12の第1の端面12eまで延びる第1の引出電極部20aとを備えている。
第2の内部電極16bは、互いに対向する第2の対向電極部18bと、第2の対向電極部18bから積層体12の第2の端面12fまで延びる第2の引出電極部20bとを備えている。
The first
The second
第1の内部電極16aおよび第2の内部電極16bは、例えば、Ni、Cu、Ag、Pd、Auなどの金属や、Ag−Pd合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。
The first
本実施形態では、内部電極16の対向電極部18a、18bどうしが誘電体層14を介して対向することにより容量が形成され、コンデンサの特性が発現する。
In the present embodiment, the
第1の内部電極16aおよび第2の内部電極16bのそれぞれの厚みは、例えば、0.2μm以上2.0μm以下であることが好ましい。
The thickness of each of the first
(外部電極24)
積層体12の少なくとも第1の端面12e上には、樹脂および金属を含む導電性樹脂層28を含む第1の外部電極24aと、樹脂および金属を含む導電性樹脂層28を含む第2の外部電極24bと、有している。
(External electrode 24)
On at least the
本実施形態における第1の外部電極24aおよび第2の外部電極24bは、下地電極層26と、下地電極層26上に配置される導電性樹脂層28と、導電性樹脂層28上に配置されるめっき層30と、を備えていることが好ましい。
The first
なお、本実施形態では、第1の外部電極24aおよび第2の外部電極24bは、下地電極層26と、下地電極層26上に配置される導電性樹脂層28と、導電性樹脂層28上に配置されるめっき層30と、を備えた例で説明するが、図6に示すように、下地電極層26を形成せずに導電性樹脂層28およびめっき層30のみで形成しても良い。具体的には、積層体12の表面に直接、導電性樹脂層28を配置し、導電性樹脂層28上にめっき層30を配置した構造でもよい。第1の外部電極24aおよび第2の外部電極24bにおいて、下地電極層26を形成しない場合は、本願の課題がより顕著に現れる。そのため、本願の特徴を適用することにより、効果的にその課題を防止することができる。
In the present embodiment, the first
(下地電極層26)
下地電極層26は、第1の下地電極層26aおよび第2の下地電極層26bを有する。
(Base electrode layer 26)
The
第1の下地電極層26aは、積層体12の第1の端面12eを覆い、第1の主面12aおよび第2の主面12b、並びに第1の側面12cおよび第2の側面12dに至るように設けられている。もっとも、第1の下地電極層26aは、第1の端面12e上にのみに配置されていてもよい。
第2の下地電極層26bは、積層体12の第2の端面12fを覆い、第1の主面12aおよび第2の主面12b、並びに第1の側面12cおよび第2の側面12dに至るように設けられている。もっとも、第2の下地電極層26bは、第2の端面12f上にのみに配置されていてもよい。
The first
The second
第1の下地電極層26aおよび第2の下地電極層26bは、例えば、導電性金属とガラスとを含む導電性ペーストを塗布、焼き付けることにより形成される。
The first
第1の下地電極層26aおよび第2の下地電極層26bの導電性金属は、例えば、Cu、Ni、Ag、Pd、Ag−Pd合金、Auなどを用いることができる。
For example, Cu, Ni, Ag, Pd, an Ag—Pd alloy, Au, or the like can be used as the conductive metal of the first
第1の下地電極層26aおよび第2の下地電極層26bのガラスは、例えば、B、Si、Ba、Mg、Al、Liなどを含むガラスを用いることができる。また、ガラスの代わりに誘電体層14と同種のセラミック材料を用いてもよい。
As the glass of the first
第1の下地電極層26aおよび第2の下地電極層26bは、内部電極16と同時焼成したものでもよく、導電性ペーストを塗布して焼き付けたものでもよい。なお、内部電極16と同時焼成する場合には、ガラスの代わりに誘電体層14と同種のセラミック材料を用いることが好ましい。
The first
第1の下地電極層26aおよび第2の下地電極層26bの厚み(最も厚い部分)は、10μm以上50μm以下であることが好ましい。
The thickness (thickest portion) of the first
(導電性樹脂層28)
導電性樹脂層28は、第1の導電性樹脂層28aと第2の導電性樹脂層28bとを有する。
(Conductive resin layer 28)
The
第1の導電性樹脂層28aは、第1の下地電極層26aを覆うように配置されている。具体的には、第1の導電性樹脂層28aは、第1の下地電極層26a上の第1の端面12eに配置され、第1の下地電極層26a上の第1の主面12aおよび第2の主面12b、並びに第1の側面12cおよび第2の側面12dにも至るように設けられていることが好ましい。もっとも、第1の導電性樹脂層28aは、第1の下地電極層26a上の第1の端面12e上にのみに配されていてもよい。さらに、第1の導電性樹脂層28aは、第1の下地電極層26aを完全に覆うように設けられていなくてもよい。言い換えると、第1の導電性樹脂層28aは、第1の下地電極層26aよりも短い長さで設けられていてもよい。
The first
第2の導電性樹脂層28bは、第2の下地電極層26bを覆うように配置されている。具体的には、第2の導電性樹脂層28bは、第2の下地電極層26b上の第2の端面12fに配置され、第2の下地電極層26b上の第1の主面12aおよび第2の主面12b、並びに第1の側面12cおよび第2の側面12dにも至るように設けられていることが好ましい。もっとも、第2の導電性樹脂層28bは、第2の下地電極層26b上の第2の端面12f上にのみに配されていてもよい。さらに、第2の導電性樹脂層28bは、第2の下地電極層26bを完全に覆うように設けられていなくてもよい。言い換えると、第2の導電性樹脂層28bは、第2の下地電極層26bよりも短い長さで設けられていてもよい。
The second
第1の導電性樹脂層28aおよび第2の導電性樹脂層28bの厚みは、例えば10μm以上150μm以下であることが好ましい。
The thickness of the first
また、第1の導電性樹脂層28aおよび第2の導電性樹脂層28bは、熱硬化性樹脂と、金属成分と、を含む。
The first
熱硬化性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。 As specific examples of the thermosetting resin, various known thermosetting resins such as an epoxy resin, a phenol resin, a urethane resin, a silicone resin, and a polyimide resin can be used. Among them, an epoxy resin excellent in heat resistance, moisture resistance, adhesion and the like is one of the most appropriate resins.
第1の導電性樹脂層28aおよび第2の導電性樹脂層28bは、熱硬化性樹脂を含むため、例えば、めっき膜や導電性ペーストの焼成物からなる下地電極層26よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ10に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層28が緩衝層として機能し、積層セラミックコンデンサ10へのクラックを防止することができる。
Since the first
また、第1の外部電極層24aおよび第2の外部電極層24bには、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。硬化剤としては、ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。
The first
金属成分は、1種類からなる金属粉を用いても良く、複数種類、例えば、第1の金属成分と第2の金属成分とからなる金属粉を用いても良い。特に、下地電極層26を設けて、導電性樹脂層28を形成する場合には、1種類からなる金属粉を用いることが好ましく、下地電極層26を設けないで、導電性樹脂層28を形成する場合には、第1の金属成分と第2の金属成分からなる金属粉を用いることが好ましい。下地電極層26を設けて、導電性樹脂層28を形成する場合は、後述する第1の金属成分を用いることにより、内部電極16の金属と導電性樹脂層28中の第1の金属成分とが、合金化し接合強度を高めることが可能になる。
As the metal component, one type of metal powder may be used, or a plurality of types, for example, a metal powder consisting of a first metal component and a second metal component may be used. In particular, when the
金属成分の形状は、特に限定されない。導電性フィラーは、球状、扁平状等であってもよい。また、金属成分の平均粒径は、特に限定されない。第1および第2の金属成分の平均粒径は、例えば、0.3μm以上10μm以下であってもよい。 The shape of the metal component is not particularly limited. The conductive filler may be spherical, flat or the like. Moreover, the average particle diameter of a metal component is not specifically limited. The average particle diameter of the first and second metal components may be, for example, 0.3 μm or more and 10 μm or less.
導電性樹脂層28中の金属成分を、1種類の金属成分から構成する場合、金属成分は、Ag、もしくは、卑金属粉の表面にAgコーティングされた金属粉を用いることができる。中でも、Agを用いることが好ましい。導電性金属粉にAgを用いる理由としては、Agは金属の中でもっとも比抵抗が低いため電極材料に適しており、Agは貴金属であるため酸化せず耐候性が高いためである。なお、Agコーティングされた金属を用いる理由としては、上記のAgの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。
In the case where the metal component in the
導電性樹脂層28中の金属成分を、第1の金属成分と第2の金属成分とから構成する場合、第1の金属成分と第2の金属成分とでは、第1の金属成分の融点が相対的に低く、第2の金属成分の融点が相対的に高い。第1の金属成分の融点は、例えば550℃以下であることが好ましく、180℃以上340℃以下であることがさらに好ましい。また、第2の金属成分の融点は、例えば850℃以上1050℃以下であることが好ましい。
When the metal component in the
第1の金属成分は、例えばSn、In、Biや、これらの金属の少なくとも一種を含む合金からなることが好ましい。中でも、第1の金属成分は、SnまたはSnを含む合金からなることがより好ましい。Snを含む合金の具体例としては、例えば、Sn−Ag、Sn−Bi、Sn−Ag−Cu等が挙げられる。 The first metal component is preferably made of, for example, Sn, In, Bi, or an alloy containing at least one of these metals. Among these, the first metal component is more preferably made of Sn or an alloy containing Sn. Specific examples of the alloy containing Sn include, for example, Sn—Ag, Sn—Bi, Sn—Ag—Cu, and the like.
第1の金属成分は、熱処理時、比較的低い温度で軟化して流動し、内部電極16を構成する金属と化合物を形成する。
During the heat treatment, the first metal component softens and flows at a relatively low temperature, and forms a compound with the metal constituting the
硬化後の第1の外部電極24aおよび第2の外部電極24bにおける第1の金属成分、第2の金属成分および熱硬化性樹脂の合計重量に対する第1の金属成分の含有量は、20重量%以上40重量%以下であることが好ましく、22.0重量%以上37.2重量%以下であることがより好ましい。第1の金属成分の含有量が少なすぎると、積層体12と導電性樹脂層28との接合強度が十分に確保することができない場合がある。また、第1の金属成分の含有量が多すぎると、導電性樹脂層28に残存する、第2の金属成分と未反応の第1の金属成分とが多くなり、例えばリフロー時に加わる熱等により導電性樹脂層28が変形してしまう場合がある。
The content of the first metal component with respect to the total weight of the first metal component, the second metal component, and the thermosetting resin in the first
第2の金属成分は、例えばCu、Ag、Pd、Pt、Auなどの金属やこれらの金属のうちの少なくとも一種を含む合金からなることが好ましい。中でも、第2の金属成分は、CuやAg、であること好ましい。 The second metal component is preferably made of a metal such as Cu, Ag, Pd, Pt, Au, or an alloy containing at least one of these metals. Among these, the second metal component is preferably Cu or Ag.
硬化後の第1の外部電極24aおよび第2の外部電極24bにおける第1の金属成分、第2の金属成分および熱硬化性樹脂の合計重量に対する第2の金属成分の含有量は、30重量%以上70重量%以下であることが好ましく、41.2重量%以上64.0重量%以下であることがより好ましい。第2の金属成分の含有量が少なすぎると、第1外部電極24aおよび第2の外部電極24bの導電率が低下し、積層セラミックコンデンサの等価直列抵抗(ESR)が高くなる場合がある。また、第2の金属成分の含有量が多すぎると、第1外部電極24aおよび第2の外部電極24bにおける熱硬化性樹脂の含有量が少なくなりすぎ、第1の外部電極24aおよび第2の外部電極24bの応力緩和効果が低くなりすぎる場合がある。
The content of the second metal component with respect to the total weight of the first metal component, the second metal component, and the thermosetting resin in the first
第2の金属成分は、主に第1の導電性樹脂層28aおよび第2の導電性樹脂層28bの通電性を担う。具体的には、第2の金属成分どうしが接触する、あるいは第1の金属成分と第2の金属成分とが接触することにより、第1の外部電極24aおよび第2の外部電極24bの内部に通電経路が形成される。
The second metal component is mainly responsible for the conductivity of the first
硬化後の第1の外部電極24aおよび第2の外部電極24bにおける第1の金属成分、第2の金属成分および熱硬化性樹脂の合計重量に対する導電性樹脂の含有量は、5重量%以上40重量%以下であることが好ましく、9.8重量%以上31.5重量%以下であることがより好ましい。樹脂の含有量が少なすぎると、第1の外部電極24aおよび第2の外部電極24bの応力緩和効果が低くなりすぎ、外部から応力が加わった際に第1の外部電極24aおよび第2の外部電極24bで十分に衝撃が吸収されなくなる場合がある。また、熱硬化性樹脂の含有量が多すぎると、第1の外部電極24aおよび第2の外部電極24bの導電率が低下し、積層セラミックコンデンサの等価直列抵抗(ESR)が高くなる場合がある。
The content of the conductive resin with respect to the total weight of the first metal component, the second metal component, and the thermosetting resin in the first
(めっき層30)
めっき層30は、第1のめっき層30aと第2のめっき層30bとを有する。
(Plating layer 30)
The
第1の導電性樹脂層28a上には、第1のめっき層30aが形成されている。具体的には、第1のめっき層30aは、第1の導電性樹脂層28a上の第1の端面12eに配置され、第1の導電性樹脂層28a上の第1の主面12aおよび第2の主面12b、並びに第1の側面12cおよび第2の側面12dにも至るように設けられていることが好ましい。もっとも、第1のめっき層30aは、第1の導電性樹脂層28a上の第1の端面12e上にのみに配置されていてもよい。
A
第2の導電性樹脂層28b上には、第2のめっき層30bが形成されている。具体的には、第2のめっき層30bは、第2の導電性樹脂層28b上の第2の端面12fに配置され、第2の導電性樹脂層28b上の第1の主面12aおよび第2の主面12b、並びに第1の側面12cおよび第2の側面12fにも至るように設けられていることが好ましい。もっとも、第2のめっき層30bは、第2の導電性樹脂層28b上の第2の端面12f上にのみに配置されていてもよい。
A
さらに、第1のめっき層30a上には、第1の上層めっき層が備えられていても良い。第1の上層めっき層は、第1のめっき層30aを覆うように形成されている。
Furthermore, a first upper plating layer may be provided on the
さらに、第2のめっき層30b上には、第2の上層めっき層が備えられていても良い。第2の上層めっき層は、第2のめっき層30bを覆うように形成されている。
Furthermore, a second upper plating layer may be provided on the
第1のめっき層30aおよび第2のめっき層30bは、例えば、Cu、Ni、Ag、Pd、Ag−Pd合金、Au等からなる群から選ばれる1種の金属または当該金属を含む合金のめっきからなることが好ましい。
The
第1のめっき層30aおよび第2のめっき層30bの厚みは、1μm以上10μm以下であることが好ましい。
It is preferable that the thickness of the
第1の上層めっき層および第2の上層めっき層は、例えば、Cu、Ni、Sn、Pb、Au、Ag、Pd、BiおよびZnからなる群から選ばれる1種の金属または当該金属を含む合金のめっきからなることが好ましい。 The first upper plating layer and the second upper plating layer are, for example, one kind of metal selected from the group consisting of Cu, Ni, Sn, Pb, Au, Ag, Pd, Bi, and Zn, or an alloy containing the metal It is preferable to consist of plating.
第1の上層めっき層および第2の上層めっき層の厚みは、1μm以上10μm以下であることが好ましい。 The thicknesses of the first upper plating layer and the second upper plating layer are preferably 1 μm or more and 10 μm or less.
本実施例では、第1のめっき層30aおよび第2のめっき層30bは、Niめっきによって形成している。Niめっき層を設けることにより、はんだバリア性能を有する。また、第1の上層めっき層および第2の上層めっき層としては、Snめっきによって形成している。Snめっき層を設けることにより、はんだ濡れ性を向上させることができ、実装を容易にすることができる。
In the present embodiment, the
2.積層セラミックコンデンサの製造方法
次に本発明にかかる積層セラミックコンデンサ10の製造方法について説明する。
2. Next, a method for manufacturing the multilayer
(1)まず、第1の内部電極16aおよび第2の内部電極16bを有する積層体12を準備する。具体的には、まず、セラミック粉末を含むセラミックペーストを、例えばスクリーン印刷法などによりシート状に塗布し、乾燥させることにより、セラミックグリーンシートを作製する。
(1) First, the laminate 12 having the first
(2)次に、セラミックグリーンシートの上に、内部電極形成用の導電ペーストを、例えばスクリーン印刷法などにより所定のパターンに塗布し、内部電極形成用導電パターンが形成されたセラミックグリーンシートと、内部電極形成用導電パターンが形成されていないセラミックグリーンシートとを用意する。なお、セラミックペーストや、内部電極形成用の導電ペーストには、例えば公知のバインダーや溶媒が含まれていてもよい。 (2) Next, on the ceramic green sheet, a conductive paste for forming an internal electrode is applied in a predetermined pattern by, for example, a screen printing method, and the ceramic green sheet on which the conductive pattern for forming an internal electrode is formed; A ceramic green sheet on which no internal electrode forming conductive pattern is formed is prepared. The ceramic paste and the conductive paste for forming the internal electrode may contain, for example, a known binder or solvent.
(3)次に、内部電極形成用導電パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、内部電極形成用導電パターンが形成されたセラミックグリーンシートを順次積層し、さらに、内部電極形成用導電パターンが形成されていないセラミックグリーンシートを所定枚数積層することにより、マザー積層体を作製する。 (3) Next, a predetermined number of ceramic green sheets on which the internal electrode forming conductive pattern is not formed are stacked, and a ceramic green sheet on which the internal electrode forming conductive pattern is formed is sequentially stacked, A mother laminate is produced by laminating a predetermined number of ceramic green sheets on which no internal electrode forming conductive pattern is formed.
(4)必要に応じて、静水圧プレスなどの手段により、マザー積層体を積層方向にプレスしてもよい。 (4) If necessary, the mother laminate may be pressed in the stacking direction by means such as isostatic pressing.
(5)マザー積層体を所定の形状寸法にカットし、生の積層体を複数作製する。なお、このとき、生の積層体に対してバレル研磨等を施し、稜線部や角部を丸めてもよい。 (5) The mother laminate is cut into a predetermined shape and a plurality of raw laminates are produced. At this time, the raw laminated body may be subjected to barrel polishing or the like to round the ridge line portion or the corner portion.
(6)生の積層体を焼成することにより、内部に第1の内部電極16aおよび第2の内部電極16bが配されており、第1の内部電極16aおよび第2の内部電極16bの端部が、第1の端面12eまたは第2の端面12fに引き出された積層体12を完成させる。なお、生の積層体の焼成温度は、用いたセラミック材料や導電材料に応じて適宜設定することができる。生の積層体の焼成温度は、例えば、900℃以上1300℃以下とすることができる。
(6) By firing the raw laminate, the first
(7)第1の隙間部22aおよび第2の隙間部22bへの樹脂23の含浸方法は真空含浸により行う。積層体12を樹脂23の前駆体溶液に浸漬後、真空引きを行い第1の隙間部22aおよび第2の隙間部22bへ前駆体溶液を含浸させる。その後、前駆体溶液から取り出し、加熱硬化させることにより樹脂23を第1の隙間部22aおよび第2の隙間部22bへ固定化させる。樹脂23の含浸方法は上記方法に限定されるものではなく、浸漬法、スプレー法のいずれも用いることができ、大気圧含浸、真空含浸、真空加圧含浸のいずれも用いることができる。また、本発明の樹脂23の含浸方法においては、余剰部分の樹脂23の除去工程を含んでも良い。上記除去工程には、拭き取り、洗浄、切削法等用いることができる。本発明では前駆体溶液浸漬後、加熱硬化前に有機溶媒よる洗浄処理を行う。
本発明に用いる樹脂23の硬さは、架橋密度および側鎖に導入する官能基により制御が可能である。本発明では、架橋密度(R/Si比)を調整することにより硬さの制御を行う。
(7) The impregnation method of the
The hardness of the
(8)焼成後の積層体12の両端面12e、12fに導電性ペーストを塗布、焼き付けを行い、外部電極24の下地電極層26を形成する。焼き付け温度は、700度以上900度以下であることが好ましい。
(8) A conductive paste is applied and baked on both end faces 12e and 12f of the fired
(9)下地電極層26を覆うように、導電性フィラーおよび樹脂を含む導電性樹脂ペーストを塗布し、250度以上550度以下の温度で熱処理を行い、樹脂を熱硬化させる。
熱処理時の雰囲気は、N2雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は100ppm以下に抑えることが好ましい。これにより、下地電極層26を覆うように導電性樹脂層28が形成され、下地電極層26と導電性樹脂層28との間に、中間金属層が形成される。また、中間金属層の厚みは上記の熱処理温度によってコントロールすることができる。
(9) A conductive resin paste containing a conductive filler and a resin is applied so as to cover the
The atmosphere during the heat treatment is preferably an N 2 atmosphere. Further, in order to prevent the resin from scattering and to prevent oxidation of various metal components, the oxygen concentration is preferably suppressed to 100 ppm or less. Thereby, a
(10)導電性樹脂層28上にNiめっき層を形成する。Niめっき層の形成方法は電解めっきを用いる。
(10) A Ni plating layer is formed on the
(11)必要に応じて、Niめっき層上にSnめっき層を形成する。 (11) If necessary, an Sn plating layer is formed on the Ni plating layer.
上記のようにして、本実施の形態にかかる積層セラミックコンデンサ10が製造される。
As described above, the multilayer
WT面から見た充填率は、以下の方法を用いて評価する。 The filling rate viewed from the WT surface is evaluated using the following method.
WT面から見た充填率は、第1の隙間部22aおよび第2の隙間部22bを各条件10か所FE−SEMを用いて観察を行う。樹脂23と第1の隙間部22aおよび第2の隙間部22bとの充填率が以下の基準を下回るものが1つでもあった場合に×と判定する。なお、観察箇所に樹脂23がない場合はさらに追加して観察することとする。
(ア)積層セラミックコンデンサの端面を幅方向yに沿って研磨し、外部電極24を除去し、内部電極16の引出電極部20a、20bを露出させる。次に、第1の隙間部22aおよび第2の隙間部22bをFE−SEMで30000倍に拡大観察を行い、封止箇所を観察する。
(イ)観察箇所における樹脂23の面積率を測定し、90%未満の場合を×と判定する。
The filling rate as viewed from the WT surface is observed using the FE-SEM at 10 locations for each of the
(A) The end face of the multilayer ceramic capacitor is polished along the width direction y, the
(A) The area ratio of the
樹脂硬さについては、以下の方法を用いて評価する。 The resin hardness is evaluated using the following method.
樹脂硬さの評価方法は、JIS K6253に従い硬さ測定を行う。以下のように使い分けを行う。
タイプDデュロメータで硬さが20未満の値を示す場合は、タイプAデュロメータを用いる。
タイプAデュロメータで硬さが90を超える値を示す場合は、タイプDデュロメータを用いる。
また、本規格はゴム形状の樹脂についての測定手法であるが、ゴム硬度では測定できない硬さ(例えば、一般的にエラストマーとかレジンと呼ばれるもの)についても、タイプDデュロメータで硬さ70以上と規定する。
The evaluation method of resin hardness is hardness measurement according to JIS K6253. Use them as follows.
When the hardness is less than 20 with a type D durometer, a type A durometer is used.
If the type A durometer shows a hardness exceeding 90, use a type D durometer.
In addition, this standard is a measurement method for rubber-shaped resins, but the hardness that cannot be measured by rubber hardness (for example, what is generally called an elastomer or resin) is specified as a hardness of 70 or more with a type D durometer. To do.
信頼性試験については、以下の方法を用いて評価する。 The reliability test is evaluated using the following method.
信頼性試験は、各条件(n=72pcs)に対し、定格電圧6.3Vを印加し、温度40℃、相対湿度95%、1000時間経過後の絶縁抵抗値の劣化率(IR劣化率)を評価する。絶縁抵抗値は初期値より30%低下したものをNGと判定する。 In the reliability test, a rated voltage of 6.3 V was applied to each condition (n = 72 pcs), the temperature was 40 ° C., the relative humidity was 95%, and the deterioration rate of the insulation resistance value after 1000 hours (IR deterioration rate). evaluate. An insulation resistance value that is 30% lower than the initial value is determined as NG.
3.実験例
次に上述した方法で、積層セラミックコンデンサを作製し、信頼性試験を行った。実施例1ないし実施例4は樹脂の硬さを変えて作成した。樹脂の硬さは、架橋密度(R/Si比)を調整することにより制御した。
なお、比較例1として、第1の隙間部22aおよび第2の隙間部22bに樹脂を設けずに作成した積層セラミックコンデンサを準備した。樹脂を設けなかったこと以外は、実施例と同じ構造とした。さらに、比較例2および比較例3として、樹脂の硬さが本発明の範囲から外れるものを準備した。
3. Experimental Example Next, a multilayer ceramic capacitor was manufactured by the method described above, and a reliability test was performed. Examples 1 to 4 were prepared by changing the hardness of the resin. The hardness of the resin was controlled by adjusting the crosslink density (R / Si ratio).
As Comparative Example 1, a multilayer ceramic capacitor prepared without providing resin in the
(1)実施例のチップの仕様
本発明の積層セラミックコンデンサ10には、以下のチップを用いた。
(a)チップサイズ(狙い値):L×W×T=1.0mm×0.5mm×0.5mm
(b)セラミック材料:BaTiO3
(c)内部電極:Ni
(d)容量:10μF
(e)定格電圧:6.3V
(f)外部電極の構造
(i)下地電極層の素材:Cu
(ii)導電性樹脂層:金属成分 Ag(金属成分1種類のみ)
樹脂成分 エポキシ樹脂
(iii)めっき層:Niめっき層+Snめっき層の2層構造
(g)隙間部に介在させた樹脂の種類:オルガノポリシロキサン
(h)隙間部に介在させた樹脂の硬さ:表1に記載
(1) Chip Specifications of Examples The following chips were used for the multilayer
(A) Chip size (target value): L × W × T = 1.0 mm × 0.5 mm × 0.5 mm
(B) Ceramic material: BaTiO 3
(C) Internal electrode: Ni
(D) Capacity: 10 μF
(E) Rated voltage: 6.3V
(F) Structure of external electrode (i) Material of base electrode layer: Cu
(Ii) Conductive resin layer: metal component Ag (only one type of metal component)
Resin Component Epoxy Resin (iii) Plating Layer: Ni Plating Layer + Sn Plating Layer Two-Layer Structure (g) Type of Resin Intervened in Gap: Organopolysiloxane (h) Hardness of Resin Intervened in Gap: Listed in Table 1
これらの得られた試料について、充填率の評価および信頼性試験を行った。 About these obtained samples, the filling rate was evaluated and a reliability test was performed.
(2)WT面から見た充填率の評価方法
WT面から見た充填率は、第1の隙間部22aおよび第2の隙間部22bを各条件10か所FE−SEMを用いて観察を行った。樹脂23と第1の隙間部22aおよび第2の隙間部22bとの充填率が以下の基準を下回るものが1つでもあった場合に×と判定した。なお、観察箇所に樹脂23がない場合はさらに追加して観察した。
(ア)積層セラミックコンデンサ10の端面を幅方向yに沿って研磨し、外部電極24を除去し、内部電極16の引出電極部20a、20bを露出させる。次に、内部電極16にあるボイド部をFE−SEMで30000倍に拡大観察を行い、封止箇所を観察した。
(イ)観察箇所における第1の隙間部22aおよび第2の隙間部22bに対する樹脂23の面積率を測定し、90%未満の場合を×と判定した。
(2) Evaluation method of filling rate seen from WT surface The filling rate seen from the WT surface is obtained by observing the
(A) The end face of the multilayer
(A) The area ratio of the
(3)樹脂硬さの評価方法
樹脂硬さの評価方法はJIS K6253に従い硬さ測定を行った。以下のように使い分けを行った。
タイプDデュロメータで硬さが20未満の値を示す場合は、タイプAデュロメータを用いた。
タイプAデュロメータで硬さが90を超える値を示す場合は、タイプDデュロメータを用いた。
また、本規格はゴム形状の樹脂についての測定手法であるが、ゴム硬度計では測定できない硬さ(例えば、一般的にエラストマーとかレジンと呼ばれるもの)についても、タイプDデュロメータで硬さ70以上とした。
(3) Evaluation method of resin hardness The evaluation method of resin hardness measured hardness according to JISK6253. We used properly as follows.
When the hardness was less than 20 with a type D durometer, a type A durometer was used.
When the type A durometer showed a hardness exceeding 90, a type D durometer was used.
This standard is a measurement method for rubber-shaped resins, but hardness (for example, what is generally called an elastomer or resin) that cannot be measured with a rubber hardness meter is 70 or more with a type D durometer. did.
(4)信頼性試験について
信頼性試験は、各条件(n=72pcs)に対し、定格電圧6.3Vを印加し、温度40℃、相対湿度95%、1000時間経過後の絶縁抵抗値の劣化率(IR劣化率)を評価した。絶縁抵抗値は初期値より30%低下したものをNGと判定した。
(4) About reliability test In the reliability test, a rated voltage of 6.3 V was applied to each condition (n = 72 pcs), the temperature was 40 ° C., the relative humidity was 95%, and the insulation resistance value deteriorated after 1000 hours. The rate (IR deterioration rate) was evaluated. The insulation resistance value that was 30% lower than the initial value was judged as NG.
表1の値は、第1の隙間部22aおよび第2の隙間部22bの樹脂の硬さを変化させた場合の信頼性試験の結果を示す。
The values in Table 1 show the results of reliability tests when the hardness of the resin in the
以上の結果から、本発明にかかる積層セラミックコンデンサでは、内部電極16の端部から積層体12の端面12e、12fとの間における隙間部22a、22bに、特定の硬度の樹脂23を介在させることにより、隙間部22a、22bを樹脂23で封止できるため、積層セラミックコンデンサ10内部への水分の浸入を抑制することができる。したがって、耐湿信頼性の高い積層セラミックコンデンサ10を提供することが可能となる。
From the above results, in the multilayer ceramic capacitor according to the present invention, the
なお、本発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で、種々に変更される。 In addition, this invention is not limited to the said embodiment, In the range of the summary, it changes variously.
10 積層セラミックコンデンサ
12 積層体
12a 第1の主面
12b 第2の主面
12c 第1の側面
12d 第2の側面
12e 第1の端面
12f 第2の端面
14 誘電体層
14a 外層部
14b 内層部
16 内部電極
16a 第1の内部電極
16b 第2の内部電極
18a 第1の対向電極部
18b 第2の対向電極部
20a 第1の引出電極部
20b 第2の引出電極部
22a 第1の隙間部
22b 第2の隙間部
23 樹脂
24 外部電極
24a 第1の外部電極
24b 第2の外部電極
26 下地電極層
26a 第1の下地電極層
26b 第2の下地電極層
28 導電性樹脂層
28a 第1の導電性樹脂層
28b 第2の導電性樹脂層
30 めっき層
30a 第1のめっき層
30b 第2のめっき層
x 積層方向
y 幅方向
z 長さ方向
L 長さ方向の長さ
T 積層方向の長さ
W 幅方向の長さ
DESCRIPTION OF
Claims (3)
前記積層体の少なくとも前記第1の端面上に配置される第1の外部電極と、
前記積層体の少なくとも前記第2の端面上に配置される第2の外部電極と、
を有し、
前記内部電極は、前記誘電体層上に配置され前記第1の端面に引き出される第1の内部電極と、前記誘電体層上に配置され前記第2の端面に引き出される第2の内部電極と、を有し、
前記第1の外部電極は、熱硬化性樹脂および金属を含む導電性樹脂層を含み、
前記第2の外部電極は、熱硬化性樹脂および金属を含む導電性樹脂層を含み、
前記第1の内部電極の幅方向の両端の辺と前記誘電体層との界面には、前記第1の端面に開口部を有する第1の隙間部を有しており、
前記第2の内部電極の幅方向の両端の辺と前記誘電体層との界面には、前記第2の端面に開口部を有する第2の隙間部を有しており、
前記第1および前記第2の隙間部には、ISO868に規定のタイプDデュロメータの硬さが、70以下、かつ、JIS K6253に規定のタイプAデュロメータの硬さが、65以上である、樹脂が存在する、積層セラミックコンデンサ。 A first main surface and a second main surface that are opposite to each other in the stacking direction, and that are opposite to each other in the width direction perpendicular to the stacking direction. A laminate including the side surface and the second side surface, and a first end surface and a second end surface facing the length direction perpendicular to the stacking direction and the width direction;
A first external electrode disposed on at least the first end face of the laminate;
A second external electrode disposed on at least the second end face of the laminate;
Have
The internal electrode includes a first internal electrode disposed on the dielectric layer and drawn out to the first end surface, and a second internal electrode disposed on the dielectric layer and drawn out to the second end surface. Have
The first external electrode includes a conductive resin layer containing a thermosetting resin and a metal,
The second external electrode includes a conductive resin layer including a thermosetting resin and a metal,
The interface between the both sides in the width direction of the first internal electrode and the dielectric layer has a first gap portion having an opening at the first end surface;
The second inner electrode has a second gap portion having an opening in the second end face at the interface between the both sides in the width direction of the second internal electrode and the dielectric layer;
In the first and second gap portions, a resin having a type D durometer specified in ISO868 of 70 or less and a type A durometer specified in JIS K6253 having a hardness of 65 or more is used. An existing multilayer ceramic capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018067534A JP6984527B2 (en) | 2018-03-30 | 2018-03-30 | Multilayer ceramic capacitors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018067534A JP6984527B2 (en) | 2018-03-30 | 2018-03-30 | Multilayer ceramic capacitors |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019179820A true JP2019179820A (en) | 2019-10-17 |
JP6984527B2 JP6984527B2 (en) | 2021-12-22 |
Family
ID=68278924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018067534A Active JP6984527B2 (en) | 2018-03-30 | 2018-03-30 | Multilayer ceramic capacitors |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6984527B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115458331A (en) * | 2022-08-29 | 2022-12-09 | 广东风华高新科技股份有限公司 | Multilayer ceramic capacitor and preparation method thereof |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS622612A (en) * | 1985-06-28 | 1987-01-08 | 松下電器産業株式会社 | Laminate type ceramic capacitor element |
JPH01261810A (en) * | 1988-04-13 | 1989-10-18 | Murata Mfg Co Ltd | Ceramic capacitor |
JPH0382006A (en) * | 1989-08-24 | 1991-04-08 | Murata Mfg Co Ltd | Laminated capacitor |
JPH07240334A (en) * | 1992-09-14 | 1995-09-12 | Tdk Corp | Electronic parts and its manufacture |
WO2007119281A1 (en) * | 2006-03-15 | 2007-10-25 | Murata Manufacturing Co., Ltd. | Laminated electronic component and method for manufacturing same |
JP2013026507A (en) * | 2011-07-22 | 2013-02-04 | Kyocera Corp | Capacitor and manufacturing method of the same |
JP2015060940A (en) * | 2013-09-18 | 2015-03-30 | 株式会社村田製作所 | Ceramic electronic component |
JP2016225603A (en) * | 2015-05-29 | 2016-12-28 | 太陽誘電株式会社 | Multilayer ceramic capacitor and method of manufacturing the same |
-
2018
- 2018-03-30 JP JP2018067534A patent/JP6984527B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS622612A (en) * | 1985-06-28 | 1987-01-08 | 松下電器産業株式会社 | Laminate type ceramic capacitor element |
JPH01261810A (en) * | 1988-04-13 | 1989-10-18 | Murata Mfg Co Ltd | Ceramic capacitor |
JPH0382006A (en) * | 1989-08-24 | 1991-04-08 | Murata Mfg Co Ltd | Laminated capacitor |
JPH07240334A (en) * | 1992-09-14 | 1995-09-12 | Tdk Corp | Electronic parts and its manufacture |
WO2007119281A1 (en) * | 2006-03-15 | 2007-10-25 | Murata Manufacturing Co., Ltd. | Laminated electronic component and method for manufacturing same |
JP2013026507A (en) * | 2011-07-22 | 2013-02-04 | Kyocera Corp | Capacitor and manufacturing method of the same |
JP2015060940A (en) * | 2013-09-18 | 2015-03-30 | 株式会社村田製作所 | Ceramic electronic component |
JP2016225603A (en) * | 2015-05-29 | 2016-12-28 | 太陽誘電株式会社 | Multilayer ceramic capacitor and method of manufacturing the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115458331A (en) * | 2022-08-29 | 2022-12-09 | 广东风华高新科技股份有限公司 | Multilayer ceramic capacitor and preparation method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP6984527B2 (en) | 2021-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102242091B1 (en) | Multilayer ceramic capacitor | |
KR101888551B1 (en) | Multilayer ceramic capacitor | |
US10840021B2 (en) | Multilayer ceramic electronic component | |
US11062848B2 (en) | Multilayer ceramic electronic component | |
JP6780673B2 (en) | Multilayer ceramic capacitors and their mounting structure | |
KR101729295B1 (en) | Ceramic electronic component and taped electronic component series | |
KR101823246B1 (en) | Multi-layered ceramic electronic part and board for mounting the same | |
US9779876B2 (en) | Ceramic electronic component and method for producing the same | |
US7859823B2 (en) | Multi-layered ceramic electronic component | |
US10930433B2 (en) | Multilayer ceramic electronic component | |
US8988855B2 (en) | Method of manufacturing ceramic electronic component including heating an electrode layer to form a conductive layer including an alloy particle | |
JP2021034440A (en) | Multilayer ceramic electronic part | |
US10879004B2 (en) | Multilayer ceramic capacitor and multilayer ceramic capacitor-mounting structure | |
JP2021034458A (en) | Layered ceramic electronic component | |
JP2021089924A (en) | Multilayer ceramic electronic component | |
JP2022077451A (en) | Multilayer ceramic capacitor | |
JP2019040943A (en) | Multilayer ceramic capacitor | |
JP6984527B2 (en) | Multilayer ceramic capacitors | |
JP2021044317A (en) | Multilayer ceramic electronic component | |
JP2021125673A (en) | Multilayer ceramic capacitor | |
JP7491246B2 (en) | Conductive paste and ceramic electronic components | |
WO2024018718A1 (en) | Laminated ceramic electronic component and mounting structure for laminated ceramic electronic component | |
CN116266502A (en) | Ceramic electronic component | |
JP2023069478A (en) | Multilayer ceramic capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211026 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6984527 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |