JP2013026507A - Capacitor and manufacturing method of the same - Google Patents
Capacitor and manufacturing method of the same Download PDFInfo
- Publication number
- JP2013026507A JP2013026507A JP2011161074A JP2011161074A JP2013026507A JP 2013026507 A JP2013026507 A JP 2013026507A JP 2011161074 A JP2011161074 A JP 2011161074A JP 2011161074 A JP2011161074 A JP 2011161074A JP 2013026507 A JP2013026507 A JP 2013026507A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- external electrode
- gap
- face
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
Description
本発明は、コンデンサおよびその製造方法に関するものである。 The present invention relates to a capacitor and a method for manufacturing the same.
一般的に、コンデンサは、複数の誘電体層が積層された積層体と、積層体の誘電体層間に設けられた内部電極と、内部電極に接続されるように積層体の両端面に設けられた外部電極とを具備する(特許文献1を参照)。 Generally, a capacitor is provided on both end surfaces of a laminate in which a plurality of dielectric layers are laminated, an internal electrode provided between the dielectric layers of the laminate, and an internal electrode. External electrodes (see Patent Document 1).
ここで、内部電極と誘電体層との間には、端面に開口する隙間が形成されてしまっていた。また、外部電極表面にメッキ処理を行う際、メッキ液が外部電極内部を経て、当該隙間から内部電極と誘電体層との界面に沿って積層体内に浸入し、誘電体層および内部電極を侵食し、構造欠陥を引き起こす可能性があった。よって、積層体内へのメッキ液の浸入を防ぐために、この隙間にシランカップリング剤等の撥水処理剤が設けられていた。 Here, a gap opening at the end face has been formed between the internal electrode and the dielectric layer. In addition, when plating the surface of the external electrode, the plating solution passes through the external electrode and enters the laminate along the interface between the internal electrode and the dielectric layer through the gap, eroding the dielectric layer and the internal electrode. And may cause structural defects. Therefore, a water repellent treatment agent such as a silane coupling agent has been provided in this gap in order to prevent the plating solution from entering the laminate.
しかしながら、特許文献1に示すようなコンデンサは、製造時に外部電極の焼付け等の熱処理を行うと、シランカップリング剤等の撥水処理剤が熱によって焼失しやすかった。よって、上述したように、メッキ液が外部電極内を経て内部電極と誘電体層との隙間から積層体内に浸入しやすくなり、構造欠陥を引き起こしやすくなるという問題点があった。 However, when a capacitor as shown in Patent Document 1 is subjected to a heat treatment such as baking of an external electrode at the time of manufacture, the water repellent treatment agent such as a silane coupling agent is easily burned off by heat. Therefore, as described above, there is a problem in that the plating solution easily enters the laminated body through the gap between the internal electrode and the dielectric layer through the external electrode, thereby causing structural defects.
本発明のコンデンサは、複数の積層された誘電体層、および該誘電体層間の界面に沿って形成された複数の内部電極を含み、該内部電極の各端部が所定の端面に露出している積層体と、所定の前記端面に露出した前記内部電極を互いに接続するように、所定の前記端面に設けられた外部電極とを備え、前記内部電極と前記誘電体層との間に、所定の前記端面に開口する隙間が設けられており、該隙間にガラスが設けられていることを特徴とするものである。 The capacitor of the present invention includes a plurality of laminated dielectric layers and a plurality of internal electrodes formed along an interface between the dielectric layers, and each end of the internal electrode is exposed to a predetermined end surface. A laminated body and an external electrode provided on the predetermined end face so as to connect the internal electrodes exposed on the predetermined end face to each other, and a predetermined gap is provided between the internal electrode and the dielectric layer. A gap opening is provided in the end face, and glass is provided in the gap.
本発明のコンデンサの製造方法は、複数の積層された誘電体層、および該誘電体層間の界面に沿って形成された複数の内部電極を含み、該内部電極の各端部が所定の端面に露出している積層体を準備する工程と、所定の前記端面に露出した前記内部電極を互いに接続するように、所定の前記端面に外部電極を設ける工程とを含む、コンデンサの製造方法であって、前記内部電極と前記誘電体層との間に設けられた、所定の前記端面に開口する隙間に、ガラスを設ける工程を含むことを特徴とするものである。 The capacitor manufacturing method of the present invention includes a plurality of laminated dielectric layers and a plurality of internal electrodes formed along an interface between the dielectric layers, and each end of the internal electrodes is formed on a predetermined end surface. A method for manufacturing a capacitor, comprising: preparing an exposed laminated body; and providing an external electrode on a predetermined end face so as to connect the internal electrodes exposed on the predetermined end face to each other. And a step of providing glass in a gap provided between the internal electrode and the dielectric layer and opening in the predetermined end face.
本発明のコンデンサによれば、前記内部電極と前記誘電体層との間に、前記端面に開口する隙間が設けられており、該隙間にガラスが設けられていることから、外部電極にアニール処理等を施しても、前記内部電極と前記誘電体層との間の隙間にあるガラスが熱によって焼失せずに残るので、外部電極表面のメッキ処理時における、メッキ液の積層体内への浸入をこのガラスで抑制することできる。従って、誘電体層および内部電極の侵食を抑制し、構造欠陥を防止することができる。 According to the capacitor of the present invention, an opening is provided in the end face between the internal electrode and the dielectric layer, and the external electrode is annealed because glass is provided in the gap. The glass in the gap between the internal electrode and the dielectric layer remains without being burned off by heat, so that the plating solution can penetrate into the laminate during the plating process of the external electrode surface. It can be suppressed with this glass. Therefore, erosion of the dielectric layer and the internal electrode can be suppressed and structural defects can be prevented.
本発明のコンデンサの製造方法によれば、前記内部電極と前記誘電体層との間に設けられた、所定の前記端面に開口する隙間に、ガラスを設ける工程を含むことから、その後に外部電極の焼付け、又は、アニール処理等の熱処理を行っても、前記内部電極と前記誘電体層との間の隙間にガラスが残るので、外部電極表面のメッキ処理時における、メッキ液の積層体内への浸入をこのガラスで抑制することできる。従って、誘電体層および内部電極の侵食を抑制し、構造欠陥を防止することができる。 According to the method for manufacturing a capacitor of the present invention, the method includes the step of providing glass in a gap that is provided between the internal electrode and the dielectric layer and opens to the predetermined end face. Even if heat treatment such as annealing or annealing is performed, glass remains in the gap between the internal electrode and the dielectric layer. Infiltration can be suppressed with this glass. Therefore, erosion of the dielectric layer and the internal electrode can be suppressed and structural defects can be prevented.
以下に、本発明のコンデンサの実施の形態の一例について図面を参照しつつ詳細に説明する。図2に示すコンデンサ1は、基本的な構成として、積層体2と、内部電極3と、外部電極4とを具備している。
Hereinafter, an example of an embodiment of a capacitor of the present invention will be described in detail with reference to the drawings. A capacitor 1 shown in FIG. 2 includes a
積層体2は、複数の積層された誘電体層5、および誘電体層5間の界面に沿って形成された複数の内部電極3を含む。この積層体2は、図2に示すように、互いに対向する第1の主面2a(上面)及び第2の主面(下面)2bと、互いに対向する第1の側面(不図示)及び第2の側面(不図示)と、互いに対向する第1の端面2e及び第2の端面2fとを有する略直方体状に形成されている。また、積層体2の寸法は、積層体2の長辺の長さを、例えば0.4〜3.2mmとし、積層体2の短辺の長さを、例えば0.2〜1.6mmとする。
The
誘電体層5は矩形状であり、1層当たりの厚みが例えば1〜2μmの厚みである。この誘電体層5は、積層体2中において例えば20〜2000層積層される。誘電体層5の材料としては、例えば、BaTiO3、CaTiO3、SrTiO3またはCaZrO3等が挙げられる。なお、他の例としては、BaTiO3、CaTiO3、SrTiO3またはCaZrO3などを主成分とし、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等が添加されたものであってもよい。
The
内部電極3a、3bは、図2に示すように、各端部が積層体2のいずれかの端面2e、2fに露出するように設けられる。第1の端面2eに露出する内部電極3aと第2の端面2fに露出する内部電極3bとは、誘電体層5を介して互いに対向するよう、交互に配置されている。これにより静電容量が得られるようになっている。
As shown in FIG. 2, the
この内部電極3は、積層体2の誘電体層5間に20〜2000層形成されている。内部電極3の材料としては、例えばNi、Cu、Ag、Pd、Au等の金属、またはこれらの金属の一種以上を含む、Ag−Pd合金などの合金などが挙げられる。全ての内部電極3は、同一の金属または合金により形成されていることが好ましい。
The internal electrode 3 is formed between 20 and 2000 layers between the
内部電極3の全体の寸法は、積層体2の長辺方向に例えば0.39〜3.1mmであり、積層
体2の短辺方向に例えば0.19〜1.5mmである。内部電極3の厚さは、特に限定されない
が、例えば、0.3〜2μm程度である。
The overall dimensions of the internal electrode 3 are, for example, 0.39 to 3.1 mm in the long side direction of the
外部電極4a、4bは、いずれかの端面2e、2fに露出した内部電極3a、3bを互いに接続するように、所定の端面2e、2fにそれぞれ設けられる。図2に示す例では、外部電極4a、4bは、積層体2の端部にそれぞれ設けられている。この外部電極4a、4bは、厚みが5〜50μmで形成されている。外部電極4の材料は、銅以外に銀,ニッケル,パラジウムまたはこれらの合金等の金属材料であってもよい。
The external electrodes 4a and 4b are provided on the predetermined
外部電極4a、4bの表面には、外部電極4a、4bの保護、及び実装性の向上等のために、例えば、Niメッキ膜やSnメッキ膜などの単数または複数のメッキ膜が形成されていることが好ましい。例えば、外部電極4a、4bの表面に、Niメッキ膜とSnメッキ膜との積層体を形成してもよい。 On the surface of the external electrodes 4a and 4b, one or a plurality of plating films such as a Ni plating film and a Sn plating film are formed in order to protect the external electrodes 4a and 4b and improve mountability. It is preferable. For example, a laminate of a Ni plating film and a Sn plating film may be formed on the surfaces of the external electrodes 4a and 4b.
外部電極4a、4bを配線基板に接合する方法は、特に限定されない。例えば、Sn−Sb系高温半田などの高温半田、Sb−Pb共晶半田、Sn−Ag−Cu系Pbフリー半田、Sn−Cu系Pbフリー半田、導電性微粒子を含む樹脂などの適宜の接合部材を用いて外部電極4a、4bと配線基板とを接合することができる。 The method for bonding the external electrodes 4a and 4b to the wiring board is not particularly limited. For example, an appropriate joining member such as high-temperature solder such as Sn-Sb-based high-temperature solder, Sb-Pb eutectic solder, Sn-Ag-Cu-based Pb-free solder, Sn-Cu-based Pb-free solder, or resin containing conductive fine particles The external electrodes 4a and 4b and the wiring board can be bonded using
また、図1に示す例のように、内部電極3と誘電体層5との間に、端面2e(2f)に開口する隙間6が設けられている場合が多い。図1に示す例においては、この隙間6にガラス7が設けられている。この構成により、外部電極4表面にメッキ膜を形成する際のメッキ液が、外部電極4を経て隙間6から積層体2内に浸入することを抑制できる。また、ガラス7は、外部電極のアニール処理等の高温処理時であっても蒸発しない。よって、隙間6にガラス7が残るので、製造工程に高温処理を要しても、積層体2内にメッキ液が浸入することを抑制でき、特性の変動が生じにくいコンデンサを提供することができる。
Further, as in the example shown in FIG. 1, a
ガラス7は、例えば、シリカを主成分とするものが用いられる。このガラス7は、耐熱温度を700〜1700℃程度に設定することができる。また、外部電極4の焼付け温度が800℃程度で、アニール処理の温度が600℃程度なので、必要に応じてこれらの温度より高い耐
熱温度に設定しておけば良い。また、ガラス7は、耐アルカリ性、又は耐酸性を有していることが好ましい。これにより、メッキ液が触れても溶けないので、積層体内へのメッキ液の浸入を有効に防ぐことができる。
As the
以上のような構成のコンデンサ1は、以下に示すようなセラミックグリーンシート積層法によって作製される。 The capacitor 1 having the above configuration is manufactured by a ceramic green sheet lamination method as described below.
まず、誘電体層5となる複数のグリーンシートを用意する。この工程において、セラミックグリーンシートは、セラミック原料粉末および有機バインダに適当な有機溶剤等を添加し混合することによって泥漿状のセラミックスラリーを作製し、これをドクターブレード法等によって成形することによって得られる。
First, a plurality of green sheets to be the
次に、グリーンシート上に、内部電極3を形成する。この工程においては、得られたセラミックグリーンシートにスクリーン印刷法等によって、内部電極3のパターンとなる導体材料を形成する。なお、1枚のグリーンシートから多数個のコンデンサが得られるように、この1枚のグリーンシートに複数の内部電極3のパターンを印刷する。 Next, the internal electrode 3 is formed on the green sheet. In this step, a conductive material to be a pattern of the internal electrode 3 is formed on the obtained ceramic green sheet by screen printing or the like. In addition, the pattern of the several internal electrode 3 is printed on this one green sheet so that many capacitors can be obtained from one green sheet.
次に、複数のセラミックグリーンシートを積層しかつプレスした後に、多数個分が一体となった生の積層体を作製する。この積層体をカットして、単体分の積層体として、コンデンサ1本体の生の状態のものを得る。 Next, after laminating and pressing a plurality of ceramic green sheets, a raw laminated body in which many pieces are integrated is produced. This laminated body is cut to obtain a raw body of the capacitor 1 as a single laminated body.
次に、生の状態のコンデンサ1本体を焼成して積層体2を得る。この工程においては、例えば800〜1050℃で焼成することによって、図3(a)に示すように、積層体2を得る。
この工程によって、グリーンシートは誘電体層5となり、導体材料は内部電極3となる。
Next, the capacitor body 1 in a raw state is fired to obtain a
By this step, the green sheet becomes the
次に、図3(b)に示すように、内部電極3と誘電体層5との間に設けられた、所定の端面2e(2f)に開口する隙間6に、ガラス7を設ける。この工程は、例えば、ガラスフリットを約300〜400℃の高温で溶融させたものを、積層体の端面に塗布し、隙間6に注入した後に冷却硬化させることによって行われる。また、ガラス7を設ける工程は、オルガノポリシロキサンを主剤としたガラス前駆体を、隙間6に注入して硬化させることによって行うことが好ましい。このガラス前駆体は、常温で液体であり、これを常温で放置すると自然に硬化してガラス7となる。従って、隙間6にガラス7を設ける工程は、高温にすることなく常温で行うことができる。結果、積層体2において高熱の影響によるクラックを生じさせることなく、隙間6にガラス7を設けることができる。
Next, as shown in FIG. 3B, a
具体的には、積層体2を液状のガラス前駆体中に浸漬させて、減圧することで隙間6に注入した後、積層体2を引き上げ、常温で乾燥させる方法が採用される。また、乾燥を促進させるために、ガラス前駆体中から引き上げた積層体2を、60℃で1時間、その後120
℃で1時間かけて乾燥させる方法も採用することができる。また、積層体2における内部電極3が露出した端面に、液状のガラス前駆体を噴霧させて隙間6に注入し乾燥させることにより、ガラス7を設ける方法を採用してもよい。
Specifically, a method is adopted in which the
A method of drying at 1 ° C. for 1 hour can also be employed. Alternatively, a method may be employed in which the
この液状のガラス前駆体は、主剤と、架橋剤と、硬化触媒とから成る。主材は、メチル基またはフェニル基を有する液状のオルガノポリシロキサンから成る。架橋材は、アルコキシ基、アシロキシ基、オキシム基等の官能性側鎖をもつオルガノポリシロキサンから成る。硬化触媒は、Zn、Al、Co、Sn等の金属含有有機化合物、またはホウ素イオン、ハロゲン等の無機物であり得る。これら3成分を混合して1液タイプのシリカ溶液とし、好適には無溶剤で使用するが、場合によりイソプロピルアルコールなどの溶剤で希釈して使用することもできる。 This liquid glass precursor consists of a main ingredient, a crosslinking agent, and a curing catalyst. The main material is composed of a liquid organopolysiloxane having a methyl group or a phenyl group. The cross-linking material is composed of an organopolysiloxane having a functional side chain such as an alkoxy group, an acyloxy group, or an oxime group. The curing catalyst can be a metal-containing organic compound such as Zn, Al, Co, or Sn, or an inorganic substance such as boron ion or halogen. These three components are mixed to form a one-pack type silica solution, which is preferably used without a solvent, but may be diluted with a solvent such as isopropyl alcohol.
なお、液状のガラス前駆体は、常温で静置すると自然に硬化する。その硬化機構は、第1段階として、まず、主材であるオルガノポリシロキサンの官能基(メチル基、またはフェニル基)が、空気中の水分により加水分解を受けて水酸基(OH)に変化する。次に、第2段階として、このオルガノポリシロキサンの水酸基に、架橋剤であるオルガノポリシロキサンの官能基が作用し、さらに硬化触媒の作用も受けて脱アルコール反応が起こり、この反応が次第に進行して三次元構造の高分子ポリシロキサン化合物を形成するものである。 In addition, a liquid glass precursor will harden | cure naturally when left still at normal temperature. In the curing mechanism, as a first step, first, the functional group (methyl group or phenyl group) of the organopolysiloxane, which is the main material, is hydrolyzed by moisture in the air and changed to a hydroxyl group (OH). Next, as a second step, the functional group of the organopolysiloxane that is a crosslinking agent acts on the hydroxyl group of the organopolysiloxane, and further receives the action of a curing catalyst to cause a dealcoholization reaction, and this reaction gradually proceeds. Thus, a high-molecular polysiloxane compound having a three-dimensional structure is formed.
次に、図3(c)に示すように、Ag粒子、Pd粒子等の金属粒子とガラスフリットと有機ビヒクルとを混合して調整した導電ペーストを積層体2の両端部に塗布し、焼き付けることにより外部電極4を形成する。また、外部電極4は、蒸着、メッキ、スパッタリング等の薄膜形成法によって形成してもよい。
Next, as shown in FIG. 3C, a conductive paste prepared by mixing metal particles such as Ag particles and Pd particles, glass frit, and an organic vehicle is applied to both ends of the
次に、得られた外部電極4の表面に、必要に応じてニッケル(Ni)メッキ層,銅(Cu)メッキ層、金(Au)メッキ層,スズ(Sn)メッキ層あるいは半田メッキ層等のメッキ層を形成するメッキ処理を施し、コンデンサ1を得る。
Next, on the surface of the obtained
このような製造方法によれば、外部電極4を焼付けにより形成する際に、ガラス7は蒸発しないので、焼付け後も隙間6にガラス7が残り、外部電極4表面へのメッキ形成時に、メッキ液が積層体2内へ浸入することをガラス7で抑制できる。
According to such a manufacturing method, when the
また、外部電極4を形成する前に、ガラス7を隙間6に設けたが、図4に示すように、外部電極4を形成した後に、ガラス7を隙間6に設けても良い。この場合であっても、例
えば、外部電極4にアニール処理を施す際に、ガラス7が熱で蒸発しないので、上記と同様の効果を得ることができる。
Further, the
また、外部電極4の形成の後に、隙間6にガラス7を設けるためには、外部電極4が形成されたコンデンサ1を液状のガラス前駆体中に浸漬させて、減圧することで隙間6に注入した後、上記と同様に乾燥させれば良い。
In order to provide the
また、この製造方法においても、外部電極4をメッキ法によって形成して良い。この場合であっても、例えば、外部電極4にアニール処理を施す際に、ガラス7が熱で蒸発しないので、同様の効果を得ることができる。
Also in this manufacturing method, the
なお、外部電極4をメッキ法によって形成する場合には、外部電極4の形成の前に、ガラス7を隙間6に設けておくことが好ましい。こうすることにより、外部電極4を形成するためのメッキ液が積層体2内に浸入することを、ガラス7によって防ぐことができるからである。
When the
なお、本発明は上述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更,改良等が可能である。 The present invention is not limited to the embodiments described above, and various changes and improvements can be made without departing from the scope of the present invention.
例えば、バレル研磨等によって積層体2に面取りを施し、丸み部を形成してもよい。この工程によって、得られた積層体2の丸み部に、マイクロクラックの除去および欠けが発生することを防止することができる。さらにバレル研磨は金属粒子の表面酸化膜を削り取り金属表面を露出させてメッキ付着性を向上させる効果がある。
For example, the rounded portion may be formed by chamfering the
また、外部電極4を形成する前の積層体2について、隙間6にガラス7を設ける工程を行った後には、積層体2における内部電極3の露出端面に付着したガラス7を、サンドブラスト、バレル研磨等で除去することが好ましい。これにより、内部電極3の外部電極4への電気的導通を良好なものとすることができる。
In addition, after the step of providing the
また、例えば、図5に示すように、焼付け工程によって外部電極4の内部に生じた空孔8にもガラス7を設けておくことが好ましい。この場合には、外部電極4の表面にメッキ処理をする際に、メッキ液が空孔8を伝って積層体の方へ浸入していくのを、外部電極4の空孔8内のガラス7で妨げることができる。よって、メッキ液が積層体内部に浸入するのを防ぐ効果を更に高めることができる。
Further, for example, as shown in FIG. 5, it is preferable to provide
また、このような構成とするためには、隙間6にガラス7を設けて、外部電極4を形成した後に、外部電極4内部の空孔8にガラス7を設ければ良い。また、外部電極4を形成した後に、隙間6にガラス7を設ける際には、隙間6および空孔8に同時にガラス7を設けることができるので好ましい。
なお、外部電極4の内部の空孔8は、外部電極4を焼付けによって形成した場合等に、生じやすい。
In order to obtain such a configuration, the
The
また、外部電極4を形成した後、隙間6にガラス7を設ける工程を行った後には、外部電極4の表面に付着したガラスを、サンドブラスト、バレル研磨等で除去することが好ましい。これにより、メッキ膜の外部電極4表面に対しての濡れ性を良好なものとすることができる。また、外部電極4表面に付着したガラス前駆体が、硬化前の液状の状態であるうちに、ガラス前駆体をエア等で吹き飛ばすことによって、外部電極4表面にガラスが形成されるのを抑制してもよい。
In addition, after forming the
1:コンデンサ
2:積層体
3(3a、3b):内部電極
4(4a、4b):外部電極
5:誘電体層
6:隙間
7:ガラス
8:空孔
1: Capacitor 2: Laminate 3 (3a, 3b): Internal electrode 4 (4a, 4b): External electrode 5: Dielectric layer 6: Gap 7: Glass 8: Hole
Claims (5)
所定の前記端面に露出した前記内部電極を互いに接続するように、所定の前記端面に設けられた外部電極とを備え、
前記内部電極と前記誘電体層との間に、所定の前記端面に開口する隙間が設けられており、該隙間にガラスが設けられていることを特徴とするコンデンサ。 A laminated body including a plurality of laminated dielectric layers and a plurality of internal electrodes formed along an interface between the dielectric layers, each end of the internal electrodes being exposed to a predetermined end face;
An external electrode provided on the predetermined end face so as to connect the internal electrodes exposed on the predetermined end face to each other;
A capacitor is provided, wherein a gap opening at a predetermined end face is provided between the internal electrode and the dielectric layer, and glass is provided in the gap.
所定の前記端面に露出した前記内部電極を互いに接続するように、所定の前記端面に外部電極を形成する工程とを含む、コンデンサの製造方法であって、
前記内部電極と前記誘電体層との間に設けられた、所定の前記端面に開口する隙間に、ガラスを設ける工程を含むことを特徴とするコンデンサの製造方法。 A laminated body including a plurality of laminated dielectric layers and a plurality of internal electrodes formed along an interface between the dielectric layers, each end portion of the internal electrodes being exposed to a predetermined end face is prepared. Process,
Forming an external electrode on the predetermined end face so as to connect the internal electrodes exposed on the predetermined end face to each other,
A method of manufacturing a capacitor, comprising a step of providing glass in a gap provided between the internal electrode and the dielectric layer and opening in a predetermined end face.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011161074A JP5769532B2 (en) | 2011-07-22 | 2011-07-22 | Capacitor and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011161074A JP5769532B2 (en) | 2011-07-22 | 2011-07-22 | Capacitor and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013026507A true JP2013026507A (en) | 2013-02-04 |
JP5769532B2 JP5769532B2 (en) | 2015-08-26 |
Family
ID=47784478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011161074A Active JP5769532B2 (en) | 2011-07-22 | 2011-07-22 | Capacitor and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5769532B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019179820A (en) * | 2018-03-30 | 2019-10-17 | 株式会社村田製作所 | Multilayer ceramic capacitor |
KR20210001952A (en) * | 2019-06-28 | 2021-01-06 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer electronic component and method for manufacturing multilayer electronic component |
JP2021013016A (en) * | 2019-07-08 | 2021-02-04 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Capacitor component |
US11594373B2 (en) | 2019-06-28 | 2023-02-28 | Murata Manufacturing Co., Ltd. | Multilayer electronic component |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09129479A (en) * | 1995-11-02 | 1997-05-16 | Murata Mfg Co Ltd | Ceramic electronic part |
JP2000164406A (en) * | 1998-11-25 | 2000-06-16 | Murata Mfg Co Ltd | Chip type electronic part and manufacture thereof |
JP2000331866A (en) * | 1999-03-17 | 2000-11-30 | Hitachi Metals Ltd | Laminated ceramic electronic component |
JP2001284160A (en) * | 2000-03-30 | 2001-10-12 | Murata Mfg Co Ltd | Conductive paste and laminated ceramic electronic component using the same |
JP2005228903A (en) * | 2004-02-13 | 2005-08-25 | Murata Mfg Co Ltd | Method for manufacturing electronic component |
JP2006186316A (en) * | 2004-11-30 | 2006-07-13 | Kyocera Corp | Ceramic electronic component and laminated ceramic capacitor |
JP2009302129A (en) * | 2008-06-10 | 2009-12-24 | Murata Mfg Co Ltd | Ceramic electronic component and method for manufacturing ceramic electronic component |
JP2010245095A (en) * | 2009-04-01 | 2010-10-28 | Tdk Corp | Ceramic laminated electronic component and manufacturing method thereof |
-
2011
- 2011-07-22 JP JP2011161074A patent/JP5769532B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09129479A (en) * | 1995-11-02 | 1997-05-16 | Murata Mfg Co Ltd | Ceramic electronic part |
JP2000164406A (en) * | 1998-11-25 | 2000-06-16 | Murata Mfg Co Ltd | Chip type electronic part and manufacture thereof |
JP2000331866A (en) * | 1999-03-17 | 2000-11-30 | Hitachi Metals Ltd | Laminated ceramic electronic component |
JP2001284160A (en) * | 2000-03-30 | 2001-10-12 | Murata Mfg Co Ltd | Conductive paste and laminated ceramic electronic component using the same |
JP2005228903A (en) * | 2004-02-13 | 2005-08-25 | Murata Mfg Co Ltd | Method for manufacturing electronic component |
JP2006186316A (en) * | 2004-11-30 | 2006-07-13 | Kyocera Corp | Ceramic electronic component and laminated ceramic capacitor |
JP2009302129A (en) * | 2008-06-10 | 2009-12-24 | Murata Mfg Co Ltd | Ceramic electronic component and method for manufacturing ceramic electronic component |
JP2010245095A (en) * | 2009-04-01 | 2010-10-28 | Tdk Corp | Ceramic laminated electronic component and manufacturing method thereof |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019179820A (en) * | 2018-03-30 | 2019-10-17 | 株式会社村田製作所 | Multilayer ceramic capacitor |
KR20210001952A (en) * | 2019-06-28 | 2021-01-06 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer electronic component and method for manufacturing multilayer electronic component |
KR20220116120A (en) * | 2019-06-28 | 2022-08-22 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer electronic component and method for manufacturing multilayer electronic component |
US11594373B2 (en) | 2019-06-28 | 2023-02-28 | Murata Manufacturing Co., Ltd. | Multilayer electronic component |
US11605504B2 (en) | 2019-06-28 | 2023-03-14 | Murata Manufacturing Co., Ltd. | Multilayer electronic component and method for manufacturing multilayer electronic component |
KR102603410B1 (en) * | 2019-06-28 | 2023-11-17 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer electronic component and method for manufacturing multilayer electronic component |
KR102678165B1 (en) * | 2019-06-28 | 2024-06-26 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer electronic component and method for manufacturing multilayer electronic component |
JP2021013016A (en) * | 2019-07-08 | 2021-02-04 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Capacitor component |
Also Published As
Publication number | Publication date |
---|---|
JP5769532B2 (en) | 2015-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102112107B1 (en) | Electronic component and method of producing electronic component | |
CN101416570B (en) | Multilayer ceramic substrate, method for producing the same and electronic component | |
US8982534B2 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
CN115050576B (en) | Ceramic electronic component | |
KR20110067509A (en) | Paste compound for termination electrode and multilayer ceramic capacitor comprising the same and manufactuaring method thereof | |
JPWO2008132913A1 (en) | Multilayer ceramic substrate, method for manufacturing the same, and electronic component | |
JP5182367B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP5565462B2 (en) | Ceramic body and manufacturing method thereof | |
JP5769532B2 (en) | Capacitor and manufacturing method thereof | |
KR20110065622A (en) | Multilayer ceramic capacitor | |
JP2011040604A (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
JP2010245095A (en) | Ceramic laminated electronic component and manufacturing method thereof | |
JP2015115392A (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JP2021176202A (en) | Ceramic substrate and electronic component built-in module | |
CN112712998A (en) | Ceramic electronic component and method for manufacturing ceramic electronic component | |
KR101973441B1 (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
JP2011228334A (en) | Ceramic electronic component | |
JP2015115518A (en) | Multilayer ceramic electronic component | |
JP5582069B2 (en) | Ceramic multilayer substrate | |
JP2019040943A (en) | Multilayer ceramic capacitor | |
JP4059063B2 (en) | Ceramic multilayer substrate and manufacturing method thereof | |
JP2016063079A (en) | Resistive element and manufacturing method thereof | |
JP5471799B2 (en) | Manufacturing method of electronic parts | |
JP2011171651A (en) | Ceramic electronic component | |
JP2016076603A (en) | Metal-ceramics circuit board and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150623 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5769532 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |