JP2015060940A - Ceramic electronic component - Google Patents

Ceramic electronic component Download PDF

Info

Publication number
JP2015060940A
JP2015060940A JP2013193478A JP2013193478A JP2015060940A JP 2015060940 A JP2015060940 A JP 2015060940A JP 2013193478 A JP2013193478 A JP 2013193478A JP 2013193478 A JP2013193478 A JP 2013193478A JP 2015060940 A JP2015060940 A JP 2015060940A
Authority
JP
Japan
Prior art keywords
ceramic
layers
layer
resin
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013193478A
Other languages
Japanese (ja)
Inventor
洋右 寺下
Yosuke Terashita
洋右 寺下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013193478A priority Critical patent/JP2015060940A/en
Publication of JP2015060940A publication Critical patent/JP2015060940A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a ceramic electronic component having excellent deformation resistance and low ESR.SOLUTION: External electrodes 20, 22 are configured of: resin electrode layers 20a, 22a including thermosetting resin and conductive filler; Cu plating layers 20b, 22b formed on the resin electrode layers 20a, 22a; Ni plating layers 20c, 22c formed on the Cu plating layers 20b, 22b; and Sn plating layers 20d, 22d formed on the Ni plating layers 20c, 22c. The conductive filler is made of Ag powder or metal powder whose surface is coated with Ag powder. The external electrodes 20, 22 are formed on both sides of a ceramic element body 10 via foundation electrode layers 30, 32 containing conductive metal and glass component.

Description

本発明は、積層セラミックコンデンサ、積層セラミックインダクタ、セラミックIC、セラミック圧電部品などのセラミック電子部品に関する。   The present invention relates to a ceramic electronic component such as a multilayer ceramic capacitor, a multilayer ceramic inductor, a ceramic IC, or a ceramic piezoelectric component.

近年、積層セラミックコンデンサに代表されるセラミック電子部品は、従来と比較してより過酷な環境下で使用されるようになってきている。   In recent years, a ceramic electronic component represented by a multilayer ceramic capacitor has been used in a harsher environment as compared with the related art.

例えば、携帯電話、携帯音楽プレーヤーなどのモバイル機器に用いられるセラミック電子部品は、落下時の衝撃に耐えることが求められている。具体的には、落下衝撃を受けても、実装基板から脱落しないセラミック電子部品、または、クラックが生じないセラミック電子部品が求められている。   For example, ceramic electronic components used in mobile devices such as mobile phones and portable music players are required to withstand impacts when dropped. Specifically, there is a demand for a ceramic electronic component that does not fall off the mounting substrate even when subjected to a drop impact, or a ceramic electronic component that does not crack.

また、ECU(エンジンコントロールユニット)などの車載機器に用いられるセラミック電子部品は、熱サイクルの衝撃に耐えることが求められている。具体的には、熱サイクルによって実装基板が熱膨張および熱収縮することにより発生する撓み応力を受けても、クラックが生じないセラミック電子部品が求められている。   In addition, ceramic electronic components used in in-vehicle devices such as ECUs (engine control units) are required to withstand thermal cycle impacts. Specifically, there is a demand for a ceramic electronic component that does not crack even when subjected to a bending stress generated by thermal expansion and thermal contraction of the mounting substrate due to a thermal cycle.

そこで、これらの要求を満たすために、特許文献1に記載の積層セラミックコンデンサが提案されている。この積層セラミックコンデンサは、Ag含有電極層とNiめっき層との間に導電性の熱硬化性樹脂層を形成した外部電極を備えている。熱硬化性樹脂層は、過酷な環境下でも、積層セラミックコンデンサ本体にクラックが発生しないように緩衝材として機能して、積層セラミックコンデンサの撓み耐性を向上させる。   Thus, in order to satisfy these requirements, a multilayer ceramic capacitor described in Patent Document 1 has been proposed. This multilayer ceramic capacitor includes an external electrode in which a conductive thermosetting resin layer is formed between an Ag-containing electrode layer and a Ni plating layer. The thermosetting resin layer functions as a buffer material so that cracks do not occur in the multilayer ceramic capacitor body even under harsh environments, and improves the bending resistance of the multilayer ceramic capacitor.

特開平11−162771号公報Japanese Patent Application Laid-Open No. 11-162771

しかしながら、特許文献1の積層セラミックコンデンサは、Ag含有電極層とNiめっき層との間に熱硬化性樹脂層を形成しているため、熱硬化性樹脂層が導電性の層であったとしても、熱硬化性樹脂層とNiめっき層との間の接触抵抗が高くなり、ESR(等価直列抵抗)が高くなるという不具合があった。   However, since the multilayer ceramic capacitor of Patent Document 1 forms a thermosetting resin layer between the Ag-containing electrode layer and the Ni plating layer, even if the thermosetting resin layer is a conductive layer. There is a problem that the contact resistance between the thermosetting resin layer and the Ni plating layer increases, and the ESR (equivalent series resistance) increases.

それゆえに、本発明の目的は、優れた撓み耐性を有し、かつ、ESRの低いセラミック電子部品を提供することである。   Therefore, an object of the present invention is to provide a ceramic electronic component having excellent deflection resistance and low ESR.

本発明は、複数のセラミック層と複数の内部電極とが交互に積層されてなるセラミック素体と、セラミック素体の外表面に形成され、内部電極と電気的に接続されている外部電極と、を備えたセラミック電子部品であって、外部電極は、熱硬化性樹脂および導電性フィラーを含む樹脂電極層と、樹脂電極層上に形成されたCuめっき層と、Cuめっき層上に形成されたNiめっき層と、Niめっき層上に形成されたSnめっき層と、で構成され、導電性フィラーは、Ag粉、もしくは、Agで表面コーティングされた金属粉からなること、を特徴とする、セラミック電子部品である。ここで、前記金属粉はCu粉であることが好ましい。   The present invention includes a ceramic body in which a plurality of ceramic layers and a plurality of internal electrodes are alternately stacked, an external electrode formed on the outer surface of the ceramic body and electrically connected to the internal electrodes, The external electrode was formed on the Cu plating layer formed on the resin electrode layer including the thermosetting resin and the conductive filler, the Cu plating layer formed on the resin electrode layer, and the Cu plating layer. A ceramic characterized in that it is composed of a Ni plating layer and a Sn plating layer formed on the Ni plating layer, and the conductive filler is made of Ag powder or metal powder surface-coated with Ag. It is an electronic component. Here, the metal powder is preferably Cu powder.

本発明では、樹脂電極層とNiめっき層との間に、Cuめっき層が形成されている。Cuめっき層は、樹脂電極層中のAg粉やAgで表面コーティングされた金属粉との相性が良く、Cuめっき層と樹脂電極層との間の接触抵抗が低くなる。さらに、Cuめっき層はNiめっき層を構成するNiとも相性が良く、Cuめっき層とNiめっき層との間の接触抵抗も低くなる。従って、ESRの低減が達成される。   In the present invention, a Cu plating layer is formed between the resin electrode layer and the Ni plating layer. The Cu plating layer has good compatibility with Ag powder in the resin electrode layer and metal powder surface-coated with Ag, and the contact resistance between the Cu plating layer and the resin electrode layer is low. Furthermore, the Cu plating layer has good compatibility with Ni constituting the Ni plating layer, and the contact resistance between the Cu plating layer and the Ni plating layer is also low. Therefore, ESR reduction is achieved.

さらに、樹脂電極層中の熱硬化性樹脂が、過酷な環境下でも、セラミック電子部品にクラックが発生しないように緩衝材として機能するため、セラミック電子部品の撓み耐性が向上する。   Furthermore, since the thermosetting resin in the resin electrode layer functions as a buffering material so that cracks do not occur in the ceramic electronic component even under harsh environments, the bending resistance of the ceramic electronic component is improved.

また、本発明にかかるセラミック電子部品は、外部電極が、導電性金属およびガラス成分を含有する下地電極層を介在して、セラミック素体の外表面に形成されていることが好ましい。   In the ceramic electronic component according to the present invention, it is preferable that the external electrode is formed on the outer surface of the ceramic body with a base electrode layer containing a conductive metal and a glass component interposed.

下地電極層が、内部電極と外部電極との接合強度をより一層堅固にする。さらに、下地電極層は、内部電極とセラミック層との界面に水分が侵入することを防止する。   The base electrode layer further strengthens the bonding strength between the internal electrode and the external electrode. Furthermore, the base electrode layer prevents moisture from entering the interface between the internal electrode and the ceramic layer.

本発明によれば、優れた撓み耐性を有し、かつ、ESRの低いセラミック電子部品を得ることができる。   According to the present invention, a ceramic electronic component having excellent deflection resistance and low ESR can be obtained.

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。   The above-described object, other objects, features, and advantages of the present invention will become more apparent from the following description of embodiments for carrying out the invention with reference to the drawings.

本発明に係るセラミック電子部品の第1の実施の形態を示す外観斜視図である。1 is an external perspective view showing a first embodiment of a ceramic electronic component according to the present invention. 図1のA−A垂直断面図である。It is AA vertical sectional drawing of FIG. 本発明に係るセラミック電子部品の第2の実施の形態を示す垂直断面図である。It is a vertical sectional view showing a second embodiment of a ceramic electronic component according to the present invention.

本発明に係るセラミック電子部品の実施の形態を、積層セラミックコンデンサを例にして説明する。   An embodiment of a ceramic electronic component according to the present invention will be described by taking a multilayer ceramic capacitor as an example.

1.第1の実施の形態
図1は、第1の実施の形態の積層セラミックコンデンサ1を示す外観斜視図であり、図2はその垂直断面図である。積層セラミックコンデンサ1は、セラミック素体10と、セラミック素体10の左右の端部に形成された外部電極20,22と、セラミック素体10の左右の端部と外部電極20,22との間に形成されている下地電極層30,32と、を備えている。
1. First Embodiment FIG. 1 is an external perspective view showing a multilayer ceramic capacitor 1 according to a first embodiment, and FIG. 2 is a vertical sectional view thereof. The multilayer ceramic capacitor 1 includes a ceramic body 10, external electrodes 20 and 22 formed on the left and right ends of the ceramic body 10, and between the left and right ends of the ceramic body 10 and the external electrodes 20 and 22. The base electrode layers 30 and 32 are formed.

(1)セラミック素体
セラミック素体10は、複数の内層用セラミック層11と、複数の内層用セラミック層11同士の界面に配設された複数の内部電極12,13と、複数の内層用セラミック層11を挟むように上下に配設された外層用セラミック層15a,15bとで構成されている。すなわち、セラミック素体10は、セラミック層11,15a,15bと内部電極12,13とが交互に積層された直方体形状の積層体構造を有している。セラミック素体10のコーナー部および稜部は、丸みが形成されていることが好ましい。
(1) Ceramic Element Body The ceramic element body 10 includes a plurality of inner layer ceramic layers 11, a plurality of inner electrodes 12, 13 disposed at the interfaces between the plurality of inner layer ceramic layers 11, and a plurality of inner layer ceramics. The outer ceramic layers 15 a and 15 b are arranged vertically so as to sandwich the layer 11. That is, the ceramic body 10 has a rectangular parallelepiped structure in which the ceramic layers 11, 15 a, 15 b and the internal electrodes 12, 13 are alternately stacked. The corners and ridges of the ceramic body 10 are preferably rounded.

内層用セラミック層11は、例えば、BaTiO3、CaTiO3、SrTiO3、CaZrO3などの主成分からなる誘電体セラミック材料からなる。また、これらの主成分にMn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分を添加した誘電体セラミック材料を用いてもよい。内層用セラミック層11の厚みは、0.5〜10μmであることが好ましい。 The inner ceramic layer 11 is made of, for example, a dielectric ceramic material composed of main components such as BaTiO 3 , CaTiO 3 , SrTiO 3 , and CaZrO 3 . Moreover, you may use the dielectric ceramic material which added subcomponents, such as a Mn compound, Fe compound, Cr compound, Co compound, Ni compound, to these main components. The thickness of the inner layer ceramic layer 11 is preferably 0.5 to 10 μm.

上下に配設された外層用セラミック層15a,15bも、それぞれ、内層用セラミック層11と同じ誘電体セラミック材料が用いられている。なお、外層用セラミック層15a,15bは、内層用セラミック層11と異なる誘電体セラミック材料で構成されていてもよい。   The same ceramic ceramic material as that for the inner ceramic layer 11 is used for the outer ceramic layers 15a and 15b disposed above and below. The outer ceramic layers 15 a and 15 b may be made of a dielectric ceramic material different from the inner ceramic layer 11.

内部電極12と内部電極13とは、厚み方向において、内層用セラミック層11を介して対向している。この内部電極12と内部電極13とが、内層用セラミック層11を介して対向している部分に静電容量が形成されている。   The internal electrode 12 and the internal electrode 13 are opposed to each other via the inner ceramic layer 11 in the thickness direction. Capacitance is formed in a portion where the internal electrode 12 and the internal electrode 13 are opposed to each other with the inner ceramic layer 11 interposed therebetween.

内部電極12の左側端部は、セラミック素体10の左側の端面に引き出されて外部電極20に電気的に接続されている。内部電極13の右側端部は、セラミック素体10の右側の端面に引き出されて外部電極22に電気的に接続されている。   The left end portion of the internal electrode 12 is drawn out to the left end surface of the ceramic body 10 and is electrically connected to the external electrode 20. The right end of the internal electrode 13 is drawn out to the right end face of the ceramic body 10 and is electrically connected to the external electrode 22.

内部電極12,13は、例えば、Ni、Cu、Ag、Pd、Ag−Pd合金、Auなどからなる。内部電極12,13の厚みは0.3〜2.0μmであることが好ましい。   The internal electrodes 12 and 13 are made of, for example, Ni, Cu, Ag, Pd, an Ag—Pd alloy, Au, or the like. The thickness of the internal electrodes 12 and 13 is preferably 0.3 to 2.0 μm.

(2)外部電極
外部電極20,22は、それぞれ、樹脂電極層20a,22aと、樹脂電極層20a,22a上に形成されたCuめっき層20b,22bと、Cuめっき層20b,22b上に形成されたNiめっき層20c,22cと、Niめっき層20c,22c上に形成されたSnめっき層20d,22dと、で構成されている。
(2) External electrode The external electrodes 20 and 22 are formed on the resin electrode layers 20a and 22a, the Cu plating layers 20b and 22b formed on the resin electrode layers 20a and 22a, and the Cu plating layers 20b and 22b, respectively. The Ni plating layers 20c and 22c thus formed, and the Sn plating layers 20d and 22d formed on the Ni plating layers 20c and 22c.

(a)樹脂電極層
樹脂電極層20a,22aは、それぞれ、セラミック素体10の左右の端面に形成され、表裏面に回り込んでいる。なお、樹脂電極層20a,22aは、セラミック素体10の左右の端面上にのみ形成されていてもよい。樹脂電極層20a,22aの厚みは、20〜150μmであることが好ましい。樹脂電極層20a,22aは、熱硬化性樹脂および導電性フィラーを含む材料からなる。
(A) Resin Electrode Layer The resin electrode layers 20a and 22a are respectively formed on the left and right end surfaces of the ceramic body 10 and wrap around the front and back surfaces. The resin electrode layers 20 a and 22 a may be formed only on the left and right end faces of the ceramic body 10. The thickness of the resin electrode layers 20a and 22a is preferably 20 to 150 μm. The resin electrode layers 20a and 22a are made of a material containing a thermosetting resin and a conductive filler.

熱硬化性樹脂は、主に樹脂電極層20a,22aの弾性を高める。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂などが用いられる。   The thermosetting resin mainly increases the elasticity of the resin electrode layers 20a and 22a. As the thermosetting resin, for example, an epoxy resin, a phenol resin, or the like is used.

導電性フィラーは、主に樹脂電極層20a,22aの通電性を担う。具体的には、隣接する導電性フィラー相互が接触することによって、樹脂電極層20a,22aの内部に通電経路が形成される。導電性フィラーは、Ag粉、もしくは、Agで表面コーティングされた金属粉からなる。導電性フィラーがAg粉の場合は、比抵抗が低く酸化しない樹脂電極層20a,22aとなる。導電性フィラーが、Agで表面コーティングされた金属粉の場合は、上記のAg粉と同様の特性を保ちながら、母材の金属粉を安価なものにすることによって安価な樹脂電極層20a,22aとなる。金属粉はCu粉であることが好ましい。   The conductive filler mainly bears the conductivity of the resin electrode layers 20a and 22a. Specifically, an energization path is formed inside the resin electrode layers 20a and 22a when adjacent conductive fillers come into contact with each other. The conductive filler is made of Ag powder or metal powder whose surface is coated with Ag. When the conductive filler is Ag powder, the resin electrode layers 20a and 22a have low specific resistance and are not oxidized. In the case where the conductive filler is a metal powder whose surface is coated with Ag, the resin powder layers 20a and 22a are inexpensive by making the metal powder of the base material inexpensive while maintaining the same characteristics as the above Ag powder. It becomes. The metal powder is preferably Cu powder.

硬化後の樹脂電極層20a,22aの導電性フィラーの含有量は、35体積%〜55体積%であることが好ましい。導電性フィラーの形状は、球状や楕円体状などであり、特に限定されない。導電性フィラーの平均粒径は、例えば1.0μm〜10μm程度であり、特に限定されない。   The content of the conductive filler in the cured resin electrode layers 20a and 22a is preferably 35% by volume to 55% by volume. The shape of the conductive filler is not particularly limited, and may be spherical or ellipsoidal. The average particle diameter of the conductive filler is, for example, about 1.0 μm to 10 μm and is not particularly limited.

(b)Cuめっき層/Niめっき層/Snめっき層
Cuめっき層20b,22bは、それぞれ、樹脂電極層20a,22aの上に覆うように形成されている。Cuめっき層20b,22bの上には、それぞれ、Niめっき層20c,22cが形成されている。Niめっき層20c,22cの上には、それぞれ、Snめっき層20d,22dが形成されている。各めっき層の一層あたりの厚みは、1〜10μmであることが好ましい。
(B) Cu plating layer / Ni plating layer / Sn plating layer The Cu plating layers 20b and 22b are formed to cover the resin electrode layers 20a and 22a, respectively. Ni plating layers 20c and 22c are formed on the Cu plating layers 20b and 22b, respectively. Sn plating layers 20d and 22d are formed on the Ni plating layers 20c and 22c, respectively. It is preferable that the thickness per one layer of each plating layer is 1-10 micrometers.

Niめっき層20c,22cは、はんだバリア層として機能する。Snめっき層20d,22dは、積層セラミックコンデンサ1を実装基板にはんだ付け実装するときのはんだ濡れ性を向上させる。   The Ni plating layers 20c and 22c function as solder barrier layers. The Sn plating layers 20d and 22d improve solder wettability when the multilayer ceramic capacitor 1 is soldered and mounted on a mounting board.

外部電極20,22は、それぞれ、下地電極層30,32を介在して、セラミック素体10の両端部に形成されている。   The external electrodes 20 and 22 are formed at both ends of the ceramic body 10 with the base electrode layers 30 and 32 interposed, respectively.

(3)下地電極層
下地電極層30,32は、それぞれ、セラミック素体10の内部電極12,13が露出している端面を覆うように形成されている。樹脂電極層20a,22aは、それぞれ、下地電極層30,32を覆うように形成されている。
(3) Base Electrode Layer The base electrode layers 30 and 32 are formed so as to cover the end surfaces of the ceramic body 10 where the internal electrodes 12 and 13 are exposed. The resin electrode layers 20a and 22a are formed so as to cover the base electrode layers 30 and 32, respectively.

下地電極層30,32は、導電性金属およびガラス成分を含有している。導電性金属としては、例えば、Cu、Ni、Ag、Pd、Ag−Pd合金、Auなどが用いられる。ガラス成分としては、B、Si、Ba、Mg、Al、Liなどを含むガラスが用いられる。下地電極層30,32は、内部電極12,13と合金化し、内部電極12,13との電気的接続性を確保する。従って、下地電極層30,32は、内部電極12,13と外部電極20,22との接合を確保することができる。下地電極層30,32の厚み(最も厚い部分の厚み)は、10〜50μmと比較的厚いことが好ましい。   The base electrode layers 30 and 32 contain a conductive metal and a glass component. As the conductive metal, for example, Cu, Ni, Ag, Pd, Ag—Pd alloy, Au, or the like is used. As the glass component, glass containing B, Si, Ba, Mg, Al, Li or the like is used. The base electrode layers 30 and 32 are alloyed with the internal electrodes 12 and 13 to ensure electrical connectivity with the internal electrodes 12 and 13. Accordingly, the base electrode layers 30 and 32 can ensure the bonding between the internal electrodes 12 and 13 and the external electrodes 20 and 22. The thickness of the base electrode layers 30 and 32 (thickness of the thickest part) is preferably relatively thick at 10 to 50 μm.

以上の構成からなる積層セラミックコンデンサ1は、樹脂電極層20a,22aとNiめっき層20c,22cとの間に、Cuめっき層20b,22bが形成されている。Cuめっき層20b,22bは、樹脂電極層20a,22a中のAg粉やAgで表面コーティングされた金属粉との相性が良く、Cuめっき層20b,22bと樹脂電極層20a,22aとの間の接触抵抗を低くすることができる。さらに、Cuめっき層20b,22bはNiめっき層20c,22cを構成するNiとも相性が良く、Cuめっき層20b,22bとNiめっき層20c,22cとの間の接触抵抗を低くすることができる。この結果、外部電極20,22のトータルの導電性を向上させることができ、ESRを低くすることができる。   In the multilayer ceramic capacitor 1 having the above configuration, Cu plating layers 20b and 22b are formed between the resin electrode layers 20a and 22a and the Ni plating layers 20c and 22c. The Cu plating layers 20b and 22b have good compatibility with Ag powder in the resin electrode layers 20a and 22a and metal powder surface-coated with Ag, and between the Cu plating layers 20b and 22b and the resin electrode layers 20a and 22a. Contact resistance can be lowered. Furthermore, the Cu plating layers 20b and 22b are compatible with Ni constituting the Ni plating layers 20c and 22c, and the contact resistance between the Cu plating layers 20b and 22b and the Ni plating layers 20c and 22c can be reduced. As a result, the total conductivity of the external electrodes 20 and 22 can be improved, and the ESR can be lowered.

さらに、樹脂電極層20a,22a中の熱硬化性樹脂が、過酷な環境下でも、積層セラミックコンデンサ1本体にクラックが発生しないように緩衝材として機能するため、積層セラミックコンデンサ1の撓み耐性を向上させることができる。樹脂電極層20a,22aは、樹脂を含むため柔軟であり、外部から応力が加わった場合にその衝撃を吸収しやすく、セラミック素体10や実装用はんだに生じるクラックを防止することができる。   Furthermore, since the thermosetting resin in the resin electrode layers 20a and 22a functions as a buffer material so that cracks do not occur in the multilayer ceramic capacitor 1 body even under harsh environments, the bending resistance of the multilayer ceramic capacitor 1 is improved. Can be made. The resin electrode layers 20a and 22a are flexible because they contain a resin, can easily absorb the impact when stress is applied from the outside, and can prevent cracks occurring in the ceramic body 10 and the mounting solder.

また、下地電極層30,32が、内部電極12,13と外部電極20,22との接合強度をより一層堅固にする。さらに、下地電極層30,32が内部電極12,13を覆うことにより、内部電極12,13とセラミック層11との界面に水分が侵入することを防止し、耐湿信頼性を確保することができる。これは、下地電極層30,32に含まれるガラス成分が溶融して、内部電極12,13の露出部を封止することができるからである。   Further, the base electrode layers 30 and 32 make the bonding strength between the internal electrodes 12 and 13 and the external electrodes 20 and 22 even more firm. Furthermore, since the base electrode layers 30 and 32 cover the internal electrodes 12 and 13, moisture can be prevented from entering the interface between the internal electrodes 12 and 13 and the ceramic layer 11, and moisture resistance reliability can be ensured. . This is because the glass components contained in the base electrode layers 30 and 32 are melted and the exposed portions of the internal electrodes 12 and 13 can be sealed.

(4)積層セラミックコンデンサの製造方法
次に、積層セラミックコンデンサ1の製造方法を説明する。
(4) Manufacturing method of multilayer ceramic capacitor Next, the manufacturing method of the multilayer ceramic capacitor 1 is demonstrated.

先ず、内層用および外層用セラミックグリーンシートと内部電極用導電ペーストとが作製される。セラミックグリーンシートや内部電極用導電ペーストには、周知の有機バインダや有機溶剤が用いられる。   First, the inner layer and outer layer ceramic green sheets and the inner electrode conductive paste are prepared. A known organic binder or organic solvent is used for the ceramic green sheet or the internal electrode conductive paste.

次に、内層用セラミックグリーンシート上に、内部電極用導電ペーストが、例えばスクリーン印刷などによって塗布され、所定のパターンの内部電極12,13が形成される。その後、外層用セラミックグリーンシートが、所定枚数積層される。その上に、内部電極12,13が形成された内層用セラミックグリーンシートが、順次積層される。その上に、外層用セラミックグリーンシートが、所定枚数積層される。こうして、マザーセラミック素体が作製される。   Next, the internal electrode conductive paste is applied on the ceramic green sheet for the inner layer by, for example, screen printing or the like to form the internal electrodes 12 and 13 having a predetermined pattern. Thereafter, a predetermined number of outer layer ceramic green sheets are laminated. On top of that, the ceramic green sheets for the inner layer on which the internal electrodes 12 and 13 are formed are sequentially laminated. A predetermined number of ceramic green sheets for outer layers are laminated thereon. In this way, a mother ceramic body is produced.

次に、マザーセラミック素体が、静水圧プレスなどの手段によって、積層方向にプレスされる。その後、マザーセラミック素体は、所定の製品サイズにカットされ、未焼成のセラミック素体10が切り出される。セラミック素体10は、バレル研磨などによって、コーナー部や稜部に丸みが形成される。   Next, the mother ceramic body is pressed in the stacking direction by means such as isostatic pressing. Thereafter, the mother ceramic body is cut into a predetermined product size, and the unfired ceramic body 10 is cut out. The ceramic body 10 is rounded at corners and ridges by barrel polishing or the like.

次に、未焼成のセラミック素体10は焼成される。焼成温度は、900〜1300℃であることが好ましい。こうして、内層用セラミックグリーンシートは内層用セラミック層11とされ、外層用セラミックグリーンシートは外層用セラミック層15a,15bとされる。   Next, the unfired ceramic body 10 is fired. The firing temperature is preferably 900 to 1300 ° C. Thus, the inner layer ceramic green sheet is the inner layer ceramic layer 11 and the outer layer ceramic green sheet is the outer layer ceramic layers 15a and 15b.

次に、焼成後のセラミック素体10の両端面に、導電性金属とガラス成分を含む導電性ペーストが塗布、焼き付けられ、下地電極層30,32が形成される。焼き付け温度は、700〜900℃であることが好ましい。なお、下地電極層30,32は、内部電極12,13と同時焼成するコファイアでもよく、外部電極用導電性ペーストと同時焼き付けするポストファイアでもよい。また、下地電極層30,32は、めっきにより形成されてもよく、熱硬化性樹脂を含む導電性樹脂を硬化させることにより形成されてもよい。   Next, a conductive paste containing a conductive metal and a glass component is applied and baked on both end faces of the fired ceramic body 10 to form the base electrode layers 30 and 32. The baking temperature is preferably 700 to 900 ° C. The base electrode layers 30 and 32 may be cofires that are fired simultaneously with the internal electrodes 12 and 13, or may be postfires that are fired simultaneously with the conductive paste for external electrodes. The base electrode layers 30 and 32 may be formed by plating, or may be formed by curing a conductive resin including a thermosetting resin.

次に、樹脂電極層用ペーストが、下地電極層30,32を覆うように塗布された後、N2雰囲気の中で150〜300℃以上の温度で熱処理が行われ、樹脂電極層用ペーストが熱硬化される。樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、熱処理雰囲気の酸素濃度は100ppm以下に抑えることが好ましい。こうして、樹脂電極層用ペーストは樹脂電極層20a,22aとされる。 Next, after the resin electrode layer paste is applied so as to cover the base electrode layers 30 and 32, heat treatment is performed at a temperature of 150 to 300 ° C. or higher in an N 2 atmosphere. Heat cured. In order to prevent scattering of the resin and oxidation of various metal components, it is preferable to suppress the oxygen concentration in the heat treatment atmosphere to 100 ppm or less. Thus, the resin electrode layer paste is used as the resin electrode layers 20a and 22a.

次に、Cuめっき層20b,22b、Niめっき層20c,22c、Snめっき層20d,22dが、この順で、樹脂電極層20a,22a上に形成される。こうして、積層セラミックコンデンサ1が作成される。   Next, Cu plating layers 20b and 22b, Ni plating layers 20c and 22c, and Sn plating layers 20d and 22d are formed on the resin electrode layers 20a and 22a in this order. In this way, the multilayer ceramic capacitor 1 is produced.

2.第2の実施の形態
図3は、第2の実施の形態の積層セラミックコンデンサ1Aを示す垂直断面図である。積層セラミックコンデンサ1Aは、セラミック素体10と、セラミック素体10の左右の端部に形成された外部電極20,22と、を備えている。すなわち、積層セラミックコンデンサ1Aは、セラミック素体10の左右の端部と外部電極20,22との間に、下地電極層30,32が形成されていない。
2. Second Embodiment FIG. 3 is a vertical cross-sectional view showing a monolithic ceramic capacitor 1A according to a second embodiment. The multilayer ceramic capacitor 1 </ b> A includes a ceramic body 10 and external electrodes 20 and 22 formed on left and right ends of the ceramic body 10. That is, in the monolithic ceramic capacitor 1 </ b> A, the base electrode layers 30 and 32 are not formed between the left and right ends of the ceramic body 10 and the external electrodes 20 and 22.

下地電極層30,32を形成しない場合、樹脂電極層20a,22aは、熱硬化性樹脂と、Ag粉もしくはAgで表面コーティングされた金属粉の第1の導電性フィラーと、Sn、In、Biなどの比較的融点の低い金属粉の第2の導電性フィラーと、を含む材料からなることが好ましい。特に、第2の導電性フィラーは、Snであることが好ましい。この第2の導電性フィラーは、樹脂電極層20a,22aと内部電極12,13との接合強度を向上させることができる。   When the base electrode layers 30 and 32 are not formed, the resin electrode layers 20a and 22a are made of a thermosetting resin, a first conductive filler made of Ag powder or metal powder surface-coated with Ag, Sn, In, and Bi. It is preferable to consist of the material containing the 2nd electroconductive filler of metal powder with comparatively low melting | fusing point. In particular, the second conductive filler is preferably Sn. The second conductive filler can improve the bonding strength between the resin electrode layers 20a and 22a and the internal electrodes 12 and 13.

1.実施例および比較例
実施例の試料(積層セラミックコンデンサ1)と比較例の試料(積層セラミックコンデンサ1においてCuめっき層20b,22b無しのコンデンサ)とが、下記の仕様で作製され、ESR(等価直列抵抗)の測定が行われた。比較例の試料は、Cuめっき層20b,22bを形成しないこと以外は、実施例の試料と同じ条件とした。試料数はそれぞれ20個とした。
1. Example and Comparative Example A sample of the example (multilayer ceramic capacitor 1) and a sample of the comparative example (capacitor without the Cu plating layers 20b and 22b in the multilayer ceramic capacitor 1) were produced with the following specifications, and ESR (equivalent series) Resistance) was measured. The sample of the comparative example was the same as the sample of the example except that the Cu plating layers 20b and 22b were not formed. The number of samples was 20 each.

(仕様)
(1)設計値サイズ(L×W×T):3.3mm×2.6mm×2.6mm
(2)静電容量:4.7μF
(3)定格電圧:50V
(4)セラミック層11,15a,15bの材料:BaTi23
(5)下地電極層30,32の材料:Cu
下地電極層30,32の厚み:125μm(端面中央部における設計値)
(6)外部電極20,22の構造
(a)樹脂電極層20a,22aの導電性フィラー:Ag
樹脂電極層20a,22aの熱硬化性樹脂:エポキシ系熱硬化性樹脂
樹脂電極層20a,22aの熱硬化温度:200〜250℃
樹脂電極層20a,22aの厚み:110μm(端面中央部における設計値)
(b)Cuめっき層20b,22bの厚み:2μm(端面中央部における設計値)
(c)Niめっき層20c,22cの厚み:2.5μm(端面中央部における設計値)
(d)Snめっき層20d,22dの厚み:3.5μm(端面中央部における設計値)
(7)未焼成のセラミック素体10の焼成温度:1200℃(2時間)
(specification)
(1) Design value size (L × W × T): 3.3 mm × 2.6 mm × 2.6 mm
(2) Capacitance: 4.7 μF
(3) Rated voltage: 50V
(4) Material of ceramic layers 11, 15a, 15b: BaTi 2 O 3
(5) Material of the base electrode layers 30 and 32: Cu
Thickness of base electrode layers 30 and 32: 125 μm (design value at the center of the end face)
(6) Structure of external electrodes 20 and 22 (a) Conductive filler of resin electrode layers 20a and 22a: Ag
Thermosetting resin of resin electrode layers 20a and 22a: epoxy thermosetting resin
Thermosetting temperature of resin electrode layers 20a and 22a: 200 to 250 ° C
Resin electrode layers 20a, 22a thickness: 110 μm (design value at the center of the end face)
(B) Thickness of Cu plating layers 20b and 22b: 2 μm (design value at the center of the end face)
(C) Ni plating layers 20c, 22c thickness: 2.5 μm (design value at the center of the end face)
(D) Thickness of Sn plating layers 20d and 22d: 3.5 μm (design value at the center of the end face)
(7) Firing temperature of the unfired ceramic body 10: 1200 ° C. (2 hours)

2.実施例および比較例の評価方法および評価結果
ESR(等価直列抵抗)は、プレシジョンLCRメーター(Agilent社製:E4980A)を用いて、測定周波数1MHz、測定電圧500mVの条件で測定された。
2. Evaluation Methods and Evaluation Results of Examples and Comparative Examples ESR (equivalent series resistance) was measured under the conditions of a measurement frequency of 1 MHz and a measurement voltage of 500 mV using a precision LCR meter (manufactured by Agilent: E4980A).

表1は、積層セラミックコンデンサのESRの測定結果を示す。   Table 1 shows the measurement results of ESR of the multilayer ceramic capacitor.

Figure 2015060940
Figure 2015060940

表1より、実施例の積層セラミックコンデンサ1(樹脂電極層20a,22aとNiめっき層20c,22cとの間にCuめっき層20b,22bが形成されている積層セラミックコンデンサ1)は、比較例の積層セラミックコンデンサ(Cuめっき層20b,22bが無く、樹脂電極層20a,22a上にNiめっき層20c,22cが直接に形成されている積層セラミックコンデンサ)よりもESR値が小さくなることが認められた。   From Table 1, the multilayer ceramic capacitor 1 of the example (the multilayer ceramic capacitor 1 in which the Cu plating layers 20b and 22b are formed between the resin electrode layers 20a and 22a and the Ni plating layers 20c and 22c) is the comparative example. It was recognized that the ESR value was smaller than that of a multilayer ceramic capacitor (a multilayer ceramic capacitor having no Cu plating layers 20b and 22b and Ni plating layers 20c and 22c formed directly on the resin electrode layers 20a and 22a). .

なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。   In addition, this invention is not limited to the said embodiment, A various deformation | transformation is carried out within the range of the summary.

セラミック電子部品は、セラミックコンデンサの他に、セラミックインダクタ、セラミックIC、セラミック圧電部品などであってもよい。積層セラミックコンデンサの場合は、セラミック層の材料として、フェライトなどの磁性体セラミック材料が用いられる。セラミックICの場合は、セラミック層の材料として、スピネル系セラミックなどの半導体セラミック材料が用いられる。セラミック圧電部品の場合は、セラミック層の材料として、PZT系セラミックなどの圧電体セラミック材料が用いられる。   In addition to the ceramic capacitor, the ceramic electronic component may be a ceramic inductor, a ceramic IC, a ceramic piezoelectric component, or the like. In the case of a multilayer ceramic capacitor, a magnetic ceramic material such as ferrite is used as the material of the ceramic layer. In the case of a ceramic IC, a semiconductor ceramic material such as a spinel ceramic is used as a material for the ceramic layer. In the case of a ceramic piezoelectric component, a piezoelectric ceramic material such as PZT ceramic is used as the material of the ceramic layer.

1,1A 積層セラミックコンデンサ
10 セラミック素体
11 内層用セラミック層
12,13 内部電極
15a,15b 外層用セラミック層
20,22 外部電極
20a,22a 樹脂電極層
20b,22b Cuめっき層
20c,22c Niめっき層
20d,20d Snめっき層
30,32 下地電極層
DESCRIPTION OF SYMBOLS 1,1A Multilayer ceramic capacitor 10 Ceramic body 11 Ceramic layer for inner layer 12, 13 Internal electrode 15a, 15b Ceramic layer for outer layer 20, 22 External electrode 20a, 22a Resin electrode layer 20b, 22b Cu plating layer 20c, 22c Ni plating layer 20d, 20d Sn plating layer 30, 32 Base electrode layer

Claims (3)

複数のセラミック層と複数の内部電極とが交互に積層されてなるセラミック素体と、
前記セラミック素体の外表面に形成され、前記内部電極と電気的に接続されている外部電極と、を備えたセラミック電子部品であって、
前記外部電極は、熱硬化性樹脂および導電性フィラーを含む樹脂電極層と、前記樹脂電極層上に形成されたCuめっき層と、前記Cuめっき層上に形成されたNiめっき層と、前記Niめっき層上に形成されたSnめっき層と、で構成され、
前記導電性フィラーは、Ag粉、もしくは、Agで表面コーティングされた金属粉からなること、
を特徴とする、セラミック電子部品。
A ceramic body in which a plurality of ceramic layers and a plurality of internal electrodes are alternately laminated;
An external electrode formed on an outer surface of the ceramic body and electrically connected to the internal electrode, and a ceramic electronic component comprising:
The external electrode includes a resin electrode layer containing a thermosetting resin and a conductive filler, a Cu plating layer formed on the resin electrode layer, a Ni plating layer formed on the Cu plating layer, and the Ni An Sn plating layer formed on the plating layer, and
The conductive filler is made of Ag powder or metal powder surface-coated with Ag,
Features ceramic electronic parts.
前記金属粉はCu粉であること、を特徴とする、請求項1に記載のセラミック電子部品。   The ceramic electronic component according to claim 1, wherein the metal powder is Cu powder. 前記外部電極は、導電性金属およびガラス成分を含有する下地電極層を介在して、前記セラミック素体の外表面に形成されていること、を特徴とする、請求項1または請求項2に記載のセラミック電子部品。   3. The external electrode according to claim 1, wherein the external electrode is formed on an outer surface of the ceramic body with a base electrode layer containing a conductive metal and a glass component interposed therebetween. Ceramic electronic components.
JP2013193478A 2013-09-18 2013-09-18 Ceramic electronic component Pending JP2015060940A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013193478A JP2015060940A (en) 2013-09-18 2013-09-18 Ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013193478A JP2015060940A (en) 2013-09-18 2013-09-18 Ceramic electronic component

Publications (1)

Publication Number Publication Date
JP2015060940A true JP2015060940A (en) 2015-03-30

Family

ID=52818233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013193478A Pending JP2015060940A (en) 2013-09-18 2013-09-18 Ceramic electronic component

Country Status (1)

Country Link
JP (1) JP2015060940A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019179820A (en) * 2018-03-30 2019-10-17 株式会社村田製作所 Multilayer ceramic capacitor
JP2021044592A (en) * 2018-08-16 2021-03-18 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer capacitors
CN113012890A (en) * 2019-12-20 2021-06-22 株式会社村田制作所 Electronic component
CN115295299A (en) * 2022-04-27 2022-11-04 广东泛瑞新材料有限公司 Preparation method and application of integrally-formed inductor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019179820A (en) * 2018-03-30 2019-10-17 株式会社村田製作所 Multilayer ceramic capacitor
JP2021044592A (en) * 2018-08-16 2021-03-18 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer capacitors
CN113012890A (en) * 2019-12-20 2021-06-22 株式会社村田制作所 Electronic component
CN115295299A (en) * 2022-04-27 2022-11-04 广东泛瑞新材料有限公司 Preparation method and application of integrally-formed inductor
CN115295299B (en) * 2022-04-27 2023-09-22 广东泛瑞新材料有限公司 Preparation method and application of integrated inductor

Similar Documents

Publication Publication Date Title
US10510486B2 (en) Multilayer ceramic electronic component
JP6121375B2 (en) Multilayer ceramic electronic components
JP6720660B2 (en) Monolithic ceramic capacitors
JP5870895B2 (en) Ceramic electronic component and method for manufacturing the same
JP5870894B2 (en) Ceramic electronic component and method for manufacturing the same
KR101035882B1 (en) Laminated ceramic electronic component
US9406443B2 (en) Ceramic electronic component
JP5825322B2 (en) Multilayer ceramic capacitor, method for manufacturing the same, and mounting substrate for multilayer ceramic capacitor
TWI512771B (en) Multilayered ceramic electronic component and board for mounting the same
US20130229748A1 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2015109410A (en) Ceramic electronic component and manufacturing method for ceramic electronic component
JP2018073900A (en) Multilayer ceramic capacitor
JP7302900B2 (en) Multilayer ceramic capacitor
KR101630743B1 (en) Ceramic electronic component
KR101719838B1 (en) CONDUCTIVE RESIN COMPOSITION and MULTILAYER CERAMIC COMPONENTS HAVING THE SAME
JP2021034440A (en) Multilayer ceramic electronic part
JP2019195037A (en) Multilayer capacitor
JP2021103711A (en) Multilayer ceramic electronic component
JP2013118357A (en) Ceramic electronic component and manufacturing method of the same
JP5811114B2 (en) Electronic components
JP2019212727A (en) Multilayer ceramic capacitor and mounting structure of multilayer ceramic capacitor
JP2015060940A (en) Ceramic electronic component
JP2021034458A (en) Layered ceramic electronic component
CN112397309B (en) Multilayer capacitor and board having the same mounted thereon
US20140098454A1 (en) Multilayered ceramic electronic component and method of manufacturing the same