JP2023069478A - Multilayer ceramic capacitor - Google Patents
Multilayer ceramic capacitor Download PDFInfo
- Publication number
- JP2023069478A JP2023069478A JP2021181363A JP2021181363A JP2023069478A JP 2023069478 A JP2023069478 A JP 2023069478A JP 2021181363 A JP2021181363 A JP 2021181363A JP 2021181363 A JP2021181363 A JP 2021181363A JP 2023069478 A JP2023069478 A JP 2023069478A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- layer
- mesh
- electrode layer
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
この発明は、積層セラミックコンデンサに関する。 The present invention relates to multilayer ceramic capacitors.
一般に、積層セラミックコンデンサは、チタン酸バリウムなどの誘電体セラミックスよりなるセラミック焼結体を用いて構成され、セラミック焼結体の内部には、誘電体層を介して重なり合うように複数の内部電極層が形成されている。また、セラミック焼結体の一方端面上には、内部電極層に電気的に接続されるように外部電極が形成され、他方端面上には、内部電極層に電気的に接続されるように外部電極が形成されている（たとえば、特許文献１を参照）。 In general, a multilayer ceramic capacitor is constructed using a ceramic sintered body made of dielectric ceramics such as barium titanate. is formed. An external electrode is formed on one end surface of the ceramic sintered body so as to be electrically connected to the internal electrode layer, and an external electrode is formed on the other end surface so as to be electrically connected to the internal electrode layer. Electrodes are formed (see Patent Literature 1, for example).
ここで、特許文献１に記載されているような積層セラミックコンデンサでは、セラミック焼結体を得る前のブロックを取り扱う段階が存在する。生のブロックはそもそも強度が弱く、生のブロック内の誘電体セラミックス部分（シート部分）と内部電極層部分（導電ペースト部分）とでは、流動性などを考慮した設計上、一般的に誘電体セラミックス部分（シート部分）の方が、強度の弱い傾向にある。 Here, in a multilayer ceramic capacitor as described in Patent Document 1, there is a step of handling a block before obtaining a ceramic sintered body. The strength of the raw block is weak in the first place, and the dielectric ceramics part (sheet part) and the internal electrode layer part (conductive paste part) in the raw block are generally made of dielectric ceramics due to design considerations such as fluidity. The portion (sheet portion) tends to be weaker in strength.
よって、セラミック焼結体を得る前の生の積層ブロックを取り扱う段階で、仮に生の積層ブロックに応力が加わってしまうと、生の積層ブロックが変形してしまうことがある。その結果、最終製品でショート不良が発生し、信頼性が低下する場合がある。 Therefore, if stress is applied to the raw laminated block during the handling of the raw laminated block before obtaining the ceramic sintered body, the raw laminated block may be deformed. As a result, a short circuit may occur in the final product, reducing reliability.
それゆえに、この発明の主たる目的は、積層セラミックコンデンサの製造段階で得られる生の積層ブロックの変形を抑制し、該変形に基づく積層セラミックコンデンサのショート不良の発生を抑制しうる積層セラミックコンデンサを提供することである。 SUMMARY OF THE INVENTION Therefore, the main object of the present invention is to provide a multilayer ceramic capacitor that can suppress deformation of a raw multilayer block obtained in the manufacturing stage of the multilayer ceramic capacitor and suppress the occurrence of short-circuit failure of the multilayer ceramic capacitor due to the deformation. It is to be.
この発明に係る積層セラミックコンデンサは、積層された複数の誘電体層と複数の誘電体層と交互に積層される複数の内部電極層とを含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、少なくとも第１の端面上に配置される第１の外部電極と、少なくとも第２の端面上に配置される第２の外部電極と、を有する積層セラミックコンデンサにおいて、内部電極層は、第１の内部電極層および第２の内部電極層を含み、第１の内部電極層および第２の内部電極層は、それぞれ異なる誘電体層上に配置されており、第１の内部電極層が配置される同一平面上の誘電体層上には、メッシュ状に形成される第１のメッシュ部を有し、第２の内部電極層が配置される同一平面上の誘電体層上には、メッシュ状に形成される第２のメッシュ部を有する、積層セラミックコンデンサである。 A multilayer ceramic capacitor according to the present invention includes a plurality of laminated dielectric layers and a plurality of internal electrode layers alternately laminated with the plurality of dielectric layers. a second main surface, first and second side surfaces facing each other in the width direction orthogonal to the height direction, and first and second side surfaces facing each other in the length direction orthogonal to the height direction and the width direction; a first external electrode arranged on at least the first end surface; and a second external electrode arranged on at least the second end surface. wherein the internal electrode layers include a first internal electrode layer and a second internal electrode layer, the first internal electrode layer and the second internal electrode layer being arranged on different dielectric layers; A first mesh portion formed in a mesh shape is provided on the coplanar dielectric layer on which the first internal electrode layer is arranged, and a coplanar dielectric layer on which the second internal electrode layer is arranged. The laminated ceramic capacitor has a second mesh portion formed in a mesh shape on the dielectric layer.
この発明にかかる積層セラミックコンデンサでは、第１の内部電極層が配置される同一平面上の誘電体層上には、メッシュ状に形成される第１のメッシュ部を有し、第２の内部電極層が配置される同一平面上の誘電体層上には、メッシュ状に形成される第２のメッシュ部を有するので、強度の弱い誘電体層の部分に拘束力を持たせることができ、強度を向上させることができる。その結果、焼成後の積層チップを得る前の生の積層ブロックを取り扱う段階で、仮に生の積層ブロックに応力が加わってしまったとしても、生の積層ブロックの変形を抑制することが可能となり、最終製品である積層セラミックコンデンサにおけるショート不良を抑制することができる。その結果、積層セラミックコンデンサの信頼性を向上させることができる。 In the multilayer ceramic capacitor according to the present invention, the dielectric layer on the same plane where the first internal electrode layer is arranged has the first mesh portion formed in a mesh shape, and the second internal electrode layer is provided on the dielectric layer. Since the second mesh portion formed in a mesh shape is provided on the dielectric layer on the same plane where the layers are arranged, a binding force can be applied to the portion of the dielectric layer that is weak in strength. can be improved. As a result, even if stress is applied to the raw laminated block at the stage of handling the raw laminated block before obtaining the laminated chip after firing, it is possible to suppress the deformation of the raw laminated block. It is possible to suppress short-circuit defects in the laminated ceramic capacitor, which is the final product. As a result, the reliability of the laminated ceramic capacitor can be improved.
この発明によれば、積層セラミックコンデンサの製造段階で得られる生の積層ブロックの変形を抑制し、該変形に基づく積層セラミックコンデンサのショート不良の発生を抑制しうる積層セラミックコンデンサを提供することができる。 According to the present invention, it is possible to provide a multilayer ceramic capacitor capable of suppressing deformation of a raw multilayer block obtained in the manufacturing stage of the multilayer ceramic capacitor and suppressing occurrence of short-circuit failure of the multilayer ceramic capacitor due to the deformation. .
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。 The above object, other objects, features and advantages of the present invention will become more apparent from the following description of the mode for carrying out the invention with reference to the drawings.
１．積層セラミックコンデンサ
この発明の実施の形態にかかる積層セラミックコンデンサについて説明する。
1. Laminated Ceramic Capacitor A laminated ceramic capacitor according to an embodiment of the present invention will be described.
図１は、この発明の実施の形態に係る積層セラミックコンデンサの一例を示す外観斜視図である。図２は、図１の線ＩＩ－ＩＩにおける断面図である。図３は、図１の線ＩＩＩ－ＩＩＩにおける断面図である。図４（ａ）は図２の線ＩＶａ－ＩＶａにおける断面図であり、図４（ｂ）は図２の線ＩＶｂ－ＩＶｂにおける断面図である。 FIG. 1 is an external perspective view showing an example of a laminated ceramic capacitor according to an embodiment of the invention. FIG. 2 is a cross-sectional view along line II-II of FIG. FIG. 3 is a cross-sectional view along line III--III of FIG. 4(a) is a cross-sectional view taken along line IVa-IVa in FIG. 2, and FIG. 4(b) is a cross-sectional view taken along line IVb-IVb in FIG.
図１ないし図３に示すように、積層セラミックコンデンサ１０は、直方体状の積層体１２と、積層体１２の両端部に配置される外部電極４０を含む。
As shown in FIGS. 1 to 3, the multilayer
積層体１２は、積層された複数の誘電体層１４と、誘電体層１４上に積層された複数の内部電極層１６とを有する。さらに、積層体１２は、高さ方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、高さ方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、高さ方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられている。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。誘電体層１４と内部電極層１６は、高さ方向ｘに積層される。
The
積層体１２は、単数もしくは複数枚の誘電体層１４とそれらの上に配置される複数枚の内部電極層１６から構成される内層部１８を有する。内部電極層１６は、第１の端面１２ｅに引き出される第１の内部電極層１６ａと第２の端面１２ｆに引き出される第２の内部電極層１６ｂを有し、内層部１８では、複数枚の第１の内部電極層１６ａおよび第２の内部電極１６ｂが誘電体層１４を介して対向している。
The
積層体１２は、第１の主面１２ａ側に位置し、第１の主面１２ａと第１の主面１２ａ側の内層部１８の最表面とその最表面の一直線上との間に位置する複数の誘電体層１４から形成される第１の主面側外層部２０ａを有する。
同様に、積層体１２は、第２の主面１２ｂ側に位置し、第２の主面１２ｂと第２の主面１２ｂ側の内層部１８の最表面とその最表面の一直線上との間に位置する複数の誘電体層１４から形成される第２の主面側外層部２０ｂを有する。
The
Similarly, the
積層体１２は、第１の側面１２ｃ側に位置し、第１の側面１２ｃと第１の側面１２ｃ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第１の側面側外層部２２ａを有する。
同様に、積層体１２は、第２の側面１２ｄ側に位置し、第２の側面１２ｄと第２の側面１２ｄ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第２の側面側外層部２２ｂを有する。
The
Similarly, the laminated
積層体１２は、第１の端面１２ｅ側に位置し、第１の端面１２ｅと第１の端面１２ｅ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第１の端面側外層部２４ａを有する。
同様に、積層体１２は、第２の端面１２ｆ側に位置し、第２の端面１２ｆと第２の端面１２ｆ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第２の端面側外層部２４ｂを有する。
The
Similarly, the laminated
第１の主面側外層部２０ａは、積層体１２の第１の主面１２ａ側に位置し、第１の主面１２ａと第１の主面１２ａに最も近い内部電極層１６との間に位置する複数枚の誘電体層１４の集合体である。
第２の主面側外層部２０ｂは、積層体１２の第２の主面１２ｂ側に位置し、第２の主面１２ｂと第２の主面１２ｂに最も近い内部電極層１６との間に位置する複数枚の誘電体層１４の集合体である。
The first main surface side
The second main surface side
積層体１２の寸法は、特に限定されないが、長さ方向ｚの寸法が０．１８６ｍｍ以上９．５９ｍｍ以下、幅方向ｙの寸法が０．０８６ｍｍ以上９．５９ｍｍ以下、高さ方向ｘの寸法が０．０８６ｍｍ以上４．５９ｍｍ以下であることが好ましい。
The dimensions of the
誘電体層１４は、たとえば、セラミック材料として、誘電体材料により形成することができる。このような誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
焼成後の誘電体層１４の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。積層される誘電体層１４の枚数は、１７枚以上２０２０枚以下であることが好ましい。なお、この誘電体層１４の枚数は、内層部１８の誘電体層１４の枚数と、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂの誘電体層１４の枚数との総数である。
The thickness of the
積層体１２は、複数の内部電極層１６として、たとえば略矩形状の複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、積層体１２の高さ方向ｘに沿って誘電体層１４を挟んで等間隔に交互に配置されるように埋設されている。
The laminate 12 has, as the plurality of internal electrode layers 16, a plurality of substantially rectangular first
図４（ａ）に示すように、第１の内部電極層１６ａは、複数の誘電体層１４上に配置され、積層体１２の内部に位置している。第１の内部電極層１６ａは、第２の内部電極層１６ｂと対向する第１の対向電極部２６ａと、第１の内部電極層１６ａの一端側に位置し、第１の対向電極部２６ａから積層体１２の第１の端面１２ｅまでの第１の引出電極部２８ａとを有する。第１の引出電極部２８ａは、その端部が第１の端面１２ｅの表面に引き出され、積層体１２から露出している。
As shown in FIG. 4A, the first
第１の内部電極層１６ａの第１の対向電極部２６ａの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
Although the shape of the first
第１の内部電極層１６ａの第１の引出電極部２８ａの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
Although the shape of the first
第１の内部電極層１６ａの第１の対向電極部２６ａの幅と、第１の内部電極層１６ａの第１の引出電極部２８ａの幅は、同じ幅で形成されていてもよく、どちらか一方の幅が狭く形成されていてもよい。
The width of the first opposing
図４（ｂ）に示すように、第２の内部電極層１６ｂは、複数の誘電体層１４上に配置され、積層体１２の内部に位置している。第２の内部電極層１６ｂは、第１の内部電極層１６ａと対向する第２の対向電極部２６ｂと、第２の内部電極層１６ｂの一端側に位置し、第２の対向電極部２６ｂから積層体１２の第２の端面１２ｆまでの第２の引出電極部２８ｂを有する。第２の引出電極部２８ｂは、その端部が第２の端面１２ｆの表面に引き出され、積層体１２から露出している。
As shown in FIG. 4B, the second internal electrode layers 16b are arranged on the plurality of
第２の内部電極層１６ｂの第２の対向電極部２６ｂの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
Although the shape of the second
第２の内部電極層１６ｂの第２の引出電極部２８ｂの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
Although the shape of the second
第２の内部電極層１６ｂの第２の対向電極部２６ｂの幅と、第２の内部電極層１６ｂの第２の引出電極部２８ｂの幅は、同じ幅で形成されていてもよく、どちらか一方の幅が狭く形成されていてもよい。
The width of the second
なお、図６（ａ）に示すように、第１の内部電極層１６ａは、第１の矩形部３２ａと第１の矩形部３２ａに接続される第１の傾斜部３４ａと第１の傾斜部３４ａに接続され、その一方端部が第１の端面１２ｅに引き出される第１の引出部３６ａと、を有してもよい。
第１の引出部３６ａの幅は、第１の傾斜部３４ａを介して第１の矩形部３２ａの幅よりも小さいことが好ましい。
As shown in FIG. 6A, the first
The width of the
また、図６（ｂ）に示すように、第２の内部電極層１６ｂは、第２の矩形部３２ｂと第２の矩形部３２ｂに接続される第２の傾斜部３４ｂと第２の傾斜部３４ｂに接続され、その一方端部が第２の端面１２ｆに引き出される第２の引出部３６ｂと、を有してもよい。
第２の引出部３６ｂの幅は、第２の傾斜部３４ｂを介して第２の矩形部３２ｂの幅よりも小さいことが好ましい。
As shown in FIG. 6B, the second
The width of the
図６に示すような内部電極層１６の形状とすることで、ＮｉめっきやＳｎめっきなどを行って下地電極層４２の表面にＮｉめっき層やＳｎめっき層を形成する際に、下地電極層４２中の隙間を通って、積層体１２の端面の内部電極層１６の引出部３６ａ、３６ｂからめっき液が浸入し、内部欠陥を引き起こすという問題に対して、内部欠陥を抑制する効果を発揮することができる。
この効果を得られる理由としては、そもそも、上記問題は、積層体１２の端面の周囲においては、外部電極４０の厚みが薄くなりやすく、かつ、内部電極層１６の収縮によって内部電極層１６の引出部３６ａ、３６ｂから水分の浸入経路が発生しやすい。
ここで、図６のような内部電極層１６の形状とし、矩形部３２ａ、３２ｂの幅よりも引出部３６ａ、３６ｂの幅が小さくすることで、矩形部３２ａ、３２ｂにおいては静電容量を確保する有効面積を確保しつつも、外部電極４０の膜厚の厚い中央部に、幅の小さい内部電極層１６の引出部３６ａ、３６ｂを配置することが可能となるため、水分の浸入経路となりやすい部分を、膜厚の厚い外部電極４０の部分で被覆することができる。そのため、積層体１２の内部で内部欠陥を引き起こしにくくすることができる。
By forming the internal electrode layers 16 in the shape shown in FIG. To exhibit an effect of suppressing internal defects against the problem that the plating solution enters from the lead-out
The reason why this effect can be obtained is that the thickness of the
Here, the shape of the
第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。
The first
内部電極層１６、すなわち第１の内部電極層１６ａおよび第２の内部電極層１６ｂのそれぞれの厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。
また、第１の内部電極層１６ａおよび第２の内部電極層１６ｂの枚数は、合わせて１５枚以上２０００枚以下であることが好ましい。
The thickness of each of the internal electrode layers 16, that is, the first
Further, the total number of first
第１の内部電極層１６ａが配置される同一平面上の誘電体層１４上にはメッシュ状に形成された第１のメッシュ部３０ａを有する。これにより、第１の内部電極層１６ａが存在しなかった誘電体層１４上に第１のメッシュ部３０ａを設けているため、強度の弱い誘電体層１４に拘束力を持たせることができ、強度を向上させることができる。その結果、焼結体を得る前の生の積層ブロックを取り扱う段階で、仮に生の積層ブロックに応力が加わってしまったとしても、生の積層ブロックの変形を抑制することが可能となり、最終製品でのショート不良を抑制することができ、信頼性を向上させることができる。
A
第１のメッシュ部３０ａは、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの内部に位置することが好ましい。これにより、積層セラミックコンデンサ１０の製造工程中に製造される生の積層ブロックにおいて、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂに対応する部分には第１の内部電極層１６ａがないため、変形しやすいが、第１のメッシュ部３０ａが存在することにより、生の積層ブロックの強度を向上させる効果を得ることができる。また、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂに対応する部分には、第１の内部電極層１６ａがないため、焼成時にＮｉが拡散しやすく、第１のメッシュ部３０ａの断線を進行しやすくさせることができる。
The
第１のメッシュ部３０ａは、第１の端面１２ｅおよび第２の端面１２ｆを結ぶ方向に伸びる線状の第１の補強部３０ａ１と、第１の補強部３０ａ１と交わり、第１の側面１２ｃおよび第２の側面１２ｄを結ぶ方向に伸びる線状の第２の補強部３０ａ２とを含む。第１の補強部３０ａ１と第２の補強部３０ｂ２とは略直交していることが好ましい。
The
第１の補強部３０ａ１の両端は、第１の端面１２ｅおよび第２の端面１２ｆからは露出されないことが好ましい。また、第１の補強部３０ａ１は、第１の側面１２ｃおよび第２の側面１２ｄを結ぶ方向に沿って、複数、配置されてもよい。
Both ends of the first reinforcing portion 30a1 are preferably not exposed from the
第２の補強部３０ａ２は、第１の端面１２ｅおよび第２の端面１２ｆを結ぶ方向に沿って、複数、配置されることが好ましい。
第２の補強部３０ａ２の一方端は、第１の内部電極層１６ａ側に配置され、第１の内部電極層１６ａと接続されてもよい。あるいは、図５（ａ）に示すように、複数の第２の補強部３０ａ２のうちの一部のその一方端が、第１の内部電極層１６ａと接続されるようにしてもよい。
第１の側面側外層部２２ａに位置する第２の補強部３０ａ２の他方端は、第２の側面１２ｄ側から第１の側面１２ｃ側へ向かう方向に延び、第１の側面１２ｃからは露出されないことが好ましい。また、第２の側面側外層部２２ｂに位置する第２の補強部３０ａ２の他方端は、第１の側面１２ｃ側から第２の側面１２ｄ側へ向かう方向に延び、第２の側面１２ｄから露出されないことが好ましい。
A plurality of second reinforcing portions 30a2 are preferably arranged along the direction connecting the
One end of the second reinforcing portion 30a2 may be arranged on the first
The other end of the second reinforcing portion 30a2 located in the first side
このように、第１のメッシュ部３０ａが、第１の側面１２ｃの表面および第２の側面１２ｄならびに第１の端面１２ｅおよび第２の端面１２ｆから露出していないと、導電性の無機粉末を用いたとしても、焼成後に積層セラミックコンデンサとしての絶縁性を担保できる構造を得ることができる。
Thus, if the
第１のメッシュ部３０ａの線幅は、１０μｍ以上１００μｍ以下であることが好ましい。すなわち、第１のメッシュ部３０ａの第１の補強部３０ａ１の線幅および第２の補強部３０ａ２の線幅は、１０μｍ以上１００μｍ以下であることが好ましい。第１のメッシュ部３０ａの第１の補強部３０ａ１の線幅および第２の補強部３０ａ２の線幅が１０μｍより小さい場合、線幅が細くなりすぎて、積層ブロックの強度向上の効果が減少してしまう。一方、第１のメッシュ部３０ａの第１の補強部３０ａ１の線幅および第２の補強部３０ａ２の線幅が１００μｍ以下であることから、生の積層チップを焼成する際に、第１のメッシュ部３０ａのＮｉが拡散して断線させることができる。従って、第１のメッシュ部３０ａの第１の補強部３０ａ１の線幅および第２の補強部３０ａ２の線幅が、１００μｍより大きい場合、第１のメッシュ部３０ａのＮｉの拡散が進行しにくくなり、断線が起こりにくくなる。
The line width of the
また、第１の端面１２ｅおよび第２の端面１２ｆを結ぶ方向に沿って、複数、配置される第２の補強部３０ａ２同士の間隔は、１０μｍ以上１０００μｍ以下であることが好ましい。第１のメッシュ部３０ａの第２の補強部３０ａ２同士の間隔が、１０μｍより小さい場合、第１のメッシュ部３０ａのＮｉの誘電体層１４への拡散を考えた際に、ある程度の間隔が必要になる。一方、第１のメッシュ部３０ａの、複数、配置される第２の補強部３０ａ２同士の間隔が、１０００μｍより大きい場合、積層ブロックの強度を向上させる構造体であるメッシュ部がなくなり、積層ブロックの強度向上の効果が減少してしまう。
Further, the interval between the plurality of second reinforcing portions 30a2 arranged along the direction connecting the
第１のメッシュ部３０ａの厚み方向の高さは、第１の内部電極層１６ａの厚みに対して同じであることが望ましく、０．５μｍ以上５．０μｍ以下であることが好ましい。
The height of the
第２の内部電極層１６ｂが配置される同一平面上の誘電体層１４上にはメッシュ状に形成された第２のメッシュ部３０ｂを有する。これにより、第２の内部電極層１６ｂが存在しなかった誘電体層１４上に第２のメッシュ部３０ｂを設けているため、強度の弱い誘電体層１４に拘束力を持たせることができ、強度を向上させることができる。その結果、焼結体を得る前の生の積層ブロックを取り扱う段階で、仮に生の積層ブロックに応力が加わってしまったとしても、生の積層ブロックの変形を抑制することが可能となり、最終製品でのショート不良を抑制することができ、信頼性を向上させることができる。
A
第２のメッシュ部３０ｂは、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの内部に位置することが好ましい。これにより、積層セラミックコンデンサ１０の製造工程中に製造される生の積層ブロックにおいて、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂに対応する部分には第２の内部電極層１６ｂがないため、変形しやすいが、第２のメッシュ部３０ｂが存在することにより、生の積層ブロックの強度を向上させる効果を得ることができる。また、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂに対応する部分には、第２の内部電極層１６ｂがないため、焼成時にＮｉが拡散しやすく、第２のメッシュ部３０ｂの断線を進行しやすくさせることができる。
The
第２のメッシュ部３０ｂは、第１の端面１２ｅおよび第２の端面１２ｆを結ぶ方向に伸びる線状の第１の補強部３０ｂ１と、第１の補強部３０ｂ１と交わり、第１の側面１２ｃおよび第２の側面１２ｄを結ぶ方向に伸びる線状の第２の補強部３０ｂ２とを含む。第１の補強部３０ｂ１と第２の補強部３０ｂ２とは略直交していることが好ましい。
The
第１の補強部３０ｂ１の両端は、第１の端面１２ｅおよび第２の端面１２ｆからは露出されないことが好ましい。また、第１の補強部３０ｂ１は、第１の側面１２ｃおよび第２の側面１２ｄを結ぶ方向に沿って、複数、配置されてもよい。
Both ends of the first reinforcing portion 30b1 are preferably not exposed from the
第２の補強部３０ｂ２は、第１の端面１２ｅおよび第２の端面１２ｆを結ぶ方向に沿って、複数、配置されることが好ましい。
第２の補強部３０ｂ２の一方端は、第２の内部電極層１６ｂ側に配置され、第２の内部電極層１６ｂと接続されてもよい。あるいは、図５（ｂ）に示すように、複数の第２の補強部３０ｂ２のうちの一部のその一方端が、第２の内部電極層１６ｂと接続されるようにしてもよい。
第１の側面側外層部２２ａに位置する第２の補強部３０ｂ２の他方端は、第２の側面１２ｄ側から第１の側面１２ｃ側へ向かう方向に延び、第１の側面１２ｃからは露出されないことが好ましい。また、第２の側面側外層部２２ｂに位置する第２の補強部３０ｂ２の他方端は、第１の側面１２ｃ側から第２の側面１２ｄ側へ向かう方向に延び、第２の側面１２ｄから露出されないことが好ましい。
A plurality of second reinforcing portions 30b2 are preferably arranged along the direction connecting the
One end of the second reinforcing portion 30b2 may be arranged on the second
The other end of the second reinforcing portion 30b2 located in the first side
このように、第２のメッシュ部３０ｂが、第１の側面１２ｃの表面および第２の側面１２ｄならびに第１の端面１２ｅおよび第２の端面１２ｆから露出していないと、導電性の無機粉末を用いたとしても、焼成後に積層セラミックコンデンサとしての絶縁性を担保できる構造を得ることができる。
Thus, if the
第２のメッシュ部３０ｂの線幅は、１０μｍ以上１００μｍ以下であることが好ましい。すなわち、第２のメッシュ部３０ｂの第１の補強部３０ｂ１の線幅および第２の補強部３０ｂ２の線幅は、１０μｍ以上１００μｍ以下であることが好ましい。第２のメッシュ部３０ｂの第１の補強部３０ｂ１の線幅および第２の補強部３０ｂ２の線幅が１０μｍより小さい場合、線幅が細くなりすぎて、積層ブロックの強度向上の効果が減少してしまう。一方、第２のメッシュ部３０ｂの第１の補強部３０ｂ１の線幅および第２の補強部３０ｂ２の線幅が１００μｍ以下であることから、生の積層チップを焼成する際に、第２のメッシュ部３０ｂのＮｉが拡散して断線させることができる。従って、第２のメッシュ部３０ｂの第１の補強部３０ｂ１の線幅および第２の補強部３０ｂ２の線幅が、１００μｍより大きい場合、第２のメッシュ部３０ｂのＮｉの拡散が進行しにくくなり、断線が起こりにくくなる。
The line width of the
また、第１の端面１２ｅおよび第２の端面１２ｆを結ぶ方向に沿って、複数、配置される第２の補強部３０ｂ２同士の間隔は、１０μｍ以上１０００μｍ以下であることが好ましい。第２のメッシュ部３０ｂの第２の補強部３０ｂ２同士の間隔が、１０μｍより小さい場合、第２のメッシュ部３０ｂのＮｉの誘電体層１４への拡散を考えた際に、ある程度の間隔が必要になる。一方、第２のメッシュ部３０ｂの、複数、配置される第２の補強部３０ｂ２同士の間隔が、１０００μｍより大きい場合、積層ブロックの強度を向上させる構造体であるメッシュ部がなくなり、積層ブロックの強度向上の効果が減少してしまう。
Also, the interval between the plurality of second reinforcing portions 30b2 arranged along the direction connecting the
第２のメッシュ部３０ｂの厚み方向の高さは、第２の内部電極層１６ｂの厚みに対して同じであることが望ましく、０．５μｍ以上５．０μｍ以下であることが好ましい。
The height of the
第１のメッシュ部３０ａおよび第２のメッシュ部３０ｂは、誘電体層１４よりも強度が強い材質からなることが好ましい。そのため、誘電体層１４で使用されている樹脂のガラス転移点より、第１のメッシュ部３０ａおよび第２のメッシュ部３０ｂで使用されている樹脂のガラス転移点が高いことが好ましい。たとえば、エチルセルロースやガラス転移点を高くしたアクリル、ＰＶＢ（ポリビニルブチラール）樹脂などを使用することができる。中でも、ガラス転移点が１００℃を超えるエチルセルロースを使用することで、高温度の加工中でも、生の積層ブロックの変形を抑制することができる。
The
第１のメッシュ部３０ａおよび第２のメッシュ部３０ｂは、無機粒子を含有していることが好ましい。これにより、第１のメッシュ部３０ａおよび第２のメッシュ部３０ｂの強度を増加することができる。
無機粒子の組成としては、ＢＴ、Ａｌ、Ｎｉであることが好ましい。中でもＮｉを用いることで、第１の内部電極層１６ａおよび第２の内部電極層１６ｂを形成するときに、同時に第１のメッシュ部３０ａおよび第２のメッシュ部３０ｂを形成することが可能となる。また、積層体１２の焼成中に誘電体層１４中にＮｉを拡散させることができるため、第１のメッシュ部３０ａおよび第２のメッシュ部３０ｂを断線することができる。これにより、積層セラミックコンデンサ１０の絶縁性を有した構造を得ることができる。
The
The composition of the inorganic particles is preferably BT, Al, and Ni. Among them, by using Ni, it is possible to simultaneously form the
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、図１ないし図３に示されるように、外部電極４０が配置される。
外部電極４０は、第１の外部電極４０ａおよび第２の外部電極４０ｂを有する。
The
第１の外部電極４０ａは、第１の内部電極層１６ａに接続され、少なくとも第１の端面１２ｅの表面に配置されている。また、第１の外部電極４０ａは、積層体１２の第１の端面１２ｅから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置される。この場合、第１の外部電極４０ａは、第１の内部電極層１６ａの第１の引出電極部２８ａと電気的に接続される。
The first
第２の外部電極４０ｂは、第２の内部電極層１６ｂに接続され、少なくとも第２の端面１２ｆの表面に配置されている。また、第２の外部電極４０ｂは、積層体１２の第２の端面１２ｆから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置される。この場合、第２の外部電極４０ｂは、第２の内部電極層１６ｂの第２の引出電極部２８ｂと電気的に接続される。
The second
なお、第１の外部電極４０ａは、積層体１２の第１の端面１２ｅの表面にのみ配置されてもよいし、第２の外部電極４０ｂは、積層体１２の第２の端面１２ｆの表面にのみ配置されてもよい。
The first
外部電極４０は、金属成分を含む下地電極層４２と、下地電極層４２上に配置されるめっき層４４とを含む。
第１の外部電極４０ａは、金属成分を含む第１の下地電極層４２ａと、第１の下地電極層４２ａ上に配置される第１のめっき層４４ａとを含む。
第２の外部電極４０ｂは、金属成分を含む第２の下地電極層４２ｂと、第２の下地電極層４２ｂ上に配置される第２のめっき層４４ｂとを含む。
The
The first
The second
積層体１２内においては、第１の内部電極層１６ａの第１の対向電極部２６ａと第２の内部電極層１６ｂの第２の対向電極部２６ｂとが誘電体層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極４０ａと第２の内部電極層１６ｂが接続された第２の外部電極４０ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
In the
なお、図１に示す積層体１２は、図７に示されるように、第１の内部電極層１６ａおよび第２の内部電極層１６ｂに加えて、第１の端面１２ｅおよび第２の端面１２ｆのどちらにも引き出されない浮き内部電極層１６ｃが設けられており、浮き内部電極層１６ｃによって、対向電極部２６ｃが複数に分割された構造としてもよい。たとえば、図７（ａ）に示される２連、図７（ｂ）に示される３連、図７（ｃ）に示されるような４連構造であり、４連以上の構造でもよいことは言うまでもない。このように、対向電極部２６ｃを複数個に分割した構造とすることによって、対向する内部電極層１６ａ、１６ｂ、１６ｃ間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。そのため、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサ１０の高耐圧化を図ることができる。
1, in addition to the first
下地電極層４２は、第１の下地電極層４２ａおよび第２の下地電極層４２ｂを有する。
The base electrode layer 42 has a first
第１の下地電極層４２ａは、第１の内部電極層１６ａに接続され、第１の端面１２ｅの表面に配置されている。また、第１の下地電極層４２ａは、第１の端面１２ｅから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置される。この場合、第１の下地電極層４２ａは、第１の内部電極層１６ａの第１の引出電極部２８ａと電気的に接続される。
The first
第２の下地電極層４２ｂは、第２の内部電極層１６ｂに接続され、第２の端面１２ｆの表面に配置されている。また、第２の下地電極層４２ｂは、第２の端面１２ｆから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置される。この場合、第２の下地電極層４２ｂは、第２の内部電極層１６ｂの第２の引出電極部２８ｂと電気的に接続される。
The second
なお、第１の下地電極層４２ａは、積層体１２の第１の端面１２ｅの表面にのみ配置されてもよいし、第２の下地電極層４２ｂは、積層体１２の第２の端面１２ｆの表面にのみ配置されてもよい。
The first
下地電極層４２は、焼付け層、導電性樹脂層、薄膜層等から選ばれる少なくとも１つを含む。 The underlying electrode layer 42 includes at least one selected from a baking layer, a conductive resin layer, a thin film layer, and the like.
下地電極層４２を焼付け層により形成した場合について説明する。
焼付け層は、金属成分およびガラス成分を含む。
焼付け層に含まれる金属成分は、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層に含まれるガラス成分は、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。
A case where the base electrode layer 42 is formed of a baked layer will be described.
The baking layer contains a metal component and a glass component.
The metal component contained in the baked layer includes at least one selected from, for example, Cu, Ni, Ag, Pd, Ag—Pd alloy, Au, and the like. The glass component contained in the baked layer contains at least one selected from B, Si, Ba, Mg, Al, Li and the like.
焼付け層は、複数層であってもよい。 The baking layer may be multiple layers.
焼付け層が、金属成分とガラス成分とを含む場合、焼付け層は、ガラス成分および金属成分を含む導電性ペーストを積層体１２に塗布して焼付けたものであり、内部電極層１６および誘電体層１４と同時焼成したものでもよく、内部電極層１６および誘電体層１４を焼成した後に、焼付けてもよい。なお、焼付け層を、内部電極層１６および誘電体層１４を同時に焼成する場合には、ガラス成分の代わりに誘電体材料を添加して焼付け電極を形成することが好ましい。
When the baking layer contains a metal component and a glass component, the baking layer is formed by applying a conductive paste containing a glass component and a metal component to the laminate 12 and baking the
第１の端面１２ｅに位置する焼付け層の高さ方向ｘの中央部における第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの厚みは、たとえば、２μｍ以上１６０μｍ以下程度であることが好ましい。
第２の端面１２ｆに位置する焼付け層の高さ方向ｘの中央部における第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの厚みは、たとえば、２μｍ以上１６０μｍ以下程度であることが好ましい。
The thickness in the longitudinal direction z connecting the
The thickness in the longitudinal direction z connecting the
第１の主面１２ａおよび第２の主面１２ｂの一部に位置する焼付け層の第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ高さ方向ｘの厚みは、たとえば、５μｍ以上４０μｍ以下程度であることが好ましい。
第１の主面１２ａおよび第２の主面１２ｂの一部に位置する焼付け層の第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ高さ方向ｘの厚みは、たとえば、５μｍ以上４０μｍ以下程度であることが好ましい。
The first
The first
第１の側面１２ｃおよび第２の側面１２ｄの一部に位置する焼付け層の第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの中央部における第１の側面１２ｃおよび第２の側面１２ｄを結ぶ幅方向ｙの厚みは、たとえば、５μｍ以上４０μｍ以下程度であることが好ましい。
第１の側面１２ｃおよび第２の側面１２ｄの一部に位置する焼付け層の第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの中央部における第１の側面１２ｃおよび第２の側面１２ｄを結ぶ幅方向ｙの厚みは、たとえば、５μｍ以上４０μｍ以下程度であることが好ましい。
The
The
導電性樹脂層が形成される場合、複数層であってもよい。 When the conductive resin layer is formed, it may be multiple layers.
導電性樹脂層は、下地電極層４２上において、下地電極層４２を覆うように配置されるか、積層体１２上に直接配置されてもよい。
The conductive resin layer may be arranged on the underlying electrode layer 42 so as to cover the underlying electrode layer 42 , or may be arranged directly on the
導電性樹脂層は、熱硬化性樹脂および金属成分を含む。 The conductive resin layer contains a thermosetting resin and a metal component.
導電性樹脂層は、樹脂成分である熱硬化性樹脂を含むため、例えば、めっき膜や金属成分とガラス成分の焼成物からなる下地電極層４２よりも柔軟性に富んでいる。このため、実装基板にたわみ応力が加わり積層セラミックコンデンサ１０に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサ１０に対してクラックが発生することを防止することができる。
Since the conductive resin layer contains a thermosetting resin as a resin component, it is more flexible than the base electrode layer 42 made of, for example, a plated film or a baked product of a metal component and a glass component. Therefore, even if the mounting substrate is subjected to bending stress and the multilayer
導電性樹脂層の熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。
また、導電性樹脂層には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。硬化剤としては、ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系、活性エステル系、アミドイミド系など公知の種々の化合物を使用することができる。
As the thermosetting resin for the conductive resin layer, various known thermosetting resins such as epoxy resin, phenoxy resin, phenol resin, urethane resin, silicone resin, and polyimide resin can be used. Among them, epoxy resin is one of the most suitable resins because of its excellent heat resistance, moisture resistance, adhesion, and the like.
Moreover, it is preferable that the conductive resin layer contains a curing agent together with the thermosetting resin. As a curing agent, when using an epoxy resin as a base resin, as a curing agent for the epoxy resin, various known compounds such as phenol, amine, acid anhydride, imidazole, active ester, and amide imide are used. can do.
導電性樹脂層に含まれる樹脂は、導電性樹脂全体の体積に対して、２５ｖｏｌ％以上６５ｖｏｌ％以下で含まれていることが好ましい。 The resin contained in the conductive resin layer is preferably contained at 25 vol % or more and 65 vol % or less with respect to the volume of the entire conductive resin.
導電性樹脂層に含まれる金属としては、Ａｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉまたは、それらを含む合金を使用することができる。また、金属粉の表面にＡｇコーティングされたものを使用することができる。 Ag, Cu, Ni, Sn, Bi, or an alloy containing them can be used as the metal contained in the conductive resin layer. Also, metal powder whose surface is coated with Ag can be used.
また、金属粉の表面にＡｇコーティングされた金属粉を使用することもできる。金属粉の表面にＡｇコーティングされたものを使用する際には金属粉としてＣｕ、Ｎｉ、Ｓｎ、Ｂｉ又はそれらの合金粉を用いることが好ましい。導電性金属にＡｇの導電性金属粉を用いる理由としては、Ａｇは金属の中でもっとも比抵抗が低いため電極材料に適しており、Ａｇは貴金属であるため酸化せず耐候性が高いためである。また、上記のＡｇの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。 Also, metal powder whose surface is coated with Ag can be used. When using a metal powder whose surface is coated with Ag, it is preferable to use Cu, Ni, Sn, Bi, or an alloy powder thereof as the metal powder. The reason why Ag conductive metal powder is used as the conductive metal is that Ag has the lowest specific resistance among metals and is therefore suitable as an electrode material, and Ag is a noble metal that does not oxidize and has high weather resistance. be. Also, it is possible to make the metal of the base material inexpensive while maintaining the above characteristics of Ag.
さらに、導電性樹脂層に含まれる金属としては、Ｃｕ、Ｎｉに酸化防止処理を施したものを使用することもできる。 Furthermore, as the metal contained in the conductive resin layer, Cu and Ni subjected to anti-oxidation treatment can also be used.
なお、導電性樹脂層に含まれる金属としては、金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングした金属粉を使用することもできる。金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングされたものを使用する際には金属粉としてＡｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉ又はそれらの合金粉を用いることが好ましい。 As the metal contained in the conductive resin layer, metal powder obtained by coating the surface of metal powder with Sn, Ni, or Cu can also be used. When using a metal powder coated with Sn, Ni, or Cu, it is preferable to use Ag, Cu, Ni, Sn, Bi, or an alloy powder thereof as the metal powder.
導電性樹脂層に含まれる金属は、導電性樹脂全体の体積に対して、３５ｖｏｌ％以上７５ｖｏｌ％以下で含まれていることが好ましい。 The metal contained in the conductive resin layer is preferably contained in an amount of 35 vol % or more and 75 vol % or less with respect to the volume of the entire conductive resin.
導電性樹脂層に含まれる金属フィラーの形状は、特に限定されない。金属フィラーは、球状、扁平状等であってもよい。また、球形状金属粉と扁平状金属粉とを混合されていてもよい。 The shape of the metal filler contained in the conductive resin layer is not particularly limited. The metal filler may be spherical, flattened, or the like. Also, spherical metal powder and flat metal powder may be mixed.
導電性樹脂層に含まれる金属フィラーの平均粒径は、特に限定されない。金属フィラーの平均粒径は、例えば、０．３μｍ以上１０μｍ以下程度であってもよい。 The average particle size of the metal filler contained in the conductive resin layer is not particularly limited. The average particle size of the metal filler may be, for example, about 0.3 μm or more and 10 μm or less.
導電性樹脂層に含まれる金属フィラーは、主に導電性樹脂層の通電性を担う。具体的には、金属フィラーどうしが接触することにより、導電性樹脂層の内部に通電経路が形成される。 The metal filler contained in the conductive resin layer is mainly responsible for the electrical conductivity of the conductive resin layer. Specifically, an electric path is formed inside the conductive resin layer by the metal fillers coming into contact with each other.
第１の端面１２ｅおよび第２の端面１２ｆに位置する積層体１２の高さ方向ｘ中央部に位置する導電性樹脂層の厚みは、例えば、１０μｍ以上２００μｍ以下程度であることが好ましい。
The thickness of the conductive resin layer positioned at the center in the height direction x of the laminate 12 positioned on the
また、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄ上にも導電性樹脂層を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄに位置する導電性樹脂層の長さ方向ｚの中央部における導電性樹脂層の厚みは、例えば、５μｍ以上４０μｍ程度であることが好ましい。
Moreover, when the conductive resin layers are provided on the first
下地電極層４２を薄膜層により形成する場合、薄膜層は、スパッタ法または蒸着法等の薄膜形成におり形成され、金属粒子が堆積された１μｍ以下の層である。 When the base electrode layer 42 is formed of a thin film layer, the thin film layer is a layer of 1 μm or less on which metal particles are deposited by thin film formation such as sputtering or vapor deposition.
続いて、下地電極層４２の上に配置されるめっき層４４である第１のめっき層４４ａ及び第２のめっき層４４ｂについて、図２を参照して説明する。
第１のめっき層４４ａ及び第２のめっき層４４ｂとしては、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
Next, the
The
第１のめっき層４４ａは、第１の下地電極層４２ａを覆うように配置されている。
第２のめっき層４４ｂは、第２の下地電極層４２ｂを覆うように配置されている。
The
The
第１のめっき層４４ａ及び第２のめっき層４４ｂは、複数層により形成されていてもよい。この場合、めっき層４４は、下地電極層４２上に形成されるＮｉめっきによる下層めっき層（Ｎｉめっき層）と、下層めっき層上に形成されるＳｎめっきによる上層めっき層（Ｓｎめっき層）の２層構造であることが好ましい。
すなわち、第１のめっき層４４ａは、第１の下層めっき層と、第１の下層めっき層の表面に位置する第１の上層めっき層とを有する。
また、第２のめっき層４４ｂは、第２の下層めっき層と、第２の下層めっき層の表面に位置する第２の上層めっき層とを有する。
The
That is, the
Also, the
Ｎｉめっきによる下層めっき層は、下地電極層４２が積層セラミックコンデンサ１０を実装する際のはんだによって侵食されることを防止するために用いられ、Ｓｎめっきによる上層めっき層は、積層セラミックコンデンサ１０を実装する際の半田の濡れ性を向上させて、容易に実装することができるようにするために用いられる。
めっき層一層あたりの厚みは、２．０μｍ以上、１５．０μｍ以下であることが好ましい。
The Ni-plated lower layer plating layer is used to prevent the base electrode layer 42 from being eroded by solder when mounting the multilayer
The thickness of one plating layer is preferably 2.0 μm or more and 15.0 μm or less.
なお、下地電極層４２上に導電性樹脂層が形成される場合は、めっき層４４は導電性樹脂層を覆うように配置される。
When a conductive resin layer is formed on the base electrode layer 42, the
なお、下地電極層４２を設けずに、めっき層だけで外部電極４０を形成してもよい。
外部電極４０は、下地電極層４２が設けられず、めっき層が積層体１２の表面に直接形成されていてもよい。すなわち、積層セラミックコンデンサ１０は、第１の内部電極層１６ａおよび第２の内部電極層１６ｂに電気的に接続されるめっき電極を含む構造であってもよい。このような場合、前処理として積層体１２の表面に触媒を配設した後で、めっき電極が形成されてもよい。
めっき層は、積層体１２の表面に形成される下層めっき電極と、下層めっき電極の表面に形成される上層めっき電極とを含むことが好ましい。
下層めっき電極および上層めっき電極はそれぞれ、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉまたはＺｎなどから選ばれる少なくも１種の金属または当該金属を含む合金を含むことが好ましい。
Note that the
The
The plating layer preferably includes a lower layer plating electrode formed on the surface of the laminate 12 and an upper layer plating electrode formed on the surface of the lower layer plating electrode.
Each of the lower layer plating electrode and the upper layer plating electrode preferably contains at least one metal selected from, for example, Cu, Ni, Sn, Pb, Au, Ag, Pd, Bi or Zn, or an alloy containing the metal. .
下層めっき電極は、半田バリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき電極は、半田濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。
また、たとえば、内部電極層１６がＮｉを用いて形成される場合、下層めっき電極は、Ｎｉと接合性のよいＣｕを用いて形成さることが好ましい。なお、上層めっき電極は必要に応じて形成されればよく、外部電極４０は、下層めっき電極のみで構成されてもよい。
The lower plated electrode is preferably formed using Ni, which has solder barrier properties, and the upper plated electrode is preferably formed using Sn or Au, which has good solder wettability.
Further, for example, when the internal electrode layers 16 are formed using Ni, the lower plated electrodes are preferably formed using Cu, which has good bonding properties with Ni. The upper layer plated electrode may be formed as required, and the
めっき層は、上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を形成してもよい。 The plating layer may have the upper layer plating electrode as the outermost layer, or another plating electrode may be formed on the surface of the upper layer plating electrode.
下地電極層４２を設けずに配置するめっき層の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。 It is preferable that the thickness of each of the plated layers arranged without providing the base electrode layer 42 is 1 μm or more and 15 μm or less.
めっき層は、ガラスを含まないことが好ましい。めっき層の単位退席あたりの金属割合は、９９体積％以上であることが好ましい。 The plated layer preferably does not contain glass. It is preferable that the metal ratio per unit absence of the plating layer is 99% by volume or more.
積層体１２、第１の外部電極４０ａおよび第２の外部電極４０ｂを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とし、積層体１２、第１の外部電極４０ａおよび第２の外部電極４０ｂを含む積層セラミックコンデンサ１０の高さ方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極４０ａおよび第２の外部電極４０ｂを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。
積層セラミックコンデンサ１０の寸法は、長さ方向ｚのＬ寸法が０．２ｍｍ以上１０．０ｍｍ以下、幅方向ｙのＷ寸法が０．１ｍｍ以上１０．０ｍｍ以下、高さ方向ｘのＴ寸法が０．１ｍｍ以上５．０ｍｍ以下である。また、積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
The dimension in the length direction z of the multilayer
The dimensions of the multilayer
図１に示す積層セラミックコンデンサ１０は、第１の内部電極層１６ａが配置される同一平面上の誘電体層１４上には、メッシュ状に形成される第１のメッシュ部３０ａを有し、第２の内部電極層１６ｂが配置される同一平面上の誘電体層１４上には、メッシュ状に形成される第２のメッシュ部３０ｂを有するので、強度の弱い誘電体層１４の部分に拘束力を持たせることができ、強度を向上させることができる。その結果、焼成後の積層チップを得る前の生の積層ブロックを取り扱う段階で、仮に生の積層ブロックに応力が加わってしまったとしても、生の積層ブロックの変形を抑制することが可能となり、最終製品である積層セラミックコンデンサ１０におけるショート不良を抑制することができる。その結果、積層セラミックコンデンサ１０の信頼性を向上させることができる。
The multilayer
２．積層セラミックコンデンサの製造方法
次に、積層セラミックコンデンサの製造方法について説明する。
2. Method for Manufacturing Multilayer Ceramic Capacitor Next, a method for manufacturing a multilayer ceramic capacitor will be described.
図８（ａ）は第１の内部電極層のパターンおよび第１のメッシュ部のパターンが印刷された誘電体シートであり、図８（ｂ）は第２の内部電極層のパターンおよび第２のメッシュ部のパターンが印刷された誘電体シートである。図９は、積層ブロックの一例を示す分解斜視図である。図１０は、図９の線Ｘ－Ｘにおける断面図である。図１１は、生の積層チップの一例を示す外観斜視図である。図１２（ａ）は図１１の線ＸＩＩａ－ＸＩＩａにおける断面図であり、図１２（ｂ）は図１１の線ＸＩＩｂ－ＸＩＩｂにおける断面図である。 FIG. 8(a) shows a dielectric sheet printed with a pattern of the first internal electrode layer and a pattern of the first mesh portion, and FIG. 8(b) shows a pattern of the second internal electrode layer and a pattern of the second mesh portion. It is a dielectric sheet on which a mesh pattern is printed. FIG. 9 is an exploded perspective view showing an example of a laminated block. 10 is a cross-sectional view taken along line XX of FIG. 9. FIG. FIG. 11 is an external perspective view showing an example of a raw laminated chip. 12(a) is a cross-sectional view along line XIIa-XIIa in FIG. 11, and FIG. 12(b) is a cross-sectional view along line XIIb-XIIb in FIG.
まず、誘電体シートおよび内部電極層用の導電性ペーストが準備される。誘電体シートおよび内部電極層用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってよい。 First, a conductive paste for dielectric sheets and internal electrode layers is prepared. The conductive paste for dielectric sheets and internal electrode layers contains a binder and a solvent. Binders and solvents may be known in the art.
そして、誘電体シート５０上に、内部電極層用の導電性ペーストが、たとえば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、図８（ａ）に示すように、第１の内部電極層のパターン５２ａが形成された誘電体シート５６ａが準備され、図８（ｂ）に示すように、第２の内部電極層のパターン５２ｂが形成された誘電体シート５６ｂが準備される。
Then, a conductive paste for internal electrode layers is printed in a predetermined pattern on the
ここで、第１の内部電極層のパターン５２ａが形成された誘電体シート５６ａにおいて、図８（ａ）に示すように、第１の側面側外層部および第２の側面側外層部となる位置の誘電体シート５０上に、メッシュ部用ペーストが印刷され、第１のメッシュ部のパターン５４ａが形成される。これにより、第１の内部電極層のパターン５２ａが印刷されていない誘電体シート５０の領域の強度を強化することができる。
また、第２の内部電極層のパターン５２ｂが形成された誘電体シート５６ｂにおいて、図８（ｂ）に示すように、第１の側面側外層部および第２の側面側外層部となる位置の誘電体シート５０上に、メッシュ部用ペーストが印刷され、第２のメッシュ部のパターン５４ｂが形成される。これにより、第２の内部電極層のパターン５２ｂが印刷されていない誘電体シート５０の領域の強度を強化することができる。
Here, in the
Further, in the
なお、メッシュ部用ペーストは、導電性ペースト、セラミックペースト、樹脂ペーストなどを用いることができる。 A conductive paste, a ceramic paste, a resin paste, or the like can be used as the mesh portion paste.
導電性ペーストを用いる場合には、金属成分とセラミック成分とを含むことが好ましい。導電性ペーストに含まれる金属成分としては、焼成中に誘電体層への拡散が進みやすいＮｉやＣｕを用いることが好ましく、セラミック成分としては、主に、チタン酸バリウムで構成されている部位へ拡散したときに、組成ずれが起こりにくいように、Ｂａ、Ｔｉから選ばれる少なくとも１つを含むことが好ましい。 When using a conductive paste, it preferably contains a metal component and a ceramic component. As the metal component contained in the conductive paste, it is preferable to use Ni or Cu, which tend to diffuse into the dielectric layer during firing. It preferably contains at least one selected from Ba and Ti so that composition deviation is unlikely to occur when diffused.
また、セラミックペーストを用いる場合には、セラミック成分と添加元素成分とを含むことが好ましい。主に、チタン酸バリウムで構成されている部位へ拡散したときに、組成ずれが起こりにくいように、Ｂａ、Ｔｉから選ばれる少なくとも１つを含むことが好ましい。添加元素成分としては、Ｄｙ、Ｙ、Ｇｄ、Ｍｇ、Ｓｉ、Ｍｎ等から選ばれる少なくとも１つを含むことが好ましい。 Moreover, when a ceramic paste is used, it preferably contains a ceramic component and an additive element component. It preferably contains at least one selected from Ba and Ti so that composition deviation is unlikely to occur when it is diffused into a portion mainly composed of barium titanate. The additive element component preferably contains at least one selected from Dy, Y, Gd, Mg, Si, Mn, and the like.
樹脂ペーストとは、無機系固形分を含まず、溶剤とその溶剤に溶解している樹脂で構成されているものである。樹脂成分としては、エチルセルロース樹脂、アクリル樹脂、ＰＶＢ（ポリビニルブチラール）樹脂等から選ばれる少なくとも１つを含むことが好ましい。 The resin paste does not contain inorganic solids and is composed of a solvent and a resin dissolved in the solvent. The resin component preferably contains at least one selected from ethyl cellulose resin, acrylic resin, PVB (polyvinyl butyral) resin, and the like.
内部電極層用の導電性ペーストとメッシュ部用ペーストとの成分が異なる場合には、内部電極層のパターンを印刷後に、スクリーン印刷やグラビア印刷などにより、メッシュ部のパターンを印刷し、内部電極層のパターンとメッシュ部のパターンとが印刷された誘電体シートが準備される。
この際、内部電極層のパターンとメッシュ部のパターンを印刷する順序は、内部電極層のパターンとメッシュ部のパターンの厚み調整のため、内部電極層のパターンを先に印刷することが好ましい。
一方、内部電極層用の導電性ペーストとメッシュ部用ペーストとの成分が同じ場合には、内部電極層のパターンを印刷時に、同時にメッシュ部のパターンを印刷してもよい。
If the conductive paste for the internal electrode layer and the paste for the mesh part have different components, after printing the pattern of the internal electrode layer, the pattern of the mesh part is printed by screen printing, gravure printing, etc., and the internal electrode layer is printed. and a pattern of the mesh portion are printed thereon are prepared.
At this time, it is preferable to print the pattern of the internal electrode layer first and the pattern of the mesh portion in order to adjust the thickness of the pattern of the internal electrode layer and the pattern of the mesh portion.
On the other hand, if the components of the conductive paste for the internal electrode layers and the paste for the mesh portion are the same, the pattern of the mesh portion may be printed at the same time as the pattern of the internal electrode layers is printed.
また、誘電体シート５０に関しては、内部電極層のパターンが印刷されていない外層用の誘電体シート５０も準備される。
As for the
続いて、内部電極層のパターンが印刷されていない外層用の誘電体シート５０が所定枚数積層されることにより、第２の主面側の第２の主面側外層部となる部分が形成される。そして、第２の主面側外層部となる部分の上に第１の内部電極層のパターン５２ａおよび第１のメッシュ部のパターン５４ａが印刷された誘電体シート５６ａ、および第２の内部電極層のパターン５２ｂおよび第２のメッシュ部のパターン５４ｂが印刷された誘電体シート５６ｂを本発明の構造となるように順次積層されることにより、内層部となる部分が形成される。この内層部となる部分の上に、内部電極層のパターンが印刷されてない外層用の誘電体シート５０が所定枚数積層されることにより、第１の主面側の第１の主面側外層部となる部分が形成される。以上の工程により、積層シートが作製される。
Subsequently, a predetermined number of outer layer
次に、積層シートが静水圧プレスなどの手段により積層方向にプレスされることにより、図９および図１０に示すように、積層ブロック５８が作製される。
Next, the laminated sheets are pressed in the lamination direction by a means such as isostatic pressing to produce a
そして、積層ブロック５８を第１の内部電極層のパターンと第２の内部電極層のパターンの間の引出部が切断されるように、所定の位置で切断し、図１１に示すように、個々の未焼成の生の積層チップ６０に切り出して個片化される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みをつけてもよい。
Then, the
このとき、個片化された焼成前の生の積層チップ６０の段階では、第１のメッシュ部のパターン５４ａは、図１２（ａ）に示すように、第１の側面となる面、第２の側面となる面、および第１の端面となる面に引き出されるように形成される。
また、個片化された焼成前の生の積層チップ６０の段階では、第２のメッシュ部のパターン５４ｂは、図１２（ｂ）に示すように、第１の側面となる面、第２の側面となる面、および第２の端面となる面に引き出されるように形成される。
At this time, at the stage of the raw
Further, at the stage of the raw
次に、積層チップが焼成されることにより、積層体１２が作製される。焼成温度は、誘電体である誘電体層や内部電極層の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
Next, the
生の積層チップ６０を焼成することで、メッシュ部の成分が焼成後に導電性が得られる構造の場合、第１の側面側外層部および第２の側面側外層部に位置する部分にメッシュ部を細かく形成しておくことで、焼成の際に、導電性成分が第１の主面側外層部および第２の主面側外層部に位置する部分の誘電体成分中に拡散し、メッシュ部を焼き切ることができる。
より具体的には、生の積層チップ６０を焼成することで、図１２（ａ）に示すように、第１のメッシュ部のパターン５４ａにおいて、第１の側面となる面、第２の側面となる面、および第１の端面となる面に引き出される部分に位置する消失部６２ａを焼き切ることができる。また、生の積層チップ６０を焼成することで、図１２（ｂ）に示すように、第２のメッシュ部のパターン５４ｂにおいて、第１の側面となる面、第２の側面となる面、および第１の端面となる面に引き出される部分に位置する消失部６２ｂを焼き切ることができる。
これにより、積層体１２において、焼成後には第１のメッシュ部が、第１の側面となる面、第２の側面となる面、および第１の端面となる面には露出せず、第２のメッシュ部が、第１の側面となる面、第２の側面となる面、および第２の端面となる面には露出しない構造を得ることができる。
In the case of a structure in which the component of the mesh part becomes conductive after firing by firing the raw
More specifically, by firing the raw
As a result, in the
生の積層チップ６０に対する具体的な焼成条件は、以下のとおりである。
焼成時の雰囲気中の酸素分圧は、１０-2Ｐａ以下とすることが好ましい。より好ましくは、１０-8Ｐａ以上１０-2Ｐａ以下とすることが好ましい。
酸素分圧が１０-2Ｐａを超えると、内部電極層が酸化しすぎてしまい、容量が低下するだけでなく、誘電体素子への拡散が進行しすぎてしまい、寿命も短くなる傾向にある。また、酸素分圧があまり低すぎると、メッシュ部の導電成分の拡散が不十分で断線せずショートしてしまう可能性が生じ、あるいは、内部電極層の電極材料が異常焼結を起こし、途切れてしまう傾向にある。
Specific firing conditions for the raw
The oxygen partial pressure in the atmosphere during firing is preferably 10 -2 Pa or less. More preferably, it is 10 -8 Pa or more and 10 -2 Pa or less.
If the partial pressure of oxygen exceeds 10 -2 Pa, the internal electrode layers are excessively oxidized, which not only reduces the capacity but also causes excessive diffusion into the dielectric element, which tends to shorten the life. . On the other hand, if the oxygen partial pressure is too low, diffusion of the conductive component in the mesh portion is insufficient, which may cause a short circuit without disconnection, or abnormal sintering of the electrode material of the internal electrode layer, resulting in disconnection. tend to be lost.
また、焼成を行った後、アニール処理などの熱処理を行うことで、メッシュ部の断線をより安定的にすることが可能である。熱処理は、保持温度または最高温度を９００℃以上とすることが好ましい。より好ましくは、１０００℃以上１１００℃以下であることが好ましい。
熱処理時の保持温度または最高温度が、９００℃未満では、誘電体材料の酸化が不十分なために絶縁抵抗寿命が短くなる傾向にあり、また、メッシュ部の導電成分の拡散が不十分で断線せずショートしてしまう可能性がある。一方、熱処理時の保持温度または最高温度が、１１００℃を超えると、内部電極層のＮｉが酸化し、容量が低下するだけでなく、誘電体素子への拡散が進行しすぎてしまい、絶縁抵抗寿命も短くなる傾向にある。
Further, by performing heat treatment such as annealing treatment after firing, it is possible to make disconnection of the mesh part more stable. The heat treatment is preferably carried out at a holding temperature or maximum temperature of 900° C. or higher. More preferably, the temperature is 1000°C or higher and 1100°C or lower.
If the holding temperature or the maximum temperature during heat treatment is less than 900°C, the insulation resistance life tends to be shortened due to insufficient oxidation of the dielectric material. There is a possibility of short circuit without doing. On the other hand, if the holding temperature or the maximum temperature during the heat treatment exceeds 1100° C., the Ni in the internal electrode layer is oxidized, and not only does the capacitance decrease, diffusion into the dielectric element progresses too much, and the insulation resistance increases. They also tend to have shorter lifespans.
熱処理時の雰囲気中の酸素分圧は、焼成時の還元雰囲気よりも高い酸素分圧であり、１０-3Ｐａ以上１Ｐａ以下であることが好ましい。より好ましくは、１０-2Ｐａ以上１Ｐａ以下であることが好ましい。
酸素分圧が１０-3Ｐａ未満では誘電体層の再酸化が困難であり、また、メッシュ部が断線せずショートしてしまう。一方、酸素分圧が１Ｐａを超えると、内部電極層のＮｉが酸化し、容量が低下するだけでなく、積層体への拡散が進行しすぎてしまい、絶縁抵抗寿命も短くなる傾向にある。
The oxygen partial pressure in the atmosphere during heat treatment is higher than that in the reducing atmosphere during firing, and is preferably 10 -3 Pa or more and 1 Pa or less. More preferably, it is 10 -2 Pa or more and 1 Pa or less.
If the oxygen partial pressure is less than 10 −3 Pa, it is difficult to re-oxidize the dielectric layer, and the mesh portion will not be broken, resulting in a short circuit. On the other hand, if the oxygen partial pressure exceeds 1 Pa, the Ni in the internal electrode layers is oxidized, and not only does the capacity decrease, but diffusion into the laminate progresses too much, which tends to shorten the insulation resistance life.
（焼付け層の場合）
つづけて、積層体の第１の端面および第２の端面に下地電極層となる導電性ペーストを塗布し、下地電極層を形成する。下地電極層として焼付け層を形成する場合には、ガラス成分と金属とを含む導電性ペーストを例えばディッピングなどの方法により塗布し、その後、焼付け処理を行い、下地電極層が形成される。この時の焼付け処理の温度は、７００℃以上９５０℃以下であることが好ましい。
(For baked layer)
Subsequently, a conductive paste to form a base electrode layer is applied to the first end face and the second end face of the laminate to form a base electrode layer. When a baked layer is formed as the base electrode layer, a conductive paste containing a glass component and a metal is applied by, for example, dipping, and then baked to form the base electrode layer. The temperature of the baking treatment at this time is preferably 700° C. or higher and 950° C. or lower.
（導電性樹脂層の場合）
なお、外部電極において導電性樹脂層を設ける場合は、以下のようにして形成される。
導電性樹脂層は、下地電極層として焼付け層上に形成されてもよいし、焼付け層を形成せず導電性樹脂層を単体で積層体上に直接形成してもよい。
導電性樹脂層の形成方法としては、樹脂成分と金属成分を含む導電性樹脂ペーストを準備し、下地電極層上にディッピング工法を用いて塗布する。その後、２５０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させ、導電性電極層が形成される。
この時の熱処理時の雰囲気は、Ｎ2雰囲気であることが好ましい。
また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。
(In case of conductive resin layer)
In addition, when providing a conductive resin layer in an external electrode, it forms as follows.
The conductive resin layer may be formed on the baking layer as a base electrode layer, or the conductive resin layer may be directly formed on the laminate without forming the baking layer.
As a method for forming the conductive resin layer, a conductive resin paste containing a resin component and a metal component is prepared and applied onto the underlying electrode layer using a dipping method. After that, a heat treatment is performed at a temperature of 250° C. or more and 550° C. or less to thermally cure the resin, thereby forming a conductive electrode layer.
The atmosphere during the heat treatment at this time is preferably an N 2 atmosphere.
Moreover, in order to prevent scattering of the resin and oxidation of various metal components, it is preferable to suppress the oxygen concentration to 100 ppm or less.
（めっき電極の場合）
さらに、下地電極層を設けずに積層体の内部電極層の露出部に、下地電極層としてめっき電極を設けてもよい。その場合は、以下の方法で形成することができる。
すなわち、まず、積層体の第１の端面および第２の端面にめっき処理を施し、内部電極層の露出部に下層めっき電極が形成される。めっき処理を行うにあたっては、電界めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。従って、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、下層めっき電極の表面に形成される上層めっき電極を同様に形成してもよい。
(For plated electrodes)
Furthermore, a plated electrode may be provided as a base electrode layer on the exposed portion of the internal electrode layer of the laminate without providing the base electrode layer. In that case, it can be formed by the following method.
That is, first, the first end surface and the second end surface of the laminate are plated to form lower layer plated electrodes on the exposed portions of the internal electrode layers. Either electroplating or electroless plating can be used for plating, but electroless plating requires pretreatment with a catalyst or the like in order to improve the plating deposition rate, which complicates the process. There is a disadvantage. Therefore, it is usually preferable to adopt electrolytic plating. As the plating method, barrel plating is preferably used. Also, if necessary, an upper layer plating electrode may be formed in the same manner on the surface of the lower layer plating electrode.
次に、下地電極層の表面、導電性樹脂層の表面、もしくは下層めっき電極の表面、上層めっき電極の表面にめっき層が形成される。より詳細には、図１に示す積層セラミックコンデンサ１０では、焼付け層による下地電極層上に、Ｎｉめっき層およびＮｉめっき層上にＳｎめっき層が形成される。Ｎｉめっき層およびＳｎめっき層は、例えば、バレルめっき法により、順次形成される。
Next, a plating layer is formed on the surface of the underlying electrode layer, the surface of the conductive resin layer, the surface of the lower layer plating electrode, or the surface of the upper layer plating electrode. More specifically, in the multilayer
上述のようにして、本実施の形態にかかる積層セラミックコンデンサ１０が製造される。
As described above, the multilayer
積層セラミックコンデンサの製造工程において製造される積層ブロックにおいて、メッシュ部が形成されていない場合には、誘電体シート上において、内部電極層のパターンが印刷されていない領域では、内部電極層のパターンがない分、粗な部分ができやすくなり、積層ブロック内において空隙が生じやすくなる。そのため、積層ブロック自体の強度が弱くなってしまう。
そこで、誘電体シート上において、内部電極層のパターンが印刷されていない領域においてメッシュ部を形成することで、図１０に示すように、積層ブロックの内部を密にすることができ、積層ブロックの強度を向上させることができる。
In the case where the mesh portion is not formed in the laminated block manufactured in the manufacturing process of the multilayer ceramic capacitor, the pattern of the internal electrode layer is not printed in the area on the dielectric sheet where the pattern of the internal electrode layer is not printed. As a result, rough portions are likely to be formed, and voids are likely to be generated in the laminated block. Therefore, the strength of the laminated block itself is weakened.
Therefore, by forming a mesh portion on the dielectric sheet in the region where the pattern of the internal electrode layer is not printed, the inside of the laminated block can be made dense as shown in FIG. Strength can be improved.
なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
As described above, the embodiments of the present invention are disclosed in the above description, but the present invention is not limited thereto.
That is, without departing from the scope of the technical idea and purpose of the present invention, various modifications can be made to the above-described embodiments in terms of mechanism, shape, material, quantity, position, arrangement, etc. and they are included in the present invention.
１０ 積層セラミックコンデンサ
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ 誘電体層
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１６ｃ 浮き内部電極層
１８ 内層部
２０ａ 第１の主面側外層部
２０ｂ 第２の主面側外層部
２２ａ 第１の側面側外層部
２２ｂ 第２の側面側外層部
２４ａ 第１の端面側外層部
２４ｂ 第２の端面側外層部
２６ａ 第１の対向電極部
２６ｂ 第２の対向電極部
２６ｃ 対向電極部
２８ａ 第１の引出電極部
２８ｂ 第２の引出電極部
３０ メッシュ部
３０ａ 第１のメッシュ部
３０ｂ 第２のメッシュ部
３０ａ１、３０ｂ１ 第１の補強部
３０ａ２、３０ｂ２ 第２の補強部
３２ａ 第１の矩形部
３２ｂ 第２の矩形部
３４ａ 第１の傾斜部
３４ｂ 第２の傾斜部
３６ａ 第１の引出部
３６ｂ 第２の引出部
４０ 外部電極
４０ａ 第１の外部電極
４０ｂ 第２の外部電極
４２ 下地電極層
４２ａ 第１の下地電極層
４２ｂ 第２の下地電極層
４４ めっき層
４４ａ 第１のめっき層
４４ｂ 第２のめっき層
５０ 誘電体シート
５２ａ 第１の内部電極層のパターン
５２ｂ 第２の内部電極層のパターン
５４ａ 第１のメッシュ部のパターン
５４ｂ 第２のメッシュ部のパターン
５６ａ 第１の内部電極層のパターンが形成された誘電体シート
５６ｂ 第２の内部電極層のパターンが形成された誘電体シート
５８ 積層ブロック
６０ 生の積層チップ（焼成前）
６２ａ、６２ｂ 消失部
ｘ 高さ方向
ｙ 幅方向
ｚ 長さ方向
REFERENCE SIGNS LIST 10 multilayer ceramic capacitor 12 laminate 12a first main surface 12b second main surface 12c first side surface 12d second side surface 12e first end surface 12f second end surface 14 dielectric layer 16 internal electrode layer 16a first first surface internal electrode layer 16b second internal electrode layer 16c floating internal electrode layer 18 inner layer portion 20a first main surface side outer layer portion 20b second main surface side outer layer portion 22a first side outer layer portion 22b second side surface Side outer layer portion 24a First end surface side outer layer portion 24b Second end surface side outer layer portion 26a First counter electrode portion 26b Second counter electrode portion 26c Counter electrode portion 28a First extraction electrode portion 28b Second extraction electrode Part 30 Mesh part 30a First mesh part 30b Second mesh part 30a1, 30b1 First reinforcing part 30a2, 30b2 Second reinforcing part 32a First rectangular part 32b Second rectangular part 34a First inclined part 34b second inclined portion 36a first lead portion 36b second lead portion 40 external electrode 40a first external electrode 40b second external electrode 42 base electrode layer 42a first base electrode layer 42b second base electrode Layer 44 plating layer 44a first plating layer 44b second plating layer 50 dielectric sheet 52a first internal electrode layer pattern 52b second internal electrode layer pattern 54a first mesh portion pattern 54b second Pattern of mesh part 56a Dielectric sheet on which pattern of first internal electrode layer is formed 56b Dielectric sheet on which pattern of second internal electrode layer is formed 58 Laminated block 60 Raw laminated chip (before firing)
62a, 62b missing part x height direction y width direction z length direction
Claims (6)
少なくとも前記第１の端面上に配置される第１の外部電極と、
少なくとも前記第２の端面上に配置される第２の外部電極と、
を有する積層セラミックコンデンサにおいて、
前記内部電極層は、第１の内部電極層および第２の内部電極層を含み、
前記第１の内部電極層および前記第２の内部電極層は、それぞれ異なる前記誘電体層上に配置されており、
前記第１の内部電極層が配置される同一平面上の誘電体層上には、メッシュ状に形成される第１のメッシュ部を有し、
前記第２の内部電極層が配置される同一平面上の誘電体層上には、メッシュ状に形成される第２のメッシュ部を有する、積層セラミックコンデンサ。 including a plurality of laminated dielectric layers and a plurality of internal electrode layers alternately laminated with the plurality of dielectric layers, a first main surface and a second main surface facing each other in the height direction; a first side surface and a second side surface facing each other in a width direction perpendicular to the height direction; a first end surface and a second end surface facing each other in a length direction perpendicular to the height direction and the width direction; a laminate having
a first external electrode disposed on at least the first end surface;
a second external electrode disposed on at least the second end surface;
In a multilayer ceramic capacitor having
The internal electrode layers include a first internal electrode layer and a second internal electrode layer,
the first internal electrode layer and the second internal electrode layer are arranged on different dielectric layers;
a first mesh portion formed in a mesh shape on the dielectric layer on the same plane where the first internal electrode layer is arranged;
A laminated ceramic capacitor having a second mesh portion formed in a mesh shape on the dielectric layers on the same plane where the second internal electrode layers are arranged.
前記第１の側面側に位置し、前記第１の側面と前記第１の側面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第１の側面側外層部と、
前記第２の側面側に位置し、前記第２の側面と前記第２の側面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第２の側面側外層部と、
を有し、
前記第１のメッシュ部および前記第２のメッシュ部は、前記第１の側面側外層部と前記第２の側面側外層部の内部に位置する、請求項１または請求項２に記載の積層セラミックコンデンサ。 The laminate includes an inner layer portion in which the first internal electrode layer and the second internal electrode layer face each other;
a first side surface formed of the plurality of dielectric layers positioned between the first side surface and an outermost surface of the inner layer portion on the first side surface side; an outer layer;
a second side surface formed of the plurality of dielectric layers positioned between the second side surface and an outermost surface of the inner layer portion on the second side surface side; an outer layer;
has
3. The laminated ceramic according to claim 1, wherein said first mesh portion and said second mesh portion are positioned inside said first side outer layer portion and said second side outer layer portion. capacitor.
前記第２のメッシュ部は、前記第１の側面の表面および前記第２の側面の表面ならびに第１の端面の表面および第２の端面の表面には露出していない、請求項１ないし請求項３のいずれかに記載の積層セラミックコンデンサ。 The first mesh portion is not exposed on the surface of the first side surface, the surface of the second side surface, the surface of the first end surface, and the surface of the second end surface,
The second mesh portion is not exposed on the surface of the first side surface, the surface of the second side surface, the surface of the first end surface, and the surface of the second end surface. 4. The multilayer ceramic capacitor according to any one of 3.
前記第２の内部電極層は、第２の矩形部と前記第２の矩形部に接続される第２の傾斜部と前記第２の傾斜部に接続され、その一方端部が前記第２の端面に引き出される第２の引出部と、を有し、
前記第１の引出部の幅は、第１の傾斜部を介して前記第１の矩形部の幅よりも小さく、
前記第２の引出部の幅は、第２の傾斜部を介して前記第２の矩形部の幅よりも小さい、請求項１ないし請求項４のいずれかに記載の積層セラミックコンデンサ。 The first internal electrode layer has a first rectangular portion, a first inclined portion connected to the first rectangular portion, and a first inclined portion connected to the first inclined portion. and a first lead-out portion that is led out to the end face,
The second internal electrode layer includes a second rectangular portion, a second inclined portion connected to the second rectangular portion, and a second inclined portion connected to the second inclined portion, one end of which is connected to the second rectangular portion. and a second lead-out portion that is led out to the end face,
the width of the first drawer section is smaller than the width of the first rectangular section through the first inclined section;
5. The multilayer ceramic capacitor according to claim 1, wherein the width of said second lead-out portion is smaller than the width of said second rectangular portion through a second inclined portion.
少なくとも前記第１の端面上に配置される第１の外部電極と、
少なくとも前記第２の端面上に配置される第２の外部電極と、
前記内部電極層は、第1の内部電極層および第２の内部電極層を含み、
前記積層体は、前記第１の内部電極層と前記第２の内部電極層が対向する内層部と、
前記第１の主面側に位置し、前記第１の主面と前記第１の主面側の前記内層部の最表面とその最表面の延長線上との間に位置する前記複数の誘電体層から形成される第１の主面側外層部と、
前記第２の主面側に位置し、前記第２の主面と前記第２の主面側の前記内層部の最表面とその最表面の延長線上との間に位置する複数の誘電体層から形成される第２の主面側外層部と、
前記第１の側面側に位置し、前記第１の側面と前記第１の側面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第１の側面側外層部と、
前記第２の側面側に位置し、前記第２の側面と前記第２の側面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第２の側面側外層部と、
前記第１の端面側に位置し、前記第１の端面と前記第１の端面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第１の端面側外層部と、
前記第２の端面側に位置し、前記第２の端面と前記第２の端面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第２の端面側外層部と、
を有し、
前記第１の内部電極層および前記第２の内部電極層は、それぞれ異なる前記誘電体層上に配置されており、
前記第１の内部電極層と同一平面の誘電体層上には、メッシュ状に形成された第１のメッシュ部を有し、
前記第２の内部電極層と同一平面上の誘電体層上には、メッシュ状に形成された第２のメッシュ部を有する、積層セラミックコンデンサの製造方法であって、
有機バインダを含む複数の誘電体シートを準備する工程と、
前記誘電体シートを複数枚積層することで、前記第１の主面側外層部となる部分を形成する工程と、
前記誘電体シート上に内部電極層用の導電性ペーストを印刷し、前記第１の内部電極層のパターンを有する誘電体シートを形成する工程と、
前記誘電体シート上に内部電極層用の導電性ペーストを印刷し、前記第２の内部電極層のパターンを有する誘電体シートを形成する工程と、
前記第１の側面側外層部および前記第１の端面側外層部となる位置の前記誘電体シート上に、メッシュ部用のペーストを印刷し、第１のメッシュ部のパターンを形成する工程と、
前記第２の側面側外層部および前記第２の端面側外層部となる位置の前記誘電体シート上に、メッシュ部用のペーストを印刷し、第２のメッシュ部のパターンを形成する工程と、
前記誘電体シートを複数枚積層することで、前記第２の主面側外層部となる部分を形成する工程と、を有し、
第１の主面側外層部となる部分と、前記内層部となる部分と、前記第２の主面側内層部となる部分と、を積層し、未焼成の積層体ブロックを作製する工程と、
前記未焼成の積層体ブロックをカットし、個片化された焼成前の積層体を作製する工程と、
前記個片化された未焼成の積層体を焼成し、積層体を作製する工程と、
を備え、
前記個片化された焼成前の積層体を作製する工程において、前記第１のメッシュ部のパターンが個片化された焼成前の積層体の段階では前記第１の側面となる面および第２の側面となる面、および前記第１の端面となる面に引き出されるように形成され、
前記個片化された焼成前の積層体を作製する工程において、前記第２のメッシュ部のパターンが個片化された焼成前の積層体の段階で、前記第１の側面となる面および第２の側面となる面、および前記第３の端面となる面に引き出されるように形成され、
前記個片化された未焼成の積層体を焼成し、積層体を作製する工程において、前記第１の側面となる面および第２の側面となる面、および前記第１の端面となる面に引き出されるように形成された前記第１のメッシュ部のパターンが、前記第１の側面となる面および第２の側面となる面、および前記第１の端面となる面に引き出される部分においてのみ焼成によって焼き切り、焼成後には第１のメッシュ部が、前記第１の側面となる面および第２の側面となる面、および前記第１の端面となる面には露出させず、
前記個片化された未焼成の積層体を焼成し、積層体を作製する工程において、前記第１の側面となる面および第２の側面となる面、および前記第２の端面となる面に引き出されるように形成された前記第２のメッシュ部のパターンが、前記第１の側面となる面および第２の側面となる面、および前記第２の端面となる面に引き出される部分においてのみ焼成によって焼き切り、焼成後には第２のメッシュ部が、前記第１の側面となる面および第２の側面となる面、および前記第１の端面となる面には露出させない、積層セラミックコンデンサの製造方法。 including a plurality of laminated dielectric layers and internal electrode layers laminated alternately with the plurality of dielectric layers; a laminate including a side surface and a second side surface, and a first end surface and a second end surface facing each other;
a first external electrode disposed on at least the first end surface;
a second external electrode disposed on at least the second end surface;
The internal electrode layers include a first internal electrode layer and a second internal electrode layer,
The laminate includes an inner layer portion in which the first internal electrode layer and the second internal electrode layer face each other;
The plurality of dielectrics positioned on the first principal surface side and between the first principal surface, the outermost surface of the inner layer portion on the first principal surface side, and an extension line of the outermost surface a first main surface side outer layer formed from a layer;
a plurality of dielectric layers positioned on the second main surface side and between the second main surface, the outermost surface of the inner layer portion on the second main surface side, and an extension line of the outermost surface a second main surface side outer layer formed from
a first side surface formed of the plurality of dielectric layers positioned between the first side surface and an outermost surface of the inner layer portion on the first side surface side; an outer layer;
a second side surface formed from the plurality of dielectric layers positioned between the second side surface and an outermost surface of the inner layer portion on the second side surface side; an outer layer;
a first end face side formed of the plurality of dielectric layers positioned between the first end face and an outermost surface of the inner layer portion on the first end face side; an outer layer;
a second end face side formed of the plurality of dielectric layers positioned between the second end face and an outermost surface of the inner layer portion on the second end face side; an outer layer;
has
the first internal electrode layer and the second internal electrode layer are arranged on different dielectric layers;
A first mesh portion formed in a mesh shape is provided on the dielectric layer on the same plane as the first internal electrode layer,
A method for manufacturing a multilayer ceramic capacitor, wherein a second mesh portion formed in a mesh shape is formed on a dielectric layer on the same plane as the second internal electrode layer, comprising:
providing a plurality of dielectric sheets including an organic binder;
laminating a plurality of the dielectric sheets to form a portion to be the first main surface side outer layer portion;
a step of printing a conductive paste for internal electrode layers on the dielectric sheet to form a dielectric sheet having a pattern of the first internal electrode layers;
a step of printing a conductive paste for internal electrode layers on the dielectric sheet to form a dielectric sheet having a pattern of the second internal electrode layers;
a step of printing a paste for a mesh portion on the dielectric sheet at positions to be the first side surface side outer layer portion and the first end surface side outer layer portion to form a pattern of the first mesh portion;
a step of printing a paste for a mesh portion on the dielectric sheet at positions to be the second side surface side outer layer portion and the second end surface side outer layer portion to form a second mesh portion pattern;
laminating a plurality of the dielectric sheets to form a portion to be the second main surface side outer layer portion;
a step of laminating a portion to be the first principal surface side outer layer portion, the portion to be the inner layer portion, and the portion to be the second principal surface side inner layer portion to produce an unfired laminate block; ,
a step of cutting the unfired laminate block to produce individualized laminates before firing;
A step of firing the singulated unfired laminate to produce a laminate;
with
In the step of producing the singulated laminate before firing, at the stage of the laminate before firing in which the pattern of the first mesh portion is singulated, the surface to be the first side surface and the second side formed so as to be pulled out to the surface that becomes the side surface of and the surface that becomes the first end surface,
In the step of producing the singulated laminate before firing, at the stage of the laminate before firing in which the pattern of the second mesh part is singulated, the surface to be the first side surface and the first side surface formed so as to be pulled out to the surface that becomes the second side surface and the surface that becomes the third end surface,
In the step of firing the singulated unfired laminate to produce a laminate, on the surface to be the first side surface, the surface to be the second side surface, and the surface to be the first end surface The pattern of the first mesh part formed to be pulled out is fired only in the part where it is pulled out to the surface to be the first side surface, the surface to be the second side surface, and the surface to be the first end surface. After firing and firing, the first mesh part is not exposed on the surface that will be the first side surface, the surface that will be the second side surface, and the surface that will be the first end surface,
In the step of firing the singulated unfired laminate to produce a laminate, on the surface to be the first side surface, the surface to be the second side surface, and the surface to be the second end surface The pattern of the second mesh part formed so as to be drawn out is fired only in the part drawn out to the surface to be the first side surface, the surface to be the second side surface, and the surface to be the second end surface. and after firing, the second mesh portion is not exposed on the surface to be the first side surface, the surface to be the second side surface, and the surface to be the first end surface. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021181363A JP2023069478A (en) | 2021-11-05 | 2021-11-05 | Multilayer ceramic capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021181363A JP2023069478A (en) | 2021-11-05 | 2021-11-05 | Multilayer ceramic capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023069478A true JP2023069478A (en) | 2023-05-18 |
Family
ID=86328075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021181363A Pending JP2023069478A (en) | 2021-11-05 | 2021-11-05 | Multilayer ceramic capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2023069478A (en) |
-
2021
- 2021-11-05 JP JP2021181363A patent/JP2023069478A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI406309B (en) | Multi-layered ceramic electronic component | |
| KR101823246B1 (en) | Multi-layered ceramic electronic part and board for mounting the same | |
| KR101376828B1 (en) | Multi-Layered Ceramic Electronic Component and Manufacturing Method of the Same | |
| KR20150018650A (en) | Multi-layered ceramic electronic part, board for mounting the same and manufacturing method thereof | |
| KR101927731B1 (en) | Multilayer ceramic capacitor | |
| KR20150048045A (en) | Ceramic electronic component and taped electronic component series | |
| JP2010165910A (en) | Ceramic electronic component | |
| US20200168400A1 (en) | Multilayer ceramic electronic component | |
| JP2015109410A (en) | Ceramic electronic component and manufacturing method for ceramic electronic component | |
| KR20140085097A (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
| WO2007148556A1 (en) | Multilayered ceramic electronic part | |
| JP2021034440A (en) | Multilayer ceramic electronic part | |
| JP2019192862A (en) | Multilayer ceramic capacitor and manufacturing method of the same | |
| KR20190121200A (en) | Multilayer ceramic electronic component | |
| JP2022039808A (en) | Laminated ceramic capacitor | |
| JP2021002604A (en) | Multilayer ceramic electronic component | |
| JP7003889B2 (en) | Multilayer ceramic electronic components and their mounting structure | |
| JP2021034458A (en) | Layered ceramic electronic component | |
| KR20200133319A (en) | Multilayered capacitor | |
| JP2012009556A (en) | Ceramic electronic component and method of manufacturing the same | |
| US11810726B2 (en) | Multilayer ceramic capacitor | |
| JP2021089924A (en) | Multilayer ceramic electronic component | |
| JP2017216328A (en) | Ceramic capacitor | |
| US11361906B2 (en) | Multilayer ceramic electronic component | |
| JP2023069478A (en) | Multilayer ceramic capacitor |