JP2000340448A - Laminated ceramic capacitor - Google Patents

Laminated ceramic capacitor

Info

Publication number
JP2000340448A
JP2000340448A JP11152986A JP15298699A JP2000340448A JP 2000340448 A JP2000340448 A JP 2000340448A JP 11152986 A JP11152986 A JP 11152986A JP 15298699 A JP15298699 A JP 15298699A JP 2000340448 A JP2000340448 A JP 2000340448A
Authority
JP
Japan
Prior art keywords
margin
internal electrode
layers
laminated
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11152986A
Other languages
Japanese (ja)
Inventor
Osamu Toyama
修 外山
Original Assignee
Kyocera Corp
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp, 京セラ株式会社 filed Critical Kyocera Corp
Priority to JP11152986A priority Critical patent/JP2000340448A/en
Publication of JP2000340448A publication Critical patent/JP2000340448A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a laminated ceramic capacitor for preventing the deterioration of the reliability of insulation due to inner defects such as any partial crack or partial peeling inside a laminated body. SOLUTION: In a laminated ceramic capacitor 10, terminal electrodes 6 and 7 are formed at the both edge parts of a laminated body 1 in which an under margin part 1a constituted of plural dielectric layers 2, a capacity generating part 1b in which inner electrode layers 3 and 4 extended in mutually different edge part directions between the plural dielectric layers 2, and faced through the dielectric layer 2 to each other are formed, and a top margin part 1c constituted of the plural dielectric layers 2 are laminated. Then, a dummy electrode 5 is interposed in a plane region including a region where a pair of inner electrode layers 3 and 4 are faced to each other between the dielectric layers 2 constituting the under margin part 1a.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は積層セラミックコン
デンサに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer ceramic capacitor.

【0002】[0002]

【従来の技術】従来、積層セラミックコンデンサは、図
10に示すように、複数の矩形状誘電体層2を積層して
成る積層体1の内部に、互いに異なる端部方向に延出
し、且つ誘電体層2を介して互いに対向する内部電極層
3、4を配置するとともに、該積層体1の一方の端部に
一方の内部電極層3と接続する端子電極6を、該積層体
1の他方の端部に他方の内部電極層4と接続する端子電
極7を形成していた。
2. Description of the Related Art Conventionally, as shown in FIG. 10, a multilayer ceramic capacitor has a plurality of rectangular dielectric layers 2 stacked in a multilayer body 1 extending in mutually different end directions and having a dielectric constant. The internal electrode layers 3 and 4 opposed to each other via the body layer 2 are arranged, and a terminal electrode 6 connected to one internal electrode layer 3 at one end of the multilayer body 1 is connected to the other end of the multilayer body 1. The terminal electrode 7 connected to the other internal electrode layer 4 was formed at the end of the.

【0003】このような積層セラミックコンデンサは、
まず、例えばチタン酸バリウムなどの誘電体セラミック
材料の粉末を有機バインダーに分散させたセラミックス
ラリーを厚み20〜50μmのシート状に成形してグリ
ーンシートを作成する。そして、このようなグリーンシ
ートをAg−Pdを主成分とする導電性ペーストを用い
てクリーン印刷法等により、内部電極層となる電極パタ
ーンを印刷する。この時、必要に応じて、内部電極パタ
ーンが形成された誘電体グリーンシートは、内部電極パ
ターンが積層体の一方の端部から延出するパターンを有
するものと、他方の端部から延出するパターンを有する
ものとを作成する。
[0003] Such a multilayer ceramic capacitor includes:
First, a ceramic slurry in which a powder of a dielectric ceramic material such as barium titanate is dispersed in an organic binder is formed into a sheet having a thickness of 20 to 50 μm to form a green sheet. Then, an electrode pattern serving as an internal electrode layer is printed on such a green sheet by a clean printing method or the like using a conductive paste containing Ag-Pd as a main component. At this time, if necessary, the dielectric green sheet on which the internal electrode pattern is formed has a pattern in which the internal electrode pattern has a pattern extending from one end of the laminate, and extends from the other end. Create one with a pattern.

【0004】次に、上述の2種類のグリーンシートを交
互に複数積層圧着をして、さらにその両側に内部電極パ
ターンが印刷されていないグリーンシートを複数枚積み
重ねる。
Next, a plurality of the above-mentioned two types of green sheets are alternately laminated and pressed, and a plurality of green sheets having no internal electrode pattern printed on both sides thereof are stacked.

【0005】こうして得られた未焼成状態の大型の積層
体を各々内部電極層が積層体の端面に露出するようにし
てチップ状に切断する。その後、脱バインダー処理及び
焼成処理する。これにより、焼結された積層体が得ら
れ、同時に前記内部電極パターンは内部電極となる。
The thus obtained large-sized laminate in the unfired state is cut into chips so that the internal electrode layers are exposed at the end faces of the laminate. Thereafter, a binder removal treatment and a baking treatment are performed. As a result, a sintered laminate is obtained, and at the same time, the internal electrode pattern becomes an internal electrode.

【0006】そして、内部電極層が延出する積層体の端
面に導電ペーストを塗布し、これを焼き付けて外部電極
を形成することにより、積層チップコンデンサが完成す
る。
[0006] Then, a conductive paste is applied to the end face of the laminated body from which the internal electrode layers extend, and the paste is baked to form external electrodes, thereby completing a multilayer chip capacitor.

【0007】ところで近年、積層セラミックコンデンサ
の大容量化が進み、現在では積層数が100層以上とな
り、しかも、焼成前の誘電体グリーンシートのシート厚
みが10μm以下、例えば6〜9μmとなってきてい
る。
In recent years, the capacity of multilayer ceramic capacitors has been increased, and the number of laminated ceramic capacitors has increased to 100 or more, and the thickness of dielectric green sheets before firing has been reduced to 10 μm or less, for example, 6 to 9 μm. I have.

【0008】このように、グリーンシートの厚みが非常
に薄くなり、シート自体の剛性が低下してしまうため、
上述の通常のグリーンシート単独積層方法で、積層する
ことが困難となっている。
As described above, the thickness of the green sheet becomes extremely thin, and the rigidity of the sheet itself is reduced.
It is difficult to laminate by the normal green sheet single lamination method described above.

【0009】このため、非常に薄いグリーンシートの剛
性を補うために、ポリエチレンテレフタレートフィルム
等からなる長尺なキャリアフィルム上にグリーンシート
を形成し、積層の直前までキャリアテープ上のグリーン
シートを用いる。即ち、内部電極層となるパターンの形
成は、キャリアテープ上のグリーンシートに施されるこ
とになる。
Therefore, in order to supplement the rigidity of a very thin green sheet, a green sheet is formed on a long carrier film made of a polyethylene terephthalate film or the like, and the green sheet on the carrier tape is used until immediately before lamination. That is, the pattern to be the internal electrode layer is formed on the green sheet on the carrier tape.

【0010】そして、積層においては、下部側から複数
のグリーンシートから成るアンダーマージン部、複数の
所定内部電極パターンが形成されたグリーンシートから
なる容量発生部、複数のグリーンシートから成るトップ
マージン部の順に積層配置される。
In the lamination, an under margin portion composed of a plurality of green sheets from a lower side, a capacitance generation portion composed of a green sheet on which a plurality of predetermined internal electrode patterns are formed, and a top margin portion composed of a plurality of green sheets are provided. They are sequentially stacked and arranged.

【0011】例えば、容量発生部の積層においては、ア
ンダーマージン部となる上部側のシート上に、内部電極
パターンを形成したグリーンシートを、所定長さだけキ
ャリーテープから剥離し、所定長さに裁断して直ちに載
置し、仮プレスによる熱圧着を行ない、アンダーマージ
ン部と一体化させる。その後、内部電極パターンを形成
したグリーンシートを、所定長さだけキャリーテープか
ら剥離し、所定長さに裁断して直ちに載置し、仮プレス
による熱圧着を行ない、先のグリーンシート上に一体化
させる。このようにして、100〜200層の内部電極
パターンを形成したグリーンシートの載置、仮プレスに
よる熱圧着を行ない、最後に、トップマージン部となる
複数のシートを載置し、仮プレスによる熱圧着を行なう
このようにした内部電極パターンが形成されていないグ
リーンシート、内部電極パターンが形成されていたグリ
ーンシートが積層された未焼成積層体を、本プレスを行
い、薄膜高積層の積層セラミックコンデンサを高い精度
で製造することができる。即ち、積層体1はグリーンシ
ートの積層時の下方向から、アンダーマージン部1a、
容量発生部1b、トップマージン部1cから構成される
ことになる。
For example, in the case of laminating a capacity generating section, a green sheet having an internal electrode pattern formed thereon is peeled off from a carry tape by a predetermined length on an upper sheet serving as an under-margin section, and cut into a predetermined length. Then, it is immediately placed and subjected to thermocompression bonding by a temporary press to be integrated with the under margin portion. After that, the green sheet on which the internal electrode pattern is formed is peeled off from the carry tape by a predetermined length, cut into a predetermined length, immediately placed, and thermally pressed by a temporary press to be integrated with the previous green sheet. Let it. In this way, the green sheet on which the internal electrode patterns of 100 to 200 layers are formed is placed, and thermocompression bonding is performed by a temporary press. Finally, a plurality of sheets serving as a top margin portion are placed, and the heat is applied by the temporary press. The green sheet without the internal electrode pattern formed as described above and the unsintered laminate in which the green sheet with the internal electrode pattern is formed are subjected to the main press to obtain a thin-film high-layered laminated ceramic capacitor. Can be manufactured with high accuracy. That is, the laminated body 1 has an under margin portion 1a,
It consists of a capacitance generating section 1b and a top margin section 1c.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、上述の
容量発生部1bを構成する内部電極パターンが形成され
た非常に薄いグリーンシートを順次載置、仮プレスを施
すと、容量発生部1bを構成する下から第1層目の内部
電極パターンと下から第2層目の内部電極パターンとの
間に挟まれるグリーンシートでシートの両内部電極パタ
ーンの対向部分の境界付近、詳しくは対向部分の境界線
より内部側に入り込んだ領域で部分剥離や部分亀裂が発
生してしまうという問題があった。これは、例えば、4
0〜50層目の載置、仮プレス時に発生してしまう。
However, when the extremely thin green sheets on which the internal electrode patterns constituting the above-described capacitance generating section 1b are formed are sequentially placed and temporarily pressed, the capacitance generating section 1b is formed. A green sheet sandwiched between the internal electrode pattern of the first layer from the bottom and the internal electrode pattern of the second layer from the bottom, near the boundary between the opposing portions of both internal electrode patterns of the sheet, more specifically, the boundary line of the opposing portion There is a problem that a partial peeling or a partial crack occurs in a region that has entered more inside. This is, for example, 4
This occurs at the time of placing the 0th to 50th layers and temporary pressing.

【0013】従って、このような状態で積層体を焼成し
て完成した積層セラミックコンデンサでは、図10中、
丸印Rに示す部位に、図11のように亀裂などが発生し
た状態となっしまう。即ち、一方の端子電極6に接続す
る内部電極層3と他方の端子電極7に接続する内部電極
層4との間の誘電体層2xで、絶縁特性が劣化して、お
互いに短絡してしまい、所定容量が得られないという問
題があった。
Accordingly, in the multilayer ceramic capacitor completed by firing the laminate in such a state, FIG.
At the portion indicated by the circle R, a crack or the like is generated as shown in FIG. That is, in the dielectric layer 2x between the internal electrode layer 3 connected to the one terminal electrode 6 and the internal electrode layer 4 connected to the other terminal electrode 7, the insulation characteristics are deteriorated, and short-circuiting occurs. However, there is a problem that a predetermined capacity cannot be obtained.

【0014】上述の部分亀裂や部分剥離は、容量発生部
1bを構成する下から第1層目の内部電極パターンと下
から第2層目の内部電極パターンとの間に挟まれるグリ
ーンシート(2x)で発生すること、累積仮プレス回数
が40〜50回程に達した時に発生するなどの特異な傾
向を示す。
The above-described partial cracks and partial peeling are caused by a green sheet (2x) sandwiched between the internal electrode pattern of the first layer from the bottom and the internal electrode pattern of the second layer from the bottom constituting the capacity generating portion 1b. ), And when the cumulative number of temporary presses reaches about 40 to 50 times.

【0015】この容量発生部1bの下から第1層目の内
部電極パターンと第2層目の内部電極パターンとは、上
述の積層順序でからすると、グリーンシートとの密着性
が大きく低下してしまう最初の積層部分である。また同
時に、累積仮プレス回数が容量発生部1bで最も多い部
分である。
When the first layer internal electrode pattern and the second layer internal electrode pattern from below the capacitance generating portion 1b are arranged in the above-described lamination order, the adhesion to the green sheet is greatly reduced. This is the first layered part to end. At the same time, the cumulative number of temporary presses is the largest in the capacity generating section 1b.

【0016】このことは、部分亀裂及び部分剥離は、内
部電極パターンと誘電体シートとの密着性及び内部電極
パターンの周囲に伸展する誘電体シートとの関係による
ものと考えられる。
This is presumably because the partial cracks and partial peeling are due to the adhesion between the internal electrode pattern and the dielectric sheet and the relationship between the dielectric sheet extending around the internal electrode pattern.

【0017】即ち、アンダーマージン部1aを構成する
複数の誘電体シート間の密着性は、シート全面が同種材
料どうしの接触であるため良好である。また、アンダー
マージン部1aの最上層側の誘電体シートと容量発生部
域1bの最下層の誘電体シートとの間の密着性も同様で
ある。
That is, the adhesion between the plurality of dielectric sheets constituting the under-margin portion 1a is good because the entire surface of the sheets is in contact with the same material. The same applies to the adhesion between the uppermost dielectric sheet of the under margin portion 1a and the lowermost dielectric sheet of the capacitance generating section 1b.

【0018】これに対して、容量発生部1bの最下層の
内部電極パターンとその上の誘電体シート(2x)との
密着性は、内部電極パターンの周囲のマージン部を除い
て誘電体材料と導電材料との異種材料の接触となり、密
着性は大きく低下してしまう。
On the other hand, the adhesion between the lowermost internal electrode pattern of the capacitance generating portion 1b and the dielectric sheet (2x) thereon is determined by the dielectric material except for the margin around the internal electrode pattern. Different materials come into contact with the conductive material, and the adhesion is greatly reduced.

【0019】この密着性の良好な状態から密着性が低下
した部位に、仮プレスの際にシート間が剥離しようとす
る応力が、密着性のフエーズが急変するこの部分に集中
するものと考えられる。
It is considered that the stress that tends to separate the sheets during the temporary press is concentrated on this portion where the phase of the adhesiveness changes suddenly at the portion where the adhesiveness has decreased from the state of good adhesiveness. .

【0020】また、内部電極パターンが形成されたグリ
ーンシートでは、内部電極パターン領域と、その周囲
(サイドマージン部やエンドマージン部)の誘電体材料
が単独に存在する領域では、誘電体シート自身の伸展の
度合いが異なる。しかも、累積仮プレス回数の最も多い
容量発生部1bの下から第1層の内部電極パターンを形
成した誘電体シートでは、その伸展度合いによる応力が
最大になる。そして、この伸展した応力に対する復元力
が内部電極パターンの対向領域内に集中するものと考え
られる。
In the green sheet on which the internal electrode pattern is formed, the area of the internal electrode pattern and the surrounding area (side margin or end margin) where the dielectric material exists alone are not covered by the dielectric sheet itself. The degree of extension is different. In addition, in the dielectric sheet in which the first-layer internal electrode pattern is formed from under the capacitance generating portion 1b having the largest cumulative number of temporary presses, the stress due to the degree of extension becomes maximum. Then, it is considered that the restoring force against the extended stress is concentrated in the region facing the internal electrode pattern.

【0021】上述の部分亀裂や部分剥離などは、上述の
部分に1回発生してしまうと、その後、クリーンシート
の載置・仮プレスを繰り返しても、この部分以外に発生
することはない。
If the above-mentioned partial crack or partial peeling occurs once in the above-mentioned portion, even if the subsequent placement and provisional press of the clean sheet are repeated, it will not occur in any other portion.

【0022】本発明は問題点に鑑みて案出されたもので
あり、薄膜高積層の積層セラミックコンデンサにおい
て、グリーンシートの部分亀裂や部分剥離などによる絶
縁信頼性が低下することがない積層セラミックコンデン
サを提供することである。
The present invention has been devised in view of the above problems, and in a multilayer ceramic capacitor having a high lamination of thin films, a multilayer ceramic capacitor in which insulation reliability does not decrease due to a partial crack or partial peeling of a green sheet. It is to provide.

【0023】[0023]

【課題を解決するための手段】本発明の積層セラミック
コンデンサは、 複数の誘電体層から成るアンダーマー
ジン部と、複数の誘電体層の層間に互いに異なる端部方
向に延出し、且つ誘電体層を介して互いに対向する内部
電極層が形成された容量発生部と、複数の誘電体層から
なるトップマージン部とが順次積層されて成る積層体の
両端部に端子電極を形成した積層セラミックコンデンサ
において、前記アンダーマージン部の誘電体層間で、少
なくとも前記容量発生部の内部電極層と対向する領域に
ダミー電極層を介在させたことを特徴とする積層セラミ
ックコンデンサである。
According to the present invention, there is provided a multilayer ceramic capacitor comprising: an under-margin portion comprising a plurality of dielectric layers; and a plurality of dielectric layers extending in different end directions between the dielectric layers. A multilayer ceramic capacitor in which terminal electrodes are formed at both ends of a multilayer body in which a capacitance generating section in which internal electrode layers facing each other are formed, and a top margin section made up of a plurality of dielectric layers are sequentially stacked. A multilayer ceramic capacitor, characterized in that a dummy electrode layer is interposed at least in a region facing the internal electrode layer of the capacitance generating portion between the dielectric layers of the under margin portion.

【0024】[0024]

【作用】以上のように、本発明では、アンダーマージン
部の誘電体層間に、内部電極層の対向領域に対応する形
状で、ダミー電極層が形成されている。
As described above, in the present invention, the dummy electrode layer is formed between the dielectric layers in the under-margin portion in a shape corresponding to the region facing the internal electrode layer.

【0025】従って、容量発生部を形成するにあたり、
アンダーマージン部上に、内部電極パターンが形成され
た薄いグリーンシートを積層しても、誘電体グリーンシ
ートに部分亀裂や部分剥離が発生するシートを、アンダ
ーマージン部を構成するダミー電極と接するシートとな
る。これにより、実際の容量発生においては、部分亀裂
や部分剥離は全く関係なくなるため、内部電極層間で短
絡することがなく、安定した絶縁信頼性が維持できるこ
とになる。
Therefore, in forming the capacitance generating section,
Even if a thin green sheet on which an internal electrode pattern is formed is laminated on the under margin part, a sheet in which a partial crack or partial peeling occurs in the dielectric green sheet is referred to as a sheet in contact with a dummy electrode constituting the under margin part. Become. As a result, in actual capacity generation, partial cracks and partial peeling are completely irrelevant, so that no short circuit occurs between the internal electrode layers, and stable insulation reliability can be maintained.

【0026】即ち、容量発生部分に内部欠陥を発生させ
ることがなく、高容量の積層セラミックコンデンサとな
る。
That is, a high-capacity multilayer ceramic capacitor is obtained without causing internal defects in the capacitance generating portion.

【0027】[0027]

【発明の実施の形態】図1は本発明の積層セラミックコ
ンデンサの外観斜視図であり、図2は図1中切断面線X
−Xによる断面図であり、図3は積層体部分の分解斜視
図である。
FIG. 1 is an external perspective view of a multilayer ceramic capacitor according to the present invention, and FIG. 2 is a sectional view taken along a line X in FIG.
FIG. 3 is a cross-sectional view taken along a line -X, and FIG.

【0028】図において、1は積層体、2は誘電体セラ
ミックからなる誘電体層、3、4は内部電極層であり、
5はダミー電極層であり、6、7は端子電極ある。
積層体1は、積層方向に下部側より、アンダーマージ
ン部1a、容量発生部1b、トップマージン部1cとか
ら構成されている。
In the figure, 1 is a laminate, 2 is a dielectric layer made of a dielectric ceramic, 3 and 4 are internal electrode layers,
5 is a dummy electrode layer, and 6 and 7 are terminal electrodes.
The laminated body 1 is composed of an under margin portion 1a, a capacitance generating portion 1b, and a top margin portion 1c from the lower side in the laminating direction.

【0029】アンダーマージン部1a、容量発生部1
b、トップマージン部1cともに、複数の誘電体層2が
積層されて構成されている。
Under margin portion 1a, capacitance generating portion 1
Both b and the top margin portion 1c are configured by laminating a plurality of dielectric layers 2.

【0030】アンダーマージン部1a及びトップマージ
ン部1cは、容量発生部1bの機械的な強度を補完する
ものであり、各々複数の誘電体層2を合計して約100
μm程度となるように所定層の誘電体層から構成されて
いる。
The under-margin portion 1a and the top-margin portion 1c complement the mechanical strength of the capacitance generating portion 1b.
It is composed of a predetermined dielectric layer so as to have a thickness of about μm.

【0031】容量発生部1bは、複数の誘電体層2が積
層されているとともに、各層間に内部電極層3、4が配
置されている。一方の内部電極層3は、誘電体層2の層
間に、積層体1の一方の端面に露出するように、誘電体
層2上に中央部分から一方端面方向に向かって延出する
ように形成されている。また、他方の内部電極層4は、
内部電極層3を形成した誘電体層2の層間と隣接する層
間に、積層体1の他方の端面に露出するように、誘電体
層2上に中央部分から他方端面方向に向かって延出する
ように形成されている。
In the capacitance generating section 1b, a plurality of dielectric layers 2 are laminated, and internal electrode layers 3, 4 are arranged between the respective layers. One of the internal electrode layers 3 is formed between the dielectric layers 2 so as to be exposed at one end face of the multilayer body 1 so as to extend from the central portion toward the one end face on the dielectric layer 2. Have been. The other internal electrode layer 4 is
Between the interlayer of the dielectric layer 2 on which the internal electrode layer 3 is formed and the adjacent layer, the dielectric layer 2 extends from the central portion toward the other end face so as to be exposed on the other end face of the laminate 1. It is formed as follows.

【0032】これにより、内部電極層3と内部電極層4
とは、間に誘電体層2を介してその中央部分で互いに対
向している。この対向部分で所定容量成分が発生するこ
とになる。
As a result, the internal electrode layers 3 and 4
Are opposed to each other at the central portion with the dielectric layer 2 interposed therebetween. A predetermined capacitance component is generated at the facing portion.

【0033】積層体1の一対の端面には、端子電極6、
7が形成されている。内部電極層3は、積層体1の一方
の短辺側端面に形成された端子電極6と電気的に接続さ
れている。また、内部電極層4は、積層体1の他方の短
辺側端面に形成された端子電極7と電気的に接続されて
いる。
The terminal electrodes 6,
7 are formed. The internal electrode layer 3 is electrically connected to a terminal electrode 6 formed on one short side end surface of the multilayer body 1. The internal electrode layer 4 is electrically connected to a terminal electrode 7 formed on the other short side end surface of the multilayer body 1.

【0034】上述の誘電体層2は、チタン酸バリウム、
チタン酸ストロンチウムなどの誘電体セラミックからな
り、その厚みは、10μm未満の非常に薄いものであ
る。
The above-mentioned dielectric layer 2 is made of barium titanate,
It is made of a dielectric ceramic such as strontium titanate and has a very small thickness of less than 10 μm.

【0035】また、内部電極層3、4は、Pt、Pd、
Agなどの貴金属材料あるいはNiなどの卑金属材料か
ら成り、例えば2μm程度である。
The internal electrode layers 3 and 4 are composed of Pt, Pd,
It is made of a noble metal material such as Ag or a base metal material such as Ni, and has a thickness of, for example, about 2 μm.

【0036】さらに、端子電極6、7は、積層体1の一
対の端部にAgやCuを主成分とする下地導体膜、さら
に、その表面にNiメッキ、半田メッキなどのメッキ被
膜層が形成される。
Further, the terminal electrodes 6 and 7 have a base conductor film containing Ag or Cu as a main component on a pair of ends of the laminate 1 and a plating film layer such as Ni plating or solder plating on the surface thereof. Is done.

【0037】本発明の特徴は、アンダーマージン部1a
を形成する誘電体層2の層間に、ダミー用電極層5を配
置したことである。しかも、このダミー電極層5は積層
方向に隣接しあう2つの誘電体層2の層間に配置するこ
とが望ましい。また、ダミー電極層5の平面形状は、内
部電極層3と4との対向領域平面形状を含む形状をな
し、例えば、内部電極層3、4の一方と同一形状であ
る。
The feature of the present invention is that the under margin portion 1a is provided.
Is that the dummy electrode layer 5 is disposed between the dielectric layers 2 forming the. Moreover, it is desirable that the dummy electrode layer 5 is disposed between two adjacent dielectric layers 2 in the laminating direction. The planar shape of the dummy electrode layer 5 is a shape including the planar shape of the opposing region between the internal electrode layers 3 and 4, and is, for example, the same as one of the internal electrode layers 3 and 4.

【0038】このようにアンダーマージン部1aを構成
する誘電体層2の隣接しあう2つ層間にダミー電極層5
が配置しているため、従来のように、累積プレス回数が
多く、しかも、誘電体シート自身の伸展に伴う復元力が
集中する場合でも、例えば、アンダーマージン部1a中
の最下層のダミー電極層5とその上部のダミー電極層5
との間に介在された誘電体シート(図2、図3でそのシ
ート又は誘電体層を2xで記載する)の一部分、例えば
丸印Rに記載された領域に、部分亀裂xや部分剥離が発
生したとしても、容量発生部1bとは全く無関係部位で
発生するため、内部電極層3、4間の容量発生には全く
無関係となる。
As described above, the dummy electrode layer 5 is provided between two adjacent layers of the dielectric layer 2 constituting the under margin portion 1a.
In the case where the cumulative number of presses is large and the restoring force due to the extension of the dielectric sheet itself is concentrated, for example, the lowermost dummy electrode layer in the under-margin portion 1a can be used. 5 and its upper dummy electrode layer 5
In a part of the dielectric sheet (the sheet or the dielectric layer is indicated by 2x in FIGS. 2 and 3) interposed between them, for example, a region indicated by a circle R has a partial crack x or a partial peeling. Even if it occurs, it is generated at a portion completely unrelated to the capacitance generating portion 1b, and thus has nothing to do with the generation of capacitance between the internal electrode layers 3 and 4.

【0039】従って、この誘電体層(誘電体シート)2
xの内部領域に部分亀裂xや部分剥離が発生しても、平
面的には内部電極層3、4の対向領域の境界部分、実際
にはやや内部寄りに発生するので、亀裂が積層体1の外
観に現れることはない。
Therefore, this dielectric layer (dielectric sheet) 2
Even if a partial crack x or partial peeling occurs in the internal region of x, the crack occurs in the boundary between the opposing regions of the internal electrode layers 3 and 4 in a plane, actually slightly inward. Will not appear in the appearance.

【0040】また、誘電体層(誘電体シート)2xを挟
持するように配置された一対のダミー電極層5、5は、
部分亀裂や部分剥離によって、両者間の絶縁特性は劣化
してしまう。しかし、これらのダミー電極層5、5は一
方の端子電極3、例えば6に接続されているため、元来
互いに導通しあうため、薄膜高積層の積層セラミックコ
ンデンサの容量特性には何ら変動・劣化などを及ぼさな
い。同時に、信頼性についてもは実質的に低下させるも
のではない実用性に優れた積層セラミックコンデンサと
なる。
A pair of dummy electrode layers 5, 5 arranged so as to sandwich the dielectric layer (dielectric sheet) 2x includes
Due to partial cracking or partial peeling, the insulation properties between the two deteriorate. However, since these dummy electrode layers 5, 5 are connected to one terminal electrode 3, for example, 6, they are originally conductive to each other, so that the capacitance characteristics of the multilayer ceramic capacitor having a high lamination of thin films have no fluctuation or deterioration. And so on. At the same time, the multilayer ceramic capacitor is excellent in practical use without substantially reducing the reliability.

【0041】尚、図においては、ダミー電極層5の形状
は、電極層形成用製版種類の削減及びグリーンシートの
共用のため、内部電極層3または4と同一の形状となっ
ている。しかし、図9に示すように、ダミー電極層50
は、内部電極層3と4との対向領域に相当するパターン
であってもよい。この場合、ダミー電極層50は、端子
電極6、7とは非導通であるため、誘電体層2x内に部
分亀裂Xや部分剥離などが発生しても容量特性、絶縁特
性には何ら影響を及ぼさない。
In the figure, the shape of the dummy electrode layer 5 is the same as that of the internal electrode layer 3 or 4 in order to reduce the types of plate making for forming the electrode layer and to share the green sheet. However, as shown in FIG.
May be a pattern corresponding to a region where the internal electrode layers 3 and 4 face each other. In this case, since the dummy electrode layer 50 is non-conductive to the terminal electrodes 6 and 7, even if a partial crack X or partial peeling occurs in the dielectric layer 2x, there is no influence on the capacitance characteristic and the insulation characteristic. Has no effect.

【0042】上述の積層セラミックコンデンサ10は、
図4〜図8に示すように作製する。
The above-mentioned multilayer ceramic capacitor 10
It is manufactured as shown in FIGS.

【0043】まず、誘電体層2となるセラミックグリー
ンシートを形成する。このグリーンシートは、高容量化
のため、その厚みを非常に薄くする必要がある。即ち、
10μm以下のシート厚みであり、例えば6〜9μmな
どである。このようなグリーンシート11はそのシート
剛性を維持するために、樹脂フィルムなどからなる長尺
状のキャリアテープ12上に形成される。そのキャリア
テープ12の幅は、例えば20cmであり、その全長は
2000mである。
First, a ceramic green sheet serving as the dielectric layer 2 is formed. This green sheet needs to be very thin in order to increase the capacity. That is,
The sheet thickness is 10 μm or less, for example, 6 to 9 μm. Such a green sheet 11 is formed on a long carrier tape 12 made of a resin film or the like in order to maintain the sheet rigidity. The width of the carrier tape 12 is, for example, 20 cm, and the total length is 2000 m.

【0044】図4(a)は、トップマージン部1cとな
るグリーンシート12を示すものであり、内部電極パタ
ーンを形成していないグリーンシート11である。尚、
予めトップマージン部1cの厚みに相当するように、キ
ャリアテープ12上の複数層のグリーンシート11を積
層圧着した状態としておいても構わない。
FIG. 4A shows a green sheet 12 serving as a top margin portion 1c, that is, a green sheet 11 on which no internal electrode pattern is formed. still,
A plurality of green sheets 11 on the carrier tape 12 may be laminated and pressed in advance so as to correspond to the thickness of the top margin portion 1c.

【0045】図4(b)は、トップマージン部1b及び
またはアンダーマージン部1aとなるグリーンシートを
示すものである。このグリリーンシート11はキャリア
テープ12上に形成され、さらに、このグリーンシート
11上に、内部電極層3、4やダミー電極層5となる電
極パターン13が形成されている。この電極パターン1
3は、導電性ペーストの印刷により形成され、例えば、
一連のパターン13は、長手方向に切断されて2素子と
なるように形状に形成されている。即ち、1つの素子領
域の短辺境界を含んで、積層体1の長手方向に隣接する
素子領域に跨がって連続して形成することができる。
FIG. 4B shows a green sheet to be the top margin portion 1b and / or the under margin portion 1a. The green sheet 11 is formed on a carrier tape 12, and further, on the green sheet 11, electrode patterns 13 to be the internal electrode layers 3 and 4 and the dummy electrode layer 5 are formed. This electrode pattern 1
3 is formed by printing a conductive paste, for example,
The series of patterns 13 are formed in a shape so as to be cut into two elements in the longitudinal direction. That is, it can be formed continuously over the element regions adjacent to each other in the longitudinal direction of the multilayer body 1 including the short side boundary of one element region.

【0046】尚、内部電極層3と内部電極層4との相違
は、図8に示す切断線Yのように、長手方向に所定量、
例えば1素子分だけずらすことにより、両者を実質的に
共用することができる。このことからアンダーマージン
部1aとなるダミー電極層5を形成すべきグリーンシー
トもこのシートで共用することもできる。
The difference between the internal electrode layer 3 and the internal electrode layer 4 is that a predetermined amount in the longitudinal direction is
For example, by shifting by one element, both can be substantially shared. For this reason, the green sheet on which the dummy electrode layer 5 serving as the under-margin portion 1a is to be formed can be shared by this sheet.

【0047】次に、図5に示すように、グリーンシート
の切断、載置及び仮プレスを行なう。具体的には、アン
ダーマージン部1aとなるキャリアテプー付きのグリー
ンシート11からキャリアテープ12のみを分離して、
所定長さに裁断し、裁断したシートを積層処理を行なう
基準治具14上に載置する。
Next, as shown in FIG. 5, the green sheet is cut, placed, and temporarily pressed. Specifically, only the carrier tape 12 is separated from the green sheet 11 with the carrier tape that becomes the under margin portion 1a,
The sheet is cut to a predetermined length, and the cut sheet is placed on a reference jig 14 for performing a lamination process.

【0048】同様にアンダーマージン部1aとなるグリ
ーンシートからキャリアテープ12を剥離するととも
に、所定長さに裁断し、裁断したシートを先のアンダー
マージン部1aの下層シート11上の所定位置に載置
し、仮プレスによる熱圧着を行なう。尚、この仮プレス
は、例えば50℃の熱で、5ton/m2 の条件で行な
う。そして、アンダーマージン部1aが所定積層数、例
えば10層程度になるよう繰り返し、切断・載置・仮プ
レスを行なう。
Similarly, the carrier tape 12 is peeled off from the green sheet serving as the under-margin portion 1a, cut into a predetermined length, and the cut sheet is placed at a predetermined position on the lower sheet 11 of the previous under-margin portion 1a. Then, thermocompression bonding by a temporary press is performed. This temporary pressing is performed, for example, at a temperature of 50 ° C. and 5 ton / m 2 . Then, the cutting, mounting, and temporary pressing are performed repeatedly so that the under margin portion 1a has a predetermined number of layers, for example, about 10 layers.

【0049】次に、図6に示すように、アンダーマージ
ン部1aとなった積層部10a上に、容量発生部1bと
なるグリーンシートからキャリアテープ12を剥離し
て、所定長さに裁断するとともに、裁断したシート11
を所定位置に載置し、仮プレスによる熱圧着を行なう。
尚、ここで、内部電極層3となるパターン13と内部電
極層4となるパターンとが交互に積層されなくてはなら
ない。このため、図7に示すように、グリーンシートを
所定長さに裁断して、先の積層体に載置する際に、例え
ば1素子分または1つの内部電極層の長手方向分だけず
らして裁断する。
Next, as shown in FIG. 6, the carrier tape 12 is peeled from the green sheet serving as the capacity generating portion 1b on the laminated portion 10a serving as the under margin portion 1a, and cut into a predetermined length. , Cut sheet 11
Is placed at a predetermined position, and thermocompression bonding is performed by a temporary press.
Here, the patterns 13 to be the internal electrode layers 3 and the patterns to be the internal electrode layers 4 must be alternately laminated. For this reason, as shown in FIG. 7, when the green sheet is cut into a predetermined length and mounted on the above-mentioned laminate, the green sheet is shifted by, for example, one element or one internal electrode layer in the longitudinal direction. I do.

【0050】上述のシートの積層載置、仮プレスとの工
程を繰り返し施す。
The above-described steps of stacking and stacking sheets and provisional pressing are repeated.

【0051】次に、アンダーマージン部1aとなる積層
部10a、容量発生部1bとなる積層部10bが積層圧
着された積層体上に、トップマージン部1cグリーンシ
ート11からキャリアテープ12を剥離して、所定長さ
に裁断するとともに、裁断したシートを先の積層体、例
えば10b上の所定位置に載置し、仮プレスによる熱圧
着を行なう。尚、予めキャリアテープ上のグリーンシー
トの厚みを、トップマージン部の厚み相当だけ積層して
おけば、1回の切断・載置、仮プレス処理で完了する。
Next, the carrier tape 12 is peeled off from the green sheet 11 on the top margin portion 1c on the laminated body in which the laminated portion 10a to be the under margin portion 1a and the laminated portion 10b to be the capacity generating portion 1b are laminated and pressed. Then, the sheet is cut to a predetermined length, and the cut sheet is placed at a predetermined position on the above laminated body, for example, 10b, and thermocompression bonding is performed by a temporary press. In addition, if the thickness of the green sheet on the carrier tape is previously laminated by the thickness of the top margin portion, one cut / placement and temporary press processing are completed.

【0052】このようにして、図8に示すように、アン
ダーマージン部1aとなる積層部10a、容量発生部1
bとなる積層部10b、及びトップマージン部1cとな
る積層部10cから成なる未焼成状態の大型積層体が形
成される。そして、アンダーマージン部1aとなる積層
部10aの少なくとものシート間にダミー電極層5とな
るパターンが、容量発生部1bのシート間に内部電極層
3、4となるパターンが配置された未焼成大型積層体が
達成できる。尚、この時、各シート間の密着性を向上さ
せるために、例えば110℃の熱で、0.5ton/m
2 の本プレス処理を施す。
In this way, as shown in FIG. 8, the laminated portion 10a to be the under margin portion 1a and the capacitance generating portion 1
Thus, a large-sized unfired large-sized laminated body including the laminated portion 10b to be the b and the laminated portion 10c to be the top margin portion 1c is formed. Then, a pattern that becomes the dummy electrode layer 5 between at least sheets of the laminated portion 10a that becomes the under-margin portion 1a, and an unfired large-sized pattern in which patterns that become the internal electrode layers 3 and 4 are arranged between the sheets of the capacitance generating portion 1b A laminate can be achieved. At this time, in order to improve the adhesion between the sheets, for example, heat of 110 ° C. and 0.5 ton / m
2. Perform the main press process.

【0053】次に、このようにして積層されたセラミッ
クグリーンシート11の積層体10を素子の寸法、例え
ば切断線Y(図8では幅方向の切断線は現れない)に応
じて切断してチップ材を形成する。
Next, the laminated body 10 of the ceramic green sheets 11 thus laminated is cut in accordance with the dimensions of the element, for example, a cutting line Y (a cutting line in the width direction does not appear in FIG. 8) to form a chip. Form the material.

【0054】次いで、このチップ材を所定の雰囲気、温
度で脱バインダー処理及び焼成処理を行なう。これによ
り、各セラミックグリーンシート及び各パターンは、焼
結反応により、誘電体層2と内部電極層3、4とが一体
化し、積層体1が完成する。
Next, the chip material is subjected to a binder removal treatment and a baking treatment under a predetermined atmosphere and temperature. As a result, the dielectric layer 2 and the internal electrode layers 3 and 4 are integrated by the sintering reaction of each ceramic green sheet and each pattern, and the laminate 1 is completed.

【0055】次に、上記積層体1の短辺側端面を含む端
部を研磨し、一方の積層体1の端面から内部電極層3
を、他方の積層体1の端面から内部電極層4を完全に露
出する。
Next, the end including the short side end face of the laminate 1 is polished, and the internal electrode layer 3 is cut from one end face of the laminate 1.
The internal electrode layer 4 is completely exposed from the end face of the other laminate 1.

【0056】その後、積層体1の両端部に、端子電極
6、7を形成する。具体的には、積層体1の両端部にA
gまたはAg−Pd合金、もしくはCuまたはCu−N
i合金からなる導電ペーストを浸漬などの厚膜手法で導
体膜を塗布し、所定の雰囲気、温度で焼き付け、厚膜下
地導体膜を形成する。そして、この厚膜下地導体膜の表
面に、半田食われが生じ難い材料のNiのメッキ層を形
成し、さらにこのメッキ層の上にSnまたはSn−Pb
合金などの材料からなる電極を形成する。
Thereafter, terminal electrodes 6 and 7 are formed on both ends of the laminate 1. Specifically, A
g or Ag-Pd alloy, or Cu or Cu-N
A conductive film is applied by a thick film technique such as immersion of a conductive paste made of an i-alloy, and baked at a predetermined atmosphere and temperature to form a thick underlying conductive film. Then, on the surface of the thick underlying conductor film, a Ni plating layer made of a material that is unlikely to be eroded by solder is formed, and Sn or Sn-Pb is further formed on the plating layer.
An electrode made of a material such as an alloy is formed.

【0057】このような本発明の積層セラミックコンデ
ンサによれば、上述のグリーンシートの裁断・載置・仮
プレス工程で、ある仮プレスの累積回数、たとえは40
〜50回を越えた積層処理で、異種材料であるグリーン
シートと電極材料との密着性及びグリーンシートの伸展
応力によりグリーンシートでの部分に部分亀裂が発生す
ることになる。
According to such a laminated ceramic capacitor of the present invention, the cumulative number of times of a certain temporary press, for example, 40, in the above-described green sheet cutting / placement / temporary press process.
By laminating more than 50 times, a partial crack is generated in the portion of the green sheet due to the adhesion between the green sheet and the electrode material, which are different materials, and the extension stress of the green sheet.

【0058】ところが本発明では、アンダーマージン部
1aから容量発生部1bにかけて、それぞれのグリーン
シートの密着性は、グリーンシート11を共用している
ため、ほぼ同一である。従って、部分亀裂は、累積積層
プレス回数が最も多くなるアンダーマージン部1aの最
下部のダミー電極層5とその直上のダミー電極層5との
間に教示された誘電体シート(誘電体層)2xに発生す
ることになる。即ち、図8の丸印Rのいずれか又は複数
箇所に発生する。
However, in the present invention, the adhesion of each green sheet from the under margin portion 1a to the capacity generating portion 1b is substantially the same because the green sheet 11 is shared. Therefore, the partial crack is caused by a dielectric sheet (dielectric layer) 2x taught between the lowermost dummy electrode layer 5 of the under margin portion 1a and the dummy electrode layer 5 immediately above the lower margin portion 1a where the cumulative number of lamination presses is the largest. Will occur. That is, it occurs at one or more of the circles R in FIG.

【0059】このように製造過程で、積層体1の内部に
欠陥が発生しても、実質的には、容量発生する内部電極
層3と内部電極層4との間には何ら影響を与えず、ま
た、その内部欠陥が積層体1の表面に現れることがない
ため、安定した所定容量値、絶縁信頼性が維持できるこ
とになる。
As described above, even if a defect occurs in the laminated body 1 during the manufacturing process, there is substantially no effect between the internal electrode layers 3 and 4 where the capacitance is generated. In addition, since the internal defect does not appear on the surface of the multilayer body 1, a stable predetermined capacitance value and stable insulation reliability can be maintained.

【0060】特に、本発明者が種々検討した結果、高容
量の積層セラミックコンデンサとするために、誘電体層
2となるグリーンシートの厚みを10μm未満として、
内部電極3、4の配置数(容量発生部1bの誘電体層
数)40層以上のとした時に、部分亀裂xや部分剥離が
発生しやすく、本発明では、このような条件で部分亀裂
2xや部分剥離による容量特性の劣化、絶縁信頼性の低
下に対して非常に実用的且つ有用なものとなる。尚、3
216型(平面形状が3.2mm×1.6mm)の上述
条件の積層セラミックコンデンサでは、従来例構造で
は、内部電極層34間のショートによる容量劣化は、5
5.6%発生していたが、本発明ではその容量劣化の発
生を0%にできることを確認している。
In particular, as a result of various studies by the present inventors, the thickness of the green sheet serving as the dielectric layer 2 was set to less than 10 μm in order to obtain a high-capacity multilayer ceramic capacitor.
When the number of the internal electrodes 3 and 4 (the number of dielectric layers of the capacitance generating portion 1b) is 40 or more, partial cracks x and partial peeling are likely to occur. In the present invention, the partial cracks 2x are formed under such conditions. It is very practical and useful for the deterioration of the capacitance characteristics and the decrease of the insulation reliability due to the partial peeling. 3
In a multilayer ceramic capacitor of type 216 (having a planar shape of 3.2 mm × 1.6 mm) under the above-described conditions, in the conventional structure, the capacitance deterioration due to the short circuit between the internal electrode layers 34 is 5
Although 5.6% occurred, the present invention has confirmed that the capacity degradation can be reduced to 0%.

【0061】上述の実施例では、アンダーマージン部を
構成するすべての誘電体層の層間にダミー電極が配置さ
れているが、例えば、図2及び図9において、アンダー
マージン部1aの最下に、ダミー電極を形成していない
誘電体層(トップマージン部となるグリーンシートを用
いて)を複数層配置しても構わない。
In the embodiment described above, the dummy electrodes are arranged between all the dielectric layers constituting the under-margin portion. For example, in FIGS. A plurality of dielectric layers (using a green sheet serving as a top margin portion) where no dummy electrode is formed may be arranged.

【0062】なお、本発明は上記の実施の形態例に限定
されるものではなく、本発明の要旨を逸脱しない範囲内
での種々の変更や改良等は何ら差し支えない。
It should be noted that the present invention is not limited to the above embodiment, and various changes and improvements may be made without departing from the scope of the present invention.

【0063】[0063]

【発明の効果】以上のように、本発明によれば、薄膜高
積層の積層セラミックコンデンサを形成すべく、誘電体
層の厚みを薄くかつ積層数を増加させても、グリーンシ
ートの部分亀裂や部分剥離などに起因する内部欠陥がア
ンダーマージン部内のみに存在し、容量発生部には内部
欠陥が存在しない。このため、容量特性や絶縁信頼性を
劣化させることなく、簡単に薄膜高積層の積層セラミッ
クコンデンサが達成できる。
As described above, according to the present invention, even if the thickness of the dielectric layer is reduced and the number of laminated layers is increased in order to form a multilayer ceramic capacitor having a thin film and a high lamination, partial cracks in the green sheet and cracks are prevented. An internal defect due to partial peeling or the like exists only in the under margin portion, and no internal defect exists in the capacitance generating portion. For this reason, a multilayer ceramic capacitor having a thin film and a high lamination can be easily achieved without deteriorating capacitance characteristics and insulation reliability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の積層セラミックコンデンサの外観斜視
図である。
FIG. 1 is an external perspective view of a multilayer ceramic capacitor according to the present invention.

【図2】図1中X−X線の断面図である。FIG. 2 is a sectional view taken along line XX in FIG.

【図3】本発明の積層体の分解斜視図である。FIG. 3 is an exploded perspective view of the laminate of the present invention.

【図4】本発明の積層セラミックコンデンサにかかる主
要製造工程を示す概略図であり、(a)はトップマージ
ン部をとなるグリーンシート、(b)は容量発生部、ア
ンダーマージン部となるグリーンシートを示す。
FIGS. 4A and 4B are schematic views showing main manufacturing steps according to the multilayer ceramic capacitor of the present invention, in which FIG. 4A is a green sheet serving as a top margin portion, and FIG. 4B is a green sheet serving as a capacitance generating portion and an under margin portion. Is shown.

【図5】本発明の積層セラミックコンデンサにかかる主
要製造工程を示す概略図であり、アンダーマージン部の
積層工程を示す。
FIG. 5 is a schematic view showing main manufacturing steps according to the multilayer ceramic capacitor of the present invention, showing a step of laminating an under-margin portion.

【図6】本発明の積層セラミックコンデンサにかかる主
要製造工程を示す概略図であり、アンダーマージン部と
容量発生部との間の積層工程を示す。
FIG. 6 is a schematic view showing a main manufacturing process according to the multilayer ceramic capacitor of the present invention, showing a laminating process between an under-margin portion and a capacitance generating portion.

【図7】本発明の積層セラミックコンデンサにかかる主
要製造工程を示す概略図であり、容量発生部の一方の内
部電極層と他方の内部電極層との位置関係を示す。
FIG. 7 is a schematic diagram showing main manufacturing steps according to the multilayer ceramic capacitor of the present invention, and shows a positional relationship between one internal electrode layer and the other internal electrode layer of the capacitance generating section.

【図8】本発明の積層セラミックコンデンサにかかる主
要製造工程を示す概略図であり、アンダーマージン部、
容量発生部、トップマージン部を積層した状態を示す。
FIG. 8 is a schematic view showing main manufacturing steps according to the multilayer ceramic capacitor of the present invention.
This shows a state in which a capacitance generating section and a top margin section are stacked.

【図9】本発明の他の積層セラミックコンデンサの断面
図である。
FIG. 9 is a sectional view of another multilayer ceramic capacitor of the present invention.

【図10】従来の積層セラミックコンデンサの断面図で
ある。
FIG. 10 is a sectional view of a conventional multilayer ceramic capacitor.

【図11】部分亀裂を示す概略図である。FIG. 11 is a schematic view showing a partial crack.

【符号の説明】[Explanation of symbols]

10・・・積層セラミックコンデンサ 1・・・積層体 2・・・誘電体層 3、4・・・内部電極層 6、7・・・端子電極 5・・・ダミー電極層 1a・・・アンダーマージン部 1b・・・容量発生部 DESCRIPTION OF SYMBOLS 10 ... Multilayer ceramic capacitor 1 ... Laminated body 2 ... Dielectric layer 3,4 ... Internal electrode layer 6,7 ... Terminal electrode 5 ... Dummy electrode layer 1a ... Under margin Unit 1b: Capacity generating unit

フロントページの続き Fターム(参考) 5E001 AB03 AC03 AC07 AC09 AC10 AD03 AE01 AE02 AE03 AF00 AF06 AG00 AH01 AH05 AH09 AJ01 AZ01 5E082 AA01 AB03 BC33 BC38 EE04 EE23 EE35 EE42 EE50 FG06 FG26 FG27 FG52 FG54 GG10 GG11 GG26 GG28 HH43 JJ03 JJ05 JJ12 JJ21 JJ23 LL02 LL03 MM22 MM24 Continued on the front page F-term (reference) 5E001 AB03 AC03 AC07 AC09 AC10 AD03 AE01 AE02 AE03 AF00 AF06 AG00 AH01 AH05 AH09 AJ01 AZ01 5E082 AA01 AB03 BC33 BC38 EE04 EE23 EE35 EE42 EE50 FG06 FG26 FG27 GG27 FG27 GG27 JJ21 JJ23 LL02 LL03 MM22 MM24

Claims (1)

    【特許請求の範囲】[Claims]
  1. 【請求項1】 複数の誘電体層から成るアンダーマージ
    ン部と、複数の誘電体層の層間に互いに異なる端部方向
    に延出し、且つ誘電体層を介して互いに対向する内部電
    極層が形成された容量発生部と、複数の誘電体層から成
    るトップマージン部とが順次積層されて成る積層体の両
    端部に端子電極を形成した積層セラミックコンデンサに
    おいて、 前記アンダーマージン部の誘電体層間で、少なくとも前
    記容量発生部の内部電極層と対向する領域にダミー電極
    層を介在させたことを特徴とする積層セラミックコンデ
    ンサ。
    1. An under-margin portion comprising a plurality of dielectric layers, and internal electrode layers extending in different end directions between the plurality of dielectric layers and opposed to each other via the dielectric layers are formed. A capacitor generating portion and a top margin portion composed of a plurality of dielectric layers are sequentially laminated. In the multilayer ceramic capacitor having terminal electrodes formed at both ends of the laminate, at least between the dielectric layers of the under margin portion, A multilayer ceramic capacitor, characterized in that a dummy electrode layer is interposed in a region of the capacitance generating section facing the internal electrode layer.
JP11152986A 1999-05-31 1999-05-31 Laminated ceramic capacitor Pending JP2000340448A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11152986A JP2000340448A (en) 1999-05-31 1999-05-31 Laminated ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11152986A JP2000340448A (en) 1999-05-31 1999-05-31 Laminated ceramic capacitor

Publications (1)

Publication Number Publication Date
JP2000340448A true JP2000340448A (en) 2000-12-08

Family

ID=15552473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11152986A Pending JP2000340448A (en) 1999-05-31 1999-05-31 Laminated ceramic capacitor

Country Status (1)

Country Link
JP (1) JP2000340448A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252104A (en) * 2004-03-05 2005-09-15 Murata Mfg Co Ltd Laminated ceramic capacitor
JP2008141212A (en) * 2001-08-10 2008-06-19 Murata Mfg Co Ltd Manufacture of laminated ceramic electronic component
US7545626B1 (en) 2008-03-12 2009-06-09 Samsung Electro-Mechanics Co., Ltd. Multi-layer ceramic capacitor
US7859821B2 (en) 2007-11-22 2010-12-28 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
US20120019978A1 (en) * 2010-07-21 2012-01-26 Murata Manufacturing Co., Ltd. Ceramic electronic component
JP2012044149A (en) * 2010-07-21 2012-03-01 Murata Mfg Co Ltd Ceramic electronic component
JP2013038332A (en) * 2011-08-10 2013-02-21 Tdk Corp Laminated capacitor
JP2014033097A (en) * 2012-08-03 2014-02-20 Tdk Corp Multilayer ceramic capacitor
JP2016034047A (en) * 2011-09-01 2016-03-10 株式会社村田製作所 Mounting structure
US20170084396A1 (en) * 2002-04-15 2017-03-23 Avx Corporation Plated terminations

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4650486B2 (en) * 2001-08-10 2011-03-16 株式会社村田製作所 Manufacturing method of multilayer ceramic electronic component
JP2008141212A (en) * 2001-08-10 2008-06-19 Murata Mfg Co Ltd Manufacture of laminated ceramic electronic component
US20170084396A1 (en) * 2002-04-15 2017-03-23 Avx Corporation Plated terminations
US10020116B2 (en) * 2002-04-15 2018-07-10 Avx Corporation Plated terminations
JP4492158B2 (en) * 2004-03-05 2010-06-30 株式会社村田製作所 Multilayer ceramic capacitor
JP2005252104A (en) * 2004-03-05 2005-09-15 Murata Mfg Co Ltd Laminated ceramic capacitor
US7859821B2 (en) 2007-11-22 2010-12-28 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
US7545626B1 (en) 2008-03-12 2009-06-09 Samsung Electro-Mechanics Co., Ltd. Multi-layer ceramic capacitor
US20120019978A1 (en) * 2010-07-21 2012-01-26 Murata Manufacturing Co., Ltd. Ceramic electronic component
JP2012044148A (en) * 2010-07-21 2012-03-01 Murata Mfg Co Ltd Ceramic electronic component
US8630081B2 (en) * 2010-07-21 2014-01-14 Murata Manufacturing Co., Ltd. Ceramic electronic component
JP2012044149A (en) * 2010-07-21 2012-03-01 Murata Mfg Co Ltd Ceramic electronic component
JP2013038332A (en) * 2011-08-10 2013-02-21 Tdk Corp Laminated capacitor
JP2016034047A (en) * 2011-09-01 2016-03-10 株式会社村田製作所 Mounting structure
JP2014033097A (en) * 2012-08-03 2014-02-20 Tdk Corp Multilayer ceramic capacitor

Similar Documents

Publication Publication Date Title
US10629376B2 (en) Multilayer ceramic capacitor having side members
EP2827351B1 (en) Laminated ceramic chip electronic component
KR102018307B1 (en) Multi-layered ceramic capacitor and board for mounting the same
JP6351159B2 (en) Multilayer ceramic electronic component, its mounting substrate, and manufacturing method
KR101670120B1 (en) Multi-layered ceramic capacitor and board for mounting the same
US8717738B2 (en) Multilayer ceramic electronic component
JP4953988B2 (en) Multilayer capacitor and capacitor mounting board
US8904610B2 (en) Method for manufacturing laminated ceramic electronic component
US9330842B2 (en) Monolithic ceramic electronic component
US6189200B1 (en) Method for producing multi-layered chip inductor
US6829134B2 (en) Laminated ceramic electronic component and method for manufacturing the same
US8064187B2 (en) Monolithic ceramic electronic component
JP4305808B2 (en) Multilayer capacitor
KR102018306B1 (en) Multi-layered ceramic capacitor and board for mounting the same
KR101019323B1 (en) Multi-terminal type laminated capacitor and manufacturing method thereof
KR20150048046A (en) Monolithic ceramic capacitor
KR100645710B1 (en) Multi layer ceramic capacitor
KR20140040547A (en) Multilayer ceramic capacitor and a method for manufactuaring the same
KR101474138B1 (en) Multi-layered ceramic electronic component and method of manufacturing the same
JP6278595B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP5217677B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
KR101514512B1 (en) A multilayer ceramic capacitor and a method for manufactuaring the same
KR101107236B1 (en) Ceramic electronic component
JP3502988B2 (en) Multi-terminal multilayer ceramic electronic components
JP5653886B2 (en) Multilayer ceramic capacitor and manufacturing method thereof