JPH0831397B2 - Manufacturing method of multilayer capacitor - Google Patents
Manufacturing method of multilayer capacitorInfo
- Publication number
- JPH0831397B2 JPH0831397B2 JP1218277A JP21827789A JPH0831397B2 JP H0831397 B2 JPH0831397 B2 JP H0831397B2 JP 1218277 A JP1218277 A JP 1218277A JP 21827789 A JP21827789 A JP 21827789A JP H0831397 B2 JPH0831397 B2 JP H0831397B2
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- ceramic green
- laminated
- etching
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、積層コンデンサの製造方法に関し、より特
定的には、内部電極と誘電体側面との間のサイドマージ
ン領域の形成工程が改良された積層コンデンサの製造方
法に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer capacitor, and more particularly, to an improved method for forming a side margin region between an internal electrode and a dielectric side surface. To a method for manufacturing a multilayer capacitor.
コンデンサの小型・大容量化を果すために、積層コン
デンサが広く用いられている。積層コンデンサは、例え
ば第2図(a)及び(b)に示すように、誘電ペースト
よりなる内部電極材1,2が塗布されたセラミックグリー
ンシート3,4を用意し、それぞれを交互に複数枚積層
し、得られた積層体を厚み方向に圧着した後に焼成し、
内部電極材1,2の引出されている焼結体側面に外部電極
を形成することにより得られている。BACKGROUND ART Multilayer capacitors are widely used in order to achieve miniaturization and large capacity of capacitors. For the multilayer capacitor, for example, as shown in FIGS. 2 (a) and 2 (b), ceramic green sheets 3 and 4 coated with internal electrode materials 1 and 2 made of a dielectric paste are prepared, and a plurality of them are alternately arranged. Laminated, the resulting laminate is pressure-bonded in the thickness direction and then fired,
It is obtained by forming external electrodes on the side surfaces of the sintered bodies from which the internal electrode materials 1 and 2 are drawn.
ところで、セラミックグリーンシート3,4上に形成さ
れている内部電極材1,2は、各セラミックグリーンシー
ト3,4の第1の端縁3a,4aから第2の端縁3b,4b側に向か
って延びるように形成されている。また、各内部電極材
1,2は、セラミックグリーンシート3,4の側端縁3c,3d,4
c,4dとの間に、幅xのサイドマージン領域5を残すよう
な幅に形成されている。Incidentally, the internal electrode materials 1 and 2 formed on the ceramic green sheets 3 and 4 move from the first edges 3a and 4a of the ceramic green sheets 3 and 4 toward the second edges 3b and 4b. It is formed to extend. Also, each internal electrode material
1, 2 are the side edges 3c, 3d, 4 of the ceramic green sheets 3, 4
It is formed in such a width that the side margin region 5 of width x is left between c and 4d.
サイドマージン領域5を設けているのは、内部電極材
1,2の上下に位置するセラミックグリーンシート同士の
密着性を高めると共に、内部電極材1,2が焼結後に焼結
体側面に露出することを防止するためである。従って、
従来より、積層コンデンサにおいては、内部電極材1,2
の側方に幅xのサイドマージン領域5を形成することが
必須不可欠であった。The side margin region 5 is provided by the internal electrode material.
This is to improve the adhesion between the ceramic green sheets located above and below the ceramic green sheets 1 and 2, and to prevent the internal electrode materials 1 and 2 from being exposed to the side surfaces of the sintered body after sintering. Therefore,
Conventionally, in multilayer capacitors, internal electrode materials 1, 2
It was indispensable to form the side margin region 5 having the width x on the side of.
しかしながら、サイドマージン領域5の幅xが広い場
合には、当然のことながら、内部電極材1,2の幅が狭ま
り、大容量化を妨げることになる。従って、より小型・
大容量化を果たすには、サイドマージン領域5の幅xは
狭い方が好ましい。However, when the width x of the side margin region 5 is wide, the widths of the internal electrode materials 1 and 2 are naturally narrowed, which hinders an increase in capacity. Therefore, smaller
To achieve a large capacity, the width x of the side margin region 5 is preferably small.
他方、積層コンデンサの量産に際しては、第3図
(a),(b)に示すように、比較的大きな母セラミッ
クグリーンシート6,7を用意し、その一方主面に複数の
母内部電極材8,9を形成したものを交互に複数枚積層し
た後に、一点鎖線A,Bに沿って積層体を切断することに
より、個々の積層体を得、該個々の積層体を焼成するこ
とにより個々の積層コンデンサを製造している。On the other hand, in mass production of the multilayer capacitor, as shown in FIGS. 3 (a) and 3 (b), relatively large mother ceramic green sheets 6 and 7 are prepared, and one main surface thereof has a plurality of mother inner electrode materials 8. After alternately laminating a plurality of those having formed 9, the laminated body is cut along the alternate long and short dashed lines A and B to obtain individual laminated bodies, and the individual laminated bodies are fired to obtain the individual laminated bodies. Manufactures multilayer capacitors.
ところが、複数の母内部電極材8,9が形成された母セ
ラミックグリーンシート6,7の積層に際しては、幾分か
の積層ずれが生じざるを得ず、その結果、切断後に個々
の積層体内において内部電極材が積層体の側面に露出す
る恐れがある。内部電極材が積層体の側面に露出する
と、耐圧不良や内部電極材同士の短絡が生じる。However, when laminating the mother ceramic green sheets 6, 7 on which a plurality of mother internal electrode materials 8, 9 are formed, some lamination displacement has to occur, and as a result, after cutting, in each laminate The internal electrode material may be exposed on the side surface of the laminate. If the internal electrode material is exposed on the side surface of the laminated body, a withstand voltage defect or a short circuit between the internal electrode materials occurs.
また、露出しないまでも、内部電極材が焼結体の側面
近傍にまで至っている場合、すなわち第2図(a),
(b)のサイドマージン領域5が小さい場合には、上下
のセラミック層の密着強度が充分でなく、焼結後に層剥
がれが生じる原因となる。Moreover, when the internal electrode material reaches the vicinity of the side surface of the sintered body even before it is not exposed, that is, in FIG. 2 (a),
In the case where the side margin region 5 in (b) is small, the adhesion strength between the upper and lower ceramic layers is not sufficient, which causes peeling after sintering.
さらに、積層ずれが生じた場合には、内部電極材同士
の重なり面積も小さくなり、容量値が設計容量よりも低
下するおそれがあった。Further, when the stacking deviation occurs, the overlapping area of the internal electrode materials also becomes small, and the capacitance value may be lower than the design capacitance.
上記の諸理由により、サイドマージン領域5の幅xが
狭い方が好ましいにも関わらず、該幅xを必要以上に大
きくする必要があり、小型化・大容量化の妨げとなって
いた。また、積層ずれによる容量値のばらつきやデラミ
ネーションも生じがちであった。For the above reasons, although it is preferable that the width x of the side margin region 5 is narrow, it is necessary to increase the width x more than necessary, which hinders miniaturization and large capacity. In addition, variations in capacitance and delamination tend to occur due to stacking deviation.
よって、本発明の目的は、従来の積層コンデンサに比
べて、より一層小型化・大容量化が可能であり、容量値
のばらつきが少なく、かつ比較的簡単な工程で製造し得
る安価な積層コンデンサの製造方法を提供することにあ
る。Therefore, an object of the present invention is to provide an inexpensive multilayer capacitor that can be made smaller and have a larger capacity than conventional multilayer capacitors, has less variation in capacitance value, and can be manufactured by a relatively simple process. It is to provide a manufacturing method of.
本発明は、内部電極が間に介在されて複数の誘電体層
が積層されており、かつ内部電極の幅が誘電体層の幅と
同一にされている積層型の誘電体を得、上記内部電極の
側端縁が露出している積層型の誘電体の側面において、
露出している内部電極の側端縁部分をエッチングするこ
とにより、内部電極の側方にサイドマージン領域を形成
する工程を備えた積層コンデンサの製造方法であって、
下記の工程を備えることを特徴とする。The present invention provides a laminated dielectric in which a plurality of dielectric layers are laminated with an internal electrode interposed therebetween, and the width of the internal electrode is the same as the width of the dielectric layer. On the side surface of the laminated dielectric in which the side edge of the electrode is exposed,
A method for manufacturing a multilayer capacitor, which comprises a step of forming a side margin region on a side of the internal electrode by etching an exposed side edge portion of the internal electrode,
It is characterized by comprising the following steps.
すなわち、サイドマージン領域が形成されている空間
に、残留しているエッチング液を、加熱または中和する
ことにより、エッチング剤として作用させないようにす
る工程をさらに備えることを特徴とする。That is, the method is characterized by further including a step of heating or neutralizing the remaining etching liquid in the space where the side margin region is formed so as not to act as an etching agent.
本発明の製造方法では、サイドマージン領域が積層型
の誘電体を得た後に、エッチングにより形成される。従
って、サイドマージン領域の幅を正確に形成することが
でき、内部電極の重なり面積を正確に制御することがで
き、ひいては容量ばらつきを低減することができる。In the manufacturing method of the present invention, the side margin region is formed by etching after obtaining the laminated dielectric. Therefore, the width of the side margin region can be accurately formed, the overlapping area of the internal electrodes can be accurately controlled, and the capacitance variation can be reduced.
また、誘電体層と同一幅の内部電極を積層しておき、
積層後にエッチングによりサイドマージン領域を形成す
るものであるため、積層ずれ考慮して必要以上にサイド
マージン領域の幅を拡げる必要がない。よって、より大
型・大容量の積層コンデンサを得ることができる。Also, an internal electrode having the same width as the dielectric layer is laminated,
Since the side margin region is formed by etching after stacking, it is not necessary to unnecessarily widen the width of the side margin region in consideration of stacking deviation. Therefore, it is possible to obtain a larger-sized and large-capacity multilayer capacitor.
しかも、積層体層の幅と同一幅の内部電極が積層され
た積層体を用いるものであるため、積層ずれに対する許
容度が大きいので、積層作業を容易に行うことができ、
かつ必要最小限の幅のサイドマージン領域を有する積層
コンデンサを得ることができる。Moreover, since the laminated body in which the internal electrodes having the same width as the laminated body layer are laminated is used, the tolerance for the laminated layer deviation is large, and therefore the laminated work can be easily performed.
In addition, it is possible to obtain a multilayer capacitor having a side margin region having a minimum necessary width.
さらに、エッチング後に残留しているエッチング液
が、加熱により除去されたり、あるいは中和することに
より蝕刻作用の進行が停止される。従って、残留エッチ
ング液による内部電極の腐蝕も防止される。Further, the etching solution remaining after the etching is removed by heating or neutralized to stop the progress of the etching action. Therefore, corrosion of the internal electrodes due to the residual etching solution is also prevented.
第4図〜第10図を参照して、本発明の一実施例の製造
方法を説明する。本実施例は、誘電体セラミックスを用
いた積層コンデンサの製造方法に適用したものである。A manufacturing method according to one embodiment of the present invention will be described with reference to FIGS. This embodiment is applied to a method for manufacturing a multilayer capacitor using dielectric ceramics.
第4図は、本実施例の製造に用いられる誘電体層とし
てのセラミックグリーンシート及びその上に形成される
内部電極材を説明するための斜視図である。矩形のセラ
ミックグリーンシート11,12の上面に、それぞれ、内部
電極材13,14が膜状に形成されている。FIG. 4 is a perspective view for explaining a ceramic green sheet as a dielectric layer used in the manufacture of the present embodiment and internal electrode materials formed thereon. On the upper surfaces of the rectangular ceramic green sheets 11, 12, internal electrode members 13, 14 are formed in a film shape, respectively.
セラミックグリーンシート11,12は、誘電体セラミッ
クスを主体とするセラミック・スラリーを図示の形状に
成形することにより得られる。内部電極材13,14は、Ni
またはCuのような誘電体材料を主体とする導電ペースト
を塗布することにより構成されている。内部電極材を構
成する材料としては、Ni及びCuの他、AgまたはAg−Pdの
ような種々の金属材料を用いることができる。もっと
も、後述するエッチングに際し、適宜のエッチャントに
より蝕刻され得る材料により構成することが必要であ
る。The ceramic green sheets 11 and 12 are obtained by forming a ceramic slurry mainly composed of a dielectric ceramic into the shape shown in the figure. The internal electrode materials 13 and 14 are made of Ni
Alternatively, it is configured by applying a conductive paste mainly composed of a dielectric material such as Cu. As a material forming the internal electrode material, various metal materials such as Ag or Ag-Pd can be used in addition to Ni and Cu. However, it is necessary to use a material that can be etched by an appropriate etchant in the etching described later.
内部電極材13は、矩形のセラミックグリーンシート11
の一方端縁11aから反対側の端縁11b側に向かって延びる
ように、かつ端縁11bには至らないように形成されてい
る。また、内部電極材13の幅は、セラミックグリーンシ
ート11の幅と同一とされている。すなわち、セラミック
グリーンシート11の側端縁11c,11d間の全幅に至る幅
に、内部電極材13が形成されている。The internal electrode material 13 is a rectangular ceramic green sheet 11
Is formed so as to extend from one end 11a toward the opposite end 11b and not to reach the end 11b. The width of the internal electrode material 13 is the same as the width of the ceramic green sheet 11. That is, the internal electrode material 13 is formed over the entire width between the side edges 11c and 11d of the ceramic green sheet 11.
内部電極材14についても、内部電極材13と同様に構成
されている。但し、セラミックグリーンシート11,12を
積層した際に、内部電極材13と内部電極材14とが積層体
の対向する側面に引出されるように、内部電極材14が引
出されているセラミックグリーンシート12の一方端縁12
aは、セラミックグリーンシート11の一方端縁11aと反対
側に位置されている。The internal electrode material 14 is configured similarly to the internal electrode material 13. However, the ceramic green sheets from which the internal electrode materials 14 are drawn out such that the internal electrode materials 13 and 14 are drawn out to the opposite side surfaces of the laminate when the ceramic green sheets 11 and 12 are stacked. 12 one edge 12
The a is located on the opposite side of the one end edge 11a of the ceramic green sheet 11.
第4図に示したセラミックグリーンシート11,12を、
交互に複数枚積層することにより、第5図に示す積層体
15を得ることができる。積層体15では、第1,第2のセラ
ミックグリーンシート11,12が3枚ずつ、交互に積層さ
れており、さらに最上部に(必要により最下部にも)内
部電極材の付与されていないセラミックグリーンシート
16が適宜数積層されている。The ceramic green sheets 11 and 12 shown in FIG.
By alternately laminating a plurality of sheets, a laminate shown in FIG. 5 is obtained.
You can get 15. In the laminate 15, three first and second ceramic green sheets 11 and 12 are alternately laminated three by three, and further, a ceramic having no internal electrode material provided on the uppermost part (and also on the lowermost part as necessary). Green sheet
16 are laminated as needed.
ここでは、3枚の一方の内部電極13a〜13cが積層体15
の第1の側面15aに、他方の内部電極材14a〜14cが第2
の側面15bに引出されている。また、各内部電極材13a〜
13c,14a〜14cは、共に、積層体15の第3,第4の側面15c,
15dにも露出している。Here, one of the three internal electrodes 13a to 13c is
On the first side surface 15a of the second inner electrode material 14a-14c
Side 15b. In addition, each internal electrode material 13a ~
13c, 14a to 14c are the third and fourth side surfaces 15c,
It is also exposed on 15d.
なお、積層体15を得るに最しては、実際の量産工程で
は、第6図に示す母セラミックグリーンシートを用いる
ことが好ましい。すなわち、比較的大きな矩形の母セラ
ミックグリーンシート17上に、所定距離を隔てて一方端
縁17aから他方端縁17bに至る母内部電極材18a,18bを形
成する。同様に、母誘電体シートとしてのセラミックグ
リーンシート19上にも母内部電極材20a,20bをセラミッ
クグリーシート19の一方端縁19aから他方端縁19bに至る
ように形成する。In obtaining the laminated body 15, it is preferable to use the mother ceramic green sheet shown in FIG. 6 in the actual mass production process. That is, the mother internal electrode materials 18a and 18b extending from one end edge 17a to the other end edge 17b are formed on a relatively large rectangular mother ceramic green sheet 17 with a predetermined distance therebetween. Similarly, on the ceramic green sheet 19 as the mother dielectric sheet, the mother internal electrode materials 20a and 20b are formed from the one end edge 19a of the ceramic green sheet 19 to the other end edge 19b.
そして、セラミックグリーンシート17,19を図示の向
きのまま交互に複数枚積層し、一点鎖線A,Bに沿う部分
に相当する部分で切断することにより、第5図に示す積
層体15と同様の構造を多数得ることができる。Then, a plurality of ceramic green sheets 17 and 19 are alternately stacked in the illustrated direction, and cut at a portion corresponding to a portion along the dashed lines A and B, thereby obtaining the same as the stacked body 15 shown in FIG. Many structures can be obtained.
このように、母セラミックグリーンシート17,19を利
用することにより、第5図に示した積層体15を効率良く
量産することができる。しかも、第5図の積層体15で
は、各内部電極材13a〜13c,14a〜14cは、第3,第4の側
面15c,15dにも露出する幅に形成されている。従って、
第6図のセラミックグリーンシート17,19を積層するに
際し、第6図の矢印C方向に多少ずれが生じたとして
も、得られた積層型の誘電体15においては矢印C方向に
は内部電極材の重なりずれは生じない。よって、母セラ
ミックグリーンシート17,19の積層に際して避けること
ができない積層ずれが多少生じたとしても、電極重なり
面積のばらつきが少ない積層体15を安定に得ることがで
きる。In this way, by using the mother ceramic green sheets 17 and 19, the laminate 15 shown in FIG. 5 can be efficiently mass-produced. Moreover, in the laminate 15 shown in FIG. 5, the internal electrode members 13a to 13c and 14a to 14c are formed to have a width that is also exposed to the third and fourth side surfaces 15c and 15d. Therefore,
When the ceramic green sheets 17 and 19 of FIG. 6 are laminated, even if a slight deviation occurs in the direction of arrow C in FIG. 6, in the obtained laminated type dielectric 15, the internal electrode material is formed in the direction of arrow C. There is no overlap deviation of. Therefore, even if some inevitable lamination deviation occurs when laminating the mother ceramic green sheets 17 and 19, the laminated body 15 with little variation in the electrode overlapping area can be stably obtained.
また、第2図に示した従来例では、内部電極材1を構
成するための導電ペーストを塗布した場合、ペーストの
表面張力により、第7図(a)に示すように、内部電極
材1の側端縁に隆起部21a,21bが形成されていた。従っ
て、複数枚のセラミックグリーンシートを積層した場
合、内部電極材の厚みが均一でないため、焼結後に層剥
がれが生じ易い原因の一つとなっていた。Further, in the conventional example shown in FIG. 2, when a conductive paste for forming the internal electrode material 1 is applied, due to the surface tension of the paste, as shown in FIG. Ridges 21a and 21b were formed on the side edges. Therefore, when a plurality of ceramic green sheets are laminated, the thickness of the internal electrode material is not uniform, which is one of the causes of layer peeling after sintering.
これに対して、本実施例では、第7図(b)に相当の
断面図で示すように、内部電極材13は、セラミックグリ
ーシート11の側端縁11c,11d間の全幅に至るように形成
されるため、内部電極材13の厚みが幅方向において一様
とされる。従って、内部電極材の厚みの不均一に起因す
るデラミネーションの発生を効果的に防止することがで
きる。On the other hand, in this embodiment, as shown in the cross-sectional view corresponding to FIG. 7 (b), the internal electrode material 13 reaches the entire width between the side edges 11c and 11d of the ceramic green sheet 11. Since it is formed, the thickness of the internal electrode material 13 is made uniform in the width direction. Therefore, it is possible to effectively prevent the occurrence of delamination due to the uneven thickness of the internal electrode material.
第5図に戻り、積層体15は、焼成に先立ち、厚み方向
にプレスすることにより各セラミックグリーンシート間
が密着される。この場合、本実施例の積層体15では、内
部電極材13a〜13c,14a〜14cが第3,第4の側面15c,15d間
の全幅に至るように形成されているので、第5図のVIII
−VIII線に沿う第8図(b)の模式的断面図で示すよう
に、第5図のY方向において厚みが均一となるように圧
着することができる。Returning to FIG. 5, prior to firing, the laminated body 15 is pressed in the thickness direction so that the ceramic green sheets are brought into close contact with each other. In this case, in the laminated body 15 of the present embodiment, the internal electrode materials 13a to 13c, 14a to 14c are formed so as to extend over the entire width between the third and fourth side surfaces 15c, 15d, and therefore, as shown in FIG. VIII
As shown in the schematic cross-sectional view of FIG. 8 (b) along the line VIII, pressure bonding can be performed so that the thickness becomes uniform in the Y direction of FIG.
これに対して、第2図に示したセラミックグリーンシ
ートを用いた従来例では、サイドマージン領域5が予め
形成されているため、第8図(a)に示すように、積層
体15中のサイドマージン領域が形成されている部分にお
いて厚みが薄くなり、内部電極材1,2が形成されている
部分の積層体の厚みとサイドマージン領域が形成されて
いる側方の領域との厚みとの差により、得られる焼結体
の側面においてデラミネーションが生じがちであった。
従って、本実施例の積層体では、このような理由による
デラミネーションの発生を効果的に防止できる。On the other hand, in the conventional example using the ceramic green sheet shown in FIG. 2, since the side margin region 5 is formed in advance, as shown in FIG. The thickness is reduced in the portion where the margin area is formed, and the difference between the thickness of the laminated body in the portion where the internal electrode materials 1 and 2 are formed and the thickness of the side area where the side margin area is formed. Therefore, delamination was likely to occur on the side surface of the obtained sintered body.
Therefore, in the laminate of this embodiment, the occurrence of delamination due to such a reason can be effectively prevented.
次に、積層方向に圧着された第5図の積層体15を焼成
し、積層型の誘電体としての焼結体を得る。さらに、第
9図に示すように、得られた焼結体25の第1,第2の側面
をレジスト材26a,26bで被覆する。このレジスト材26a,2
6bは、後述するエッチングに際して用いるエッチャント
により侵されない材料により構成されており、一例を挙
げるとエポキシ樹脂等の合成樹脂を用いることができ
る。Next, the laminated body 15 of FIG. 5 pressed in the laminating direction is fired to obtain a laminated dielectric sintered body. Further, as shown in FIG. 9, the first and second side surfaces of the obtained sintered body 25 are covered with resist materials 26a and 26b. This resist material 26a, 2
6b is made of a material that is not attacked by an etchant used for etching described later, and a synthetic resin such as an epoxy resin can be used as an example.
焼結体25内には、前述した内部電極材がセラミックス
の焼成に際して焼付けられることにより、内部電極13a
〜13c,14a〜14cが形成されている。なお、内部電極の参
照番号は、前述した内部電極材と同一の参照番号を付し
て説明することにする。In the sintered body 25, the above-described internal electrode material is baked during firing of the ceramics, so that the internal electrode 13a
13c and 14a to 14c are formed. Note that the reference numbers of the internal electrodes will be described with the same reference numbers as those of the above-described internal electrode materials.
各内部電極13a〜13c,14a〜14cは、レジスト材26a,26b
で被覆された部分を除いて、すなわち焼結体25の第3,第
4の側面25c,25dに露出されている。Each of the internal electrodes 13a to 13c, 14a to 14c is a resist material 26a, 26b.
, Except for the portions covered with, that is, the third and fourth side surfaces 25c and 25d of the sintered body 25.
次に、上記焼結体25の第3,第4の側面25c,25dを、内
部電極13a〜13c,14a〜14cを構成している材料を蝕刻し
得るエッチャントによりエッチングする。エッチャント
しては、例えば硝酸のような強酸を用いることができる
が、内部電極材料として、Cu及びNi以外の金属材料を用
いた場合には、そのような金属材料をエッチングし得る
適宜のエッチャントが用いられる。Next, the third and fourth side surfaces 25c and 25d of the sintered body 25 are etched with an etchant capable of etching the material constituting the internal electrodes 13a to 13c and 14a to 14c. As the etchant, for example, a strong acid such as nitric acid can be used, but when a metal material other than Cu and Ni is used as the internal electrode material, an appropriate etchant capable of etching such metal material is used. Used.
エッチング後の状態を第10図に平面断面図で示す。第
10図から明らかなように、焼結体25内においては、内部
電極13aが焼結体25の第1の側面25aに引出されている端
縁31と隣接している二辺32,33が、サイドマージン領域3
4,35を第3,第4の側面25c,25dとの間に形成するよう
に、第3,第4の側面25c,25dから内側に後退されてい
る。これは、エッチングにより、内部電極13aの両側端
縁部分が蝕刻され、それによってサイドマージン領域3
4,35が形成されていることを意味する。The state after the etching is shown in a plan sectional view in FIG. First
As is apparent from FIG. 10, in the sintered body 25, the two sides 32, 33 adjacent to the end edge 31 where the internal electrode 13a is pulled out to the first side surface 25a of the sintered body 25 are Side margin area 3
It is retracted inward from the third and fourth side faces 25c, 25d so as to form 4,35 between the third and fourth side faces 25c, 25d. This is because both side edges of the internal electrode 13a are etched by etching, and
4,35 is formed.
他の内部電極13b,13c,14a〜14c部分においても同様に
サイドマージン領域が形成されている。Side margin regions are similarly formed in other internal electrodes 13b, 13c, 14a to 14c.
また、第11図から明らかなように、サイドマージン領
域が形成されている部分には、エッチングにより空隙34
a,35aが形成されている。Further, as is apparent from FIG. 11, a gap 34 is formed by etching in a portion where the side margin region is formed.
a and 35a are formed.
エッチング後、焼結体25を水等により洗浄し、エッチ
ャントを除去する。しかし、水洗いだけでは、残留エッ
チャント、特に空隙34a,35a内に残留しているエッチャ
ントを完全に除去することは難しい場合がある。そこ
で、本実施例では、次に焼結体25を加熱雰囲気下に置
き、残留エッチャントを飛散させて除去する。After the etching, the sintered body 25 is washed with water or the like to remove the etchant. However, it may be difficult to completely remove the residual etchant, particularly the etchant remaining in the voids 34a and 35a, only by washing with water. Therefore, in this embodiment, the sintered body 25 is then placed in a heating atmosphere to scatter and remove the residual etchant.
なお、上記加熱は、後述の外部電極を焼付ける工程で
与えられる熱を利用してもよい。その場合には、残留エ
ッチャントの除去と外部電極の焼付けを一工程で行い得
る。In addition, the above-mentioned heating may use heat given in a step of baking an external electrode described later. In that case, the removal of the residual etchant and the baking of the external electrode can be performed in one step.
また、残留エッチャントの除去は、残留エッチャント
による内部電極の腐蝕を防止するためである。従って、
エッチング作用を奪うことさえ可能であれば、加熱以外
の方法を用いても良い。例えば、強酸のエッチャントで
あれば、アルカリ溶液に浸漬して残留エッチャントを中
和してもよい。Further, the removal of the residual etchant is to prevent the internal electrode from being corroded by the residual etchant. Therefore,
A method other than heating may be used as long as the etching action can be removed. For example, if the etchant is a strong acid, the residual etchant may be neutralized by dipping in an alkaline solution.
上記残留エッチャントの除去に続いて、レジスト材26
a,26bを除去する。レジスト材26a,26bの除去は、機械的
研磨または薬剤を用いた方法等により行い得る。Following the removal of the residual etchant, the resist material 26
Remove a and 26b. The resist materials 26a and 26b can be removed by mechanical polishing, a method using a chemical, or the like.
本実施例では、サイドマージン領域34,35が、エッチ
ングにより形成されるので、焼結体25の第3,第4の側面
25c,25dから内側に正確な幅のサイドマージン領域を形
成することができる。しかも、セラミックグリーンシー
トと内部電極材とを積層し、積層体を得た後に、このサ
イドマージン領域34,35が形成されるものであるため、
積層ずれ等を考慮して余分な幅のサイドマージン領域を
形成する必要がない。すなわち、従来例に比べて、より
狭い幅にサイドマージン領域34,35を形成することがで
きる。従って、小型・大容量の積層コンデンサを実現し
得ることがわかる。In this embodiment, since the side margin regions 34 and 35 are formed by etching, the third and fourth side surfaces of the sintered body 25 are formed.
A side margin region having an accurate width can be formed inward from 25c and 25d. Moreover, the side margin regions 34 and 35 are formed after the ceramic green sheet and the internal electrode material are laminated to obtain a laminated body.
It is not necessary to form a side margin region having an extra width in consideration of stacking deviation and the like. That is, the side margin regions 34 and 35 can be formed with a width narrower than that of the conventional example. Therefore, it is understood that a small-sized and large-capacity multilayer capacitor can be realized.
また、積層体側面6において内部電極材が露出してい
る部分から垂れていたとしても、このように垂れた内部
電極材は、エッチングに際し確実に除去される。Further, even if the internal electrode material hangs from the exposed portion of the side surface 6 of the laminate, the dripping internal electrode material is surely removed during etching.
最後に、レジスト材26a,26bが除去された面に例えばA
gを主体とする誘電ペーストを塗布し、焼付けることに
より、第1図及び第12図に示すように、一対の外部電極
36,37を形成する。外部電極36は、内部電極13a〜13c
に、外部電極37は内部電極14a〜14cに電気的に接続され
る。Finally, on the surface from which the resist materials 26a and 26b are removed, for example, A
As shown in FIGS. 1 and 12, by applying a dielectric paste mainly composed of g and baking it, a pair of external electrodes
36,37 are formed. The external electrodes 36 are internal electrodes 13a to 13c.
In addition, the external electrode 37 is electrically connected to the internal electrodes 14a to 14c.
好ましくは、外部電極36,37を形成した後に、焼結体2
5の第3,第4の側面25c,25dに酸化処理を施してもよい。
酸化処理は、例えば第12図の積層コンデンサを酸化雰囲
気中において所定の時間加熱処理を行うことにより達成
される。本実施例では、焼結体25の第3,第4の側面25c,
25dにおいて、比較的狭い幅のサイドマージン領域34,35
を経て内部電極13a〜13c,14a〜14cの側端縁が配置され
ているため、またエッチングによりサイドマージン領域
が形成されているものであるため、内部電極の側端縁が
酸化雰囲気により酸化されやすく、それによって内部電
極側端縁に酸化被膜が形成される。そして、この酸化被
膜の形成により、内部電極とセラミックスとの密着強度
が効果的に高められる。これは、酸化される際に、誘電
体セラミックスと内部電極との間に化学結合を生じるか
らである。Preferably, after forming the external electrodes 36, 37, the sintered body 2
The third and fourth side surfaces 25c, 25d of 5 may be subjected to an oxidation treatment.
The oxidation treatment is achieved, for example, by heating the multilayer capacitor of FIG. 12 in an oxidation atmosphere for a predetermined time. In the present embodiment, the third and fourth side surfaces 25c of the sintered body 25,
At 25d, relatively narrow side margin areas 34,35
Since the side edges of the internal electrodes 13a to 13c and 14a to 14c are disposed through the side margin regions formed by etching, the side edges of the internal electrodes are oxidized by an oxidizing atmosphere. Therefore, an oxide film is formed on the inner electrode side edge. The formation of this oxide film effectively enhances the adhesion strength between the internal electrodes and the ceramics. This is because a chemical bond is generated between the dielectric ceramic and the internal electrode when it is oxidized.
よって、雑木のような酸化処理を行うことにより、内
部電極13a〜13c,14a〜14cと誘電体セラミックスとの密
着性をより一層高め得ることが可能となる。Therefore, it is possible to further improve the adhesion between the internal electrodes 13a to 13c, 14a to 14c and the dielectric ceramics by performing an oxidation treatment such as a copse.
なお、上記酸化処理は、エッチングによりサイドマー
ジン領域34,35を形成した後であれば何れの段階におい
て行ってもよい。すなわち、外部電極36,37の形成に先
立って酸化処理を行ってもよい。The oxidation treatment may be performed at any stage as long as the side margin regions 34 and 35 are formed by etching. That is, the oxidation treatment may be performed prior to the formation of the external electrodes 36, 37.
また、好ましくは、第11図の空隙34a,35aに、エポキ
シ樹脂等の合成樹脂を加圧注入することにより、焼結体
25の側面25c,25dをシールすることができる。なお、シ
ール材としては、合成樹脂の他、ゴム等の任意の材料を
用い得る。Further, preferably, by injecting a synthetic resin such as an epoxy resin under pressure into the voids 34a, 35a of FIG. 11, a sintered body is obtained.
25 sides 25c, 25d can be sealed. In addition, as a sealing material, arbitrary materials, such as rubber | gum, other than a synthetic resin, may be used.
上記シール処理についても、外部電極の形成後に行っ
てもよく、あるいは外部電極の形成に先立って行っても
よい。The sealing treatment may be performed after the external electrode is formed, or may be performed before the external electrode is formed.
さらに、上述した実施例では、エッチングを施した後
に、一対の外部電極36,37を形成したが、外部電極の形
成はエッチングに先立って行ってもよい。Furthermore, in the above-described embodiment, the pair of external electrodes 36 and 37 are formed after the etching is performed, but the external electrodes may be formed before the etching.
上記実施例では、内部電極13a〜13c,14a〜14cが安価
なNiまたはCuを用いて構成されているので、電極コスト
を低減することができる。また、積層ずれ等を余り気に
せずに母セラミックグリーンシートを積層することがで
きるので、製造工程が簡略化され、積層コンデンサの量
産コストを効果的に低減することができる。In the above embodiment, since the internal electrodes 13a to 13c and 14a to 14c are made of inexpensive Ni or Cu, the electrode cost can be reduced. In addition, since the mother ceramic green sheets can be laminated without much concern for lamination displacement and the like, the manufacturing process is simplified, and the mass production cost of the multilayer capacitor can be effectively reduced.
なお、好ましくは、外部電極36,37が形成される焼結
体側面に、Niを主体とする誘電ペーストをコーティング
し、しかる後外部電極36,37を形成するようにすれば、
内部電極と外部電極との電気的接続の信頼性を高めるこ
とができる。また、Niに代えて、他の導電性材料層を焼
結体25の第1,第2の側面25a,25bに塗布しておいてもよ
く、その場合、エッチャントにより蝕刻されない材料を
用いれば、上述したレジスト材26a,26bの機能をも持た
せることができる。すなわち、外部電極形成用の下地電
極でレジスト材26a,26bを構成し得る。この場合には、
レジスト材の除去は必要でない。Incidentally, preferably, the side surface of the sintered body on which the external electrodes 36, 37 are formed is coated with a dielectric paste mainly composed of Ni, and then the external electrodes 36, 37 are formed,
The reliability of the electrical connection between the internal electrode and the external electrode can be improved. Further, instead of Ni, another conductive material layer may be applied to the first and second side surfaces 25a and 25b of the sintered body 25. In this case, if a material which is not etched by the etchant is used, The functions of the resist materials 26a and 26b described above can also be provided. That is, the resist materials 26a and 26b can be constituted by the base electrode for forming the external electrodes. In this case,
No removal of resist material is required.
上述した実施例では、硝酸等の化学的薬剤をエッチャ
ントして用いて内部電極の側端縁をエッチングしたが、
実際のエッチングは、エッチャントに焼結体を浸漬する
ことにより、あるいは回転バレル内にエッチャントを貯
留しておき、該バレル内に焼結体を投入しバレルを回転
させることにより行い得る。In the above-described embodiment, the side edges of the internal electrodes are etched by using a chemical agent such as nitric acid as an etchant.
The actual etching can be performed by immersing the sintered body in an etchant, or by storing the etchant in a rotating barrel and putting the sintered body in the barrel and rotating the barrel.
上述してきた実施例では、誘電体シートとして、セラ
ミックグリーンシートを用いたが、本発明は、セラミッ
クグリーンシートを複数枚積層して内部電極材と共に一
体焼成してなる積層セラミックコンデンサに限定される
ものではない。すなわち、誘電体シートとしては、誘電
体樹脂フイルムを用いることもでき、いわゆる積層型フ
イルムコンデンサも本発明を適用することができる。In the embodiments described above, ceramic green sheets are used as dielectric sheets. However, the present invention is limited to a multilayer ceramic capacitor formed by laminating a plurality of ceramic green sheets and integrally firing together with internal electrode materials. is not. That is, a dielectric resin film can be used as the dielectric sheet, and the present invention can be applied to so-called laminated film capacitors.
さらに、長尺状のセラミックグリーンシートや樹脂フ
イルムをその主面上に形成された内部電極と共に巻回し
てなる巻回型コンデンサにも本発明を適用することがで
き、従って、この種の巻回型コンデンサも本発明にいう
積層コンデンサに含まれるものであることを指摘してお
く。Further, the present invention can be applied to a winding type capacitor formed by winding a long ceramic green sheet or a resin film together with an internal electrode formed on the main surface thereof, and therefore, this type of winding It should be pointed out that the type capacitors are also included in the multilayer capacitor according to the present invention.
以上のように、本発明の製造方法では、内部電極側方
のサイドマージン領域が、内部電極の引出されている端
縁に隣接する内部電極の2辺をエッチングすることによ
り形成される。すなわち、積層後にエッチングによりサ
イドマージン領域が形成されるものであるため、積層ず
れ等を考慮することなく必要最小限の幅のサイドマージ
ン領域を正確に形成することができる。よって、小型・
大容量であり、かつ容量値のばらつきの少ない積層コン
デンサを得ることができる。As described above, in the manufacturing method of the present invention, the side margin region on the side of the internal electrode is formed by etching the two sides of the internal electrode that are adjacent to the edge of the internal electrode that is pulled out. That is, since the side margin region is formed by etching after stacking, it is possible to accurately form the side margin region having the minimum necessary width without considering stacking deviation and the like. Therefore, small
It is possible to obtain a multilayer capacitor having a large capacity and less variation in capacity value.
また、積層後にエッチングによりサイドマージン領域
を形成するものであるため、上記のような小型・大容量
の積層コンデンサを得ることができるだけでなく、誘電
体シートの積層に際しても位置決め許容範囲が広がるた
め、積層作業を比較的簡単に行うことができる。さら
に、内部電極形成用電極パターンを誘電体層と同一幅に
形成するものであるため、電極パターンの種類を少なく
することができる。よって、作業工程の簡略化により、
積層コンデンサのコストを低減することが可能となる。In addition, since the side margin region is formed by etching after lamination, not only the small-sized and large-capacity laminated capacitor as described above can be obtained, but also the positioning allowable range is widened when the dielectric sheets are laminated, The laminating operation can be performed relatively easily. Further, since the internal electrode forming electrode pattern is formed to have the same width as the dielectric layer, the number of types of electrode patterns can be reduced. Therefore, by simplifying the work process,
It is possible to reduce the cost of the multilayer capacitor.
さらに、残留エッチング液が加熱または中和により、
除去または無力化されるので、残留エッチング液による
内部電極の腐蝕のおそれもない。Furthermore, by heating or neutralizing the residual etching solution,
Since it is removed or rendered ineffective, there is no risk of corrosion of the internal electrodes due to the residual etching solution.
また、誘電体としてセラミックを用い、エッチング等
の処理前に焼結するものの場合には、側面に露出してい
る内部電極が誘電体内部の焼結を促進する媒体となり、
焼結が短時間で良好に行い得る。Further, in the case of using a ceramic as a dielectric and sintering before processing such as etching, the internal electrodes exposed on the side surface serve as a medium for promoting sintering inside the dielectric,
Sintering can be performed well in a short time.
第1図は本発明の一実施例の積層コンデンサの平面断面
図、第2図(a)及び(b)は従来の積層コンデンサを
製造するのに用いられるセラミックグリーンシート及び
その上に形成される内部電極材形状を示す各平面図、第
3図(a)及び(b)は従来の積層コンデンサの量産に
際して用いられる母セラミックグリーンシート及びその
上に形成される母内部電極材の形状を説明するための各
平面図、第4図は本発明の一実施例の製造に用いられる
誘電体シートとしてのセラミックグリーンシート及びそ
の上に形成される内部電極材の形状を説明するための斜
視図、第5図は積層体を示す斜視図、第6図は母セラミ
ックグリーンシートを積層する工程を説明するための斜
視図、第7図(a)及び(b)は、従来例及び実施例に
おける内部電極材の側端縁の形状を説明するための各断
面図であり、第8図(a)及び(b)は、それぞれ、従
来例及び実施例における積層体の圧着後の形状を説明す
るための略図的断面図であり、第8図(b)は第5図の
VIII−VIII線に沿う部分の断面図、第9図は焼結体の側
面にレジスト材を付与した状態を示す斜視図、第10図は
エッチング後の内部電極形状を説明するための平面断面
図、第11図はエッチングにより生じた空隙を示す略図的
拡大断面図、第12図は本発明の一実施例の積層コンデン
サの斜視図である。 図において、11,12は誘電体シートとしてのセラミック
グリーンシート、11a,11b,12a,12bは端縁、11c,11d,12
c,12dは側端縁、13,13a〜13c,14,14a〜14cは内部電極
材、17,19は母セラミックグリーンシート、18a,18b,20
a,20bは母内部電極材、25は焼結体、25a,25bは第1,第2
の側面、25c,25dは第3,第4の側面、26a,26bはレジスト
材、34,35はサイドマージン領域、34a,35aは空隙、36,3
7は外部電極を示す。FIG. 1 is a cross-sectional plan view of a multilayer capacitor according to an embodiment of the present invention, and FIGS. 2 (a) and 2 (b) show ceramic green sheets used to manufacture a conventional multilayer capacitor and formed thereon. FIGS. 3 (a) and 3 (b) are plan views showing the shape of the internal electrode material, and FIGS. 3 (a) and 3 (b) illustrate the shape of the mother ceramic green sheet used for mass production of conventional multilayer capacitors and the shape of the mother internal electrode material formed thereon. FIG. 4 is a perspective view for explaining the shape of a ceramic green sheet as a dielectric sheet used for manufacturing one embodiment of the present invention and the shape of an internal electrode material formed thereon. 5 is a perspective view showing a laminated body, FIG. 6 is a perspective view for explaining a step of laminating a mother ceramic green sheet, and FIGS. 7 (a) and (b) are internal electrodes in a conventional example and an example. Lumber FIGS. 8A and 8B are cross-sectional views for explaining the shape of the side edge, and FIGS. 8A and 8B are schematic diagrams for explaining the shape of the laminated body after pressure bonding in the conventional example and the example, respectively. FIG. 8 is a sectional view, and FIG.
VIII-VIII is a sectional view of a portion taken along the line, FIG. 9 is a perspective view showing a state where a resist material is applied to the side surface of the sintered body, and FIG. 10 is a plan sectional view for explaining the internal electrode shape after etching. FIG. 11 is a schematic enlarged cross-sectional view showing voids formed by etching, and FIG. 12 is a perspective view of a multilayer capacitor according to an embodiment of the present invention. In the figure, 11 and 12 are ceramic green sheets as dielectric sheets, 11a, 11b, 12a and 12b are edges, and 11c, 11d and 12
c, 12d are side edges, 13, 13a to 13c, 14, 14a to 14c are internal electrode materials, 17, 19 are mother ceramic green sheets, 18a, 18b, 20
a and 20b are mother internal electrode materials, 25 is a sintered body, and 25a and 25b are first and second
Side surfaces, 25c and 25d are the third and fourth side surfaces, 26a and 26b are resist materials, 34 and 35 are side margin regions, 34a and 35a are voids, and 36 and 3 are
7 indicates an external electrode.
Claims (1)
が積層されており、かつ内部電極の幅が誘電体層の幅と
同一にされている積層型の誘電体を得、前記内部電極の
側端縁が露出している積層型の誘電体の側面において、
露出している内部電極の側端縁部分をエッチングするこ
とにより、内部電極の側方にサイドマージン領域を形成
する工程を備える積層コンデンサの製造方法において、 前記サイドマージン領域が形成されている空間に残留し
ているエッチング液を、加熱または中和することによ
り、エッチング剤として作用させないようにすることを
特徴とする積層コンデンサの製造方法。1. A laminated-type dielectric body in which a plurality of dielectric layers are laminated with an internal electrode interposed therebetween, and the width of the internal electrode is the same as the width of the dielectric layer. On the side surface of the laminated dielectric in which the side edge of the internal electrode is exposed,
In a method of manufacturing a multilayer capacitor, which comprises a step of forming a side margin region on a side of the internal electrode by etching the exposed side edge portion of the internal electrode, in a space in which the side margin region is formed. A method of manufacturing a multilayer capacitor, characterized in that the remaining etching liquid is heated or neutralized so as not to act as an etching agent.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1218277A JPH0831397B2 (en) | 1989-08-24 | 1989-08-24 | Manufacturing method of multilayer capacitor |
US07/663,942 US5144527A (en) | 1989-08-24 | 1990-08-24 | Multilayer capacitor and method of fabricating the same |
DE4091418A DE4091418C2 (en) | 1989-08-24 | 1990-08-24 | Method of manufacturing a multilayer capacitor |
PCT/JP1990/001075 WO1991003064A1 (en) | 1989-08-24 | 1990-08-24 | Laminated capacitor and method of producing the same |
DE4091418T DE4091418T1 (en) | 1989-08-24 | 1990-08-24 | Multilayer capacitor and process for its manufacture |
GB9103350A GB2242070B (en) | 1989-08-24 | 1991-02-18 | Multilayer capacitor and method of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1218277A JPH0831397B2 (en) | 1989-08-24 | 1989-08-24 | Manufacturing method of multilayer capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0382008A JPH0382008A (en) | 1991-04-08 |
JPH0831397B2 true JPH0831397B2 (en) | 1996-03-27 |
Family
ID=16717341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1218277A Expired - Lifetime JPH0831397B2 (en) | 1989-08-24 | 1989-08-24 | Manufacturing method of multilayer capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0831397B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008214239A (en) * | 2007-03-02 | 2008-09-18 | Sumitomo Chemical Co Ltd | Underwater non-collapsible agrochemical granule |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5565423A (en) * | 1978-11-13 | 1980-05-16 | Nichicon Capacitor Ltd | Method of manufacturing laminated film capacitor |
JPS5565421A (en) * | 1978-11-13 | 1980-05-16 | Nichicon Capacitor Ltd | Method of manufacturing laminated porcelain capacitor |
-
1989
- 1989-08-24 JP JP1218277A patent/JPH0831397B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0382008A (en) | 1991-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5144527A (en) | Multilayer capacitor and method of fabricating the same | |
US8508912B2 (en) | Capacitor and method for manufacturing the same | |
JP2000012377A (en) | Laminated ceramic electronic component and manufacture of the same | |
JP2001044066A (en) | Multilayer electronic component and manufacture thereof | |
JP2624849B2 (en) | Manufacturing method of multilayer capacitor | |
US12051547B2 (en) | Component built-in substrate including multilayer ceramic electronic component including protruding connection portions | |
JPH0828310B2 (en) | Manufacturing method of multilayer capacitor | |
JP4427960B2 (en) | Manufacturing method of thin film laminated electronic component | |
JPH1012455A (en) | Lamination type coil component and its manufacture | |
JP3882718B2 (en) | Manufacturing method of thin film laminated electronic component | |
JPH0831397B2 (en) | Manufacturing method of multilayer capacitor | |
JP6086269B2 (en) | Ceramic electronic component and manufacturing method thereof | |
JP2000106320A (en) | Laminated ceramic capacitor | |
JPH0831396B2 (en) | Manufacturing method of multilayer capacitor | |
JPH0828309B2 (en) | Multilayer capacitor | |
JP4667703B2 (en) | Multilayer ceramic electronic components | |
JPH10208979A (en) | Laminated electronic component and manufacture thereof | |
JPH081876B2 (en) | Manufacturing method of multilayer capacitor | |
JPH07120600B2 (en) | Manufacturing method of multilayer capacitor | |
JPH04170016A (en) | Manufacture of laminated ceramic electronic parts | |
JPH08115844A (en) | Monolithic ceramic capacitor | |
JPH07120599B2 (en) | Manufacturing method of multilayer capacitor | |
JP3428434B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JPH07120601B2 (en) | Manufacturing method of multilayer capacitor | |
JP2022114215A (en) | Multilayer ceramic capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 14 |