JPH0831396B2 - Manufacturing method of multilayer capacitor - Google Patents

Manufacturing method of multilayer capacitor

Info

Publication number
JPH0831396B2
JPH0831396B2 JP1218276A JP21827689A JPH0831396B2 JP H0831396 B2 JPH0831396 B2 JP H0831396B2 JP 1218276 A JP1218276 A JP 1218276A JP 21827689 A JP21827689 A JP 21827689A JP H0831396 B2 JPH0831396 B2 JP H0831396B2
Authority
JP
Japan
Prior art keywords
internal electrode
dielectric
laminated
mother
electrode material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1218276A
Other languages
Japanese (ja)
Other versions
JPH0382007A (en
Inventor
俊紀 天野
進 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1218276A priority Critical patent/JPH0831396B2/en
Priority to DE4091418T priority patent/DE4091418T1/en
Priority to DE4091418A priority patent/DE4091418C2/en
Priority to US07/663,942 priority patent/US5144527A/en
Priority to PCT/JP1990/001075 priority patent/WO1991003064A1/en
Priority to GB9103350A priority patent/GB2242070B/en
Publication of JPH0382007A publication Critical patent/JPH0382007A/en
Publication of JPH0831396B2 publication Critical patent/JPH0831396B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、積層コンデンサの製造方法に関し、より特
定的には、内部電極と誘電体側面との間のサイドマージ
ン領域の形成工程が改良された積層コンデンサの製造方
法に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer capacitor, and more particularly, to an improved method for forming a side margin region between an internal electrode and a dielectric side surface. To a method for manufacturing a multilayer capacitor.

〔従来の技術〕[Conventional technology]

コンデンサの小型・大容量化を果たすために、積層コ
ンデンサが広く用いられている。積層コンデンサは、例
えば第2図(a)及び(b)に示すように、誘電ペース
トよりなる内部電極材1,2が塗布されたセラミックグリ
ーンシート3,4を用意し、それぞれを交互に複数枚積層
し、得られた積層体を厚み方向に圧着した後に焼成し、
内部電極材1,2の引出されている焼結体側面に外部電極
を形成することにより得られている。
Multilayer capacitors are widely used in order to reduce the size and capacity of capacitors. For the multilayer capacitor, for example, as shown in FIGS. 2 (a) and 2 (b), ceramic green sheets 3 and 4 coated with internal electrode materials 1 and 2 made of a dielectric paste are prepared, and a plurality of them are alternately arranged. Laminated, the resulting laminate is pressure-bonded in the thickness direction and then fired,
It is obtained by forming external electrodes on the side surfaces of the sintered bodies from which the internal electrode materials 1 and 2 are drawn.

ところで、セラミックグリーンシート3,4上に形成さ
れている内部電極材1,2は、各セラミックグリーンシー
ト3,4の第1の端縁3a,4aから第2の端縁3b,4b側に向か
って延びるように形成されている。また、各内部電極材
1,2は、セラミックグリーンシート3,4の側端縁3c,3d,4
c,4dとの間に、幅xのサイドマージン領域5を残すよう
な幅に形成されている。
Incidentally, the internal electrode materials 1 and 2 formed on the ceramic green sheets 3 and 4 move from the first edges 3a and 4a of the ceramic green sheets 3 and 4 toward the second edges 3b and 4b. It is formed to extend. Also, each internal electrode material
1, 2 are the side edges 3c, 3d, 4 of the ceramic green sheets 3, 4
It is formed in such a width that the side margin region 5 of width x is left between c and 4d.

サイドマージン領域5を設けているのは、内部電極材
1,2の上下に位置するセラミックグリーンシート同士の
密着性を高めると共に、内部電極材1,2が焼結後に焼結
体側面に露出することを阻止するためである。従って、
従来より、積層コンデンサにおいては、内部電極材1,2
の側方に幅xのサイドマージン領域5を形成することが
必須不可欠であった。
The side margin region 5 is provided by the internal electrode material.
This is to improve the adhesion between the ceramic green sheets located above and below 1, 2 and to prevent the internal electrode materials 1, 2 from being exposed on the side surface of the sintered body after sintering. Therefore,
Conventionally, in multilayer capacitors, internal electrode materials 1, 2
It was indispensable to form the side margin region 5 having the width x on the side of.

〔発明が解決しようとする技術的課題〕[Technical problem to be solved by the invention]

しかしながら、サイドマージン領域5の幅xが広い場
合には、当然のことながら、内部電極材1,2の幅が狭ま
り、大容量化を妨げることになる。従って、より小型・
大容量化を果たすには、サイドマージン領域5の幅xは
狭い方は好ましい。
However, when the width x of the side margin region 5 is wide, the widths of the internal electrode materials 1 and 2 are naturally narrowed, which hinders an increase in capacity. Therefore, smaller
In order to increase the capacity, it is preferable that the width x of the side margin region 5 is narrow.

他方、積層コンデンサの量産に際しては、第3図
(a),(b)に示すように、比較的大きな母セラミッ
クグリーンシート6,7を用意し、その一方主面に複数の
母内部電極材8,9を形成したものを交互に複数枚積層し
た後に、一点鎖線A,Bに沿って積層体を切断することに
より、個々の積層体を得、該個々の積層体を焼成するこ
とにより個々の積層コンデンサを製造している。
On the other hand, in mass production of the multilayer capacitor, as shown in FIGS. 3 (a) and 3 (b), relatively large mother ceramic green sheets 6 and 7 are prepared, and one main surface thereof has a plurality of mother inner electrode materials 8. After alternately laminating a plurality of those having formed 9, the laminated body is cut along the alternate long and short dashed lines A and B to obtain individual laminated bodies, and the individual laminated bodies are fired to obtain the individual laminated bodies. Manufactures multilayer capacitors.

ところが、複数の母内部電極材8,9が形成された母セ
ラミックグリーンシート6,7の積層に際しては、幾分か
の積層ずれが生じさせるを得ず、その結果、切断後に個
々の積層体内において内部電極材が積層体の側面に露出
する恐れがある。内部電極部材が積層体の側面に露出す
ると、耐圧不良や内部電極材同士の短絡が生じる。
However, when laminating the mother ceramic green sheets 6 and 7 in which the plurality of mother internal electrode materials 8 and 9 are formed, some lamination deviation is unavoidable, and as a result, in the individual laminated bodies after cutting. The internal electrode material may be exposed on the side surface of the laminate. If the internal electrode member is exposed on the side surface of the laminated body, a withstand voltage defect or a short circuit between the internal electrode members occurs.

また、露出しないまでも、内部電極材が焼結体の側面
近傍にまで至っている場合、すなわち第2図(a),
(b)のサイドマージン領域5が小さい場合には、上下
のセラミックの密着強度が充分でなく、焼結後に層剥が
れが生じる原因となる。
Moreover, when the internal electrode material reaches the vicinity of the side surface of the sintered body even before it is not exposed, that is, in FIG. 2 (a),
When the side margin region 5 of (b) is small, the adhesion strength between the upper and lower ceramics is not sufficient, which may cause layer peeling after sintering.

さらに、積層ずれが生じた場合には、内部電極材同士
の重なり面積も小さくなり、容量値が設計容量よりも低
下するおそれがあった。
Further, when the stacking deviation occurs, the overlapping area of the internal electrode materials also becomes small, and the capacitance value may be lower than the design capacitance.

上記の諸理由により、サイドマージン領域5の幅xが
狭い方が好ましいにも関わらず、該幅xを必要以上に大
きくする必要があり、小型化・大容量化の妨げとなって
いた。また、積層ずれによる容量値のばらつきやデラミ
ネーションも生じがちであった。
For the above reasons, although it is preferable that the width x of the side margin region 5 is narrow, it is necessary to increase the width x more than necessary, which hinders miniaturization and large capacity. In addition, variations in capacitance and delamination tend to occur due to stacking deviation.

よって、本発明の目的は、従来の積層コンデンサに比
べて、より一層小型化・大容量化が可能であり、容量値
のばらつきが少なく、かつ比較的簡単な工程で製造し得
る安価な積層コンデンサの製造方法を提供することにあ
る。
Therefore, an object of the present invention is to provide an inexpensive multilayer capacitor that can be made smaller and have a larger capacity than conventional multilayer capacitors, has less variation in capacitance value, and can be manufactured by a relatively simple process. It is to provide a manufacturing method of.

〔技術的課題を解決するための手段〕[Means for solving technical problems]

本発明の積層コンデンサの製造方法は矩形の誘電体シ
ートの一方主面に、該誘電体シートの一方端縁から、該
一方端縁と対向している他方端縁側に向かって、但し他
方端縁には至らないように延び、かつ両端縁を連結して
いる側端縁間の全幅に渡って内部電極材を形成する工程
と、上記内部電極材が引出された上記一方端縁が交互に
反対側となるように、上記誘導体シートを複数枚積層し
て積層型の誘電体を得る工程と、前記誘電体シートの内
部電極材が引出されている端縁に由来する積層型の誘電
体の第1,第2の側面を外部電極の下地層を構成する材料
よりなるレジスト材で被覆する工程と、誘電体シートの
上記両端縁に由来する誘電体の第3,第4の側面に露出し
ている内部電極を上記レジスト材を侵さないエッチング
材でエッチングすることにより、第3,第4の側面と内部
電極との間にサイドマージン領域を形成する工程と、誘
電体の第1,第2の側面において、上記下地層として機能
するレジスト材上に一対の外部電極を形成する工程とを
備える。
The method for manufacturing a multilayer capacitor according to the present invention includes a rectangular dielectric sheet having one main surface, from one edge of the dielectric sheet to the other edge side facing the one edge, but the other edge. And the one edge from which the internal electrode material is drawn out is alternately opposite to the step of forming the internal electrode material over the entire width between the side edges connecting both end edges so as not to reach A plurality of the above-mentioned dielectric sheets to obtain a laminated type dielectric, and a step of forming a laminated type dielectric from the edge of the dielectric sheet where the internal electrode material is drawn out. The step of covering the first and second side surfaces with a resist material made of the material forming the underlayer of the external electrode, and exposing the third and fourth side surfaces of the dielectric derived from the both end edges of the dielectric sheet. The internal electrodes that are And a step of forming a side margin region between the third and fourth side surfaces and the internal electrode, and a pair of the side surface of the resist material functioning as the underlayer on the first and second side surfaces of the dielectric. And a step of forming an external electrode.

また、本発明の積層コンデンサの製造方法において
は、矩形の母誘電体シートの一方主面に、母誘電体シー
トの対向している端縁間に延びるように複数の母内部電
極材を形成し、母内部電極材の形成された母誘電シート
を積層し、該積層された母誘電体を積層方向に切断する
ことにより、上述した積層型の個別誘電体を得てもよ
い。
Further, in the method for manufacturing a multilayer capacitor of the present invention, a plurality of mother internal electrode materials are formed on one main surface of a rectangular mother dielectric sheet so as to extend between opposing edges of the mother dielectric sheet. Alternatively, the above-mentioned laminated individual dielectric may be obtained by laminating the mother dielectric sheets having the mother internal electrode material formed thereon and cutting the laminated mother dielectrics in the stacking direction.

〔作用〕[Action]

本発明の製造方法では、サイドマージン領域が誘電体
シートの積層後にエッチングにより形成されている。従
って、サイドマージン領域の幅を正確に形成することが
でき、内部電極の重なり面積を正確に制御することがで
き、容量ばらつきを低減することができる。
In the manufacturing method of the present invention, the side margin region is formed by etching after stacking the dielectric sheets. Therefore, the width of the side margin region can be accurately formed, the overlapping area of the internal electrodes can be accurately controlled, and the capacitance variation can be reduced.

また、誘電体シートの側端縁間の全幅に渡って内部電
極材を形成し、該誘電体シート積層後にエッチングによ
りサイドマージン領域を形成するものであるため、積層
ずれを考慮して必要以上にサイドマージン領域の幅を拡
げる必要がない。従って、より小型・大容量の積層コン
デンサを得ることができる。
In addition, the internal electrode material is formed over the entire width between the side edges of the dielectric sheet, and the side margin regions are formed by etching after the dielectric sheets are stacked. There is no need to increase the width of the side margin area. Therefore, a smaller and larger-capacity multilayer capacitor can be obtained.

さらに、誘電体シートの全幅にわたる内部電極材を形
成するものであるため、積層体の段階で内部電極材の側
面に露出している部分から、切断等によって内部電極材
の垂れが生じたとしても、このような垂れはエッチング
により確実に除去される。
Furthermore, since the internal electrode material is formed over the entire width of the dielectric sheet, even if the internal electrode material sags due to cutting or the like from the portion exposed on the side surface of the internal electrode material at the stage of the laminated body. However, such a sag is surely removed by etching.

しかも、誘電体シートの側端縁間の全幅に渡って内部
電極材が形成された誘電体シートを積層するものである
ため、積層ずれに対する許容度が大きいので、積層作業
を容易に行うことができ、従って必要最小限の幅のサイ
ドマージン領域を有する積層コンデンサを簡単にかつ安
定に得ることができる。
Moreover, since the dielectric sheets on which the internal electrode materials are formed are laminated over the entire width between the side edges of the dielectric sheets, the tolerance for the lamination deviation is large, so that the lamination work can be easily performed. Therefore, it is possible to easily and stably obtain the multilayer capacitor having the side margin region having the minimum necessary width.

さらに、エッチングに先立って、レジスト材が第1,第
2の側面に付与されるので、エッチングに際して外部電
極と接続される内部電極部分が蝕刻おそれがない。さら
に、レジスト材が外部電極の下地層としても機能するも
のであるため、レジスト材を除去する工程を実施する必
要がない。
Further, since the resist material is applied to the first and second side surfaces prior to the etching, there is no risk of etching the internal electrode portion connected to the external electrode during the etching. Furthermore, since the resist material also functions as a base layer of the external electrode, it is not necessary to perform the step of removing the resist material.

〔実施例の説明〕[Explanation of Example]

第4図〜第10図を参照して、本発明の一実施例の製造
方法を説明する。本実施例は、誘電体セラミックスを用
いた積層コンデンサの製造方法に適用したものである。
A manufacturing method according to one embodiment of the present invention will be described with reference to FIGS. This embodiment is applied to a method for manufacturing a multilayer capacitor using dielectric ceramics.

第4図は、本実施例の製造に用いられる誘電体シート
としてのセラミックグリーンシート及びその上に形成さ
れる内部電極材を説明するための斜視図である。矩形の
セラミックグリーンシート11,12の上面に、それぞれ、
内部電極材13,14が膜状に形成されている。
FIG. 4 is a perspective view for explaining a ceramic green sheet as a dielectric sheet used in the manufacture of this example and an internal electrode material formed thereon. On the upper surface of the rectangular ceramic green sheets 11 and 12, respectively,
The internal electrode materials 13 and 14 are formed in a film shape.

セラミックグリーンシート11,12は、誘電体セラミッ
クスを主体とするセラミック・スラリーを図示の形状に
成形することにより得られる。内部電極材13,14は、Ni
またはCuのような導電性材料を主体とする導電ペースト
を塗布することにより構成されている。内部電極材を構
成する材料としては、Ni及びCuの他、AgまたはAg−Pdの
ような種々の金属材料を用いることができる。もっと
も、後述するエッチングに際し、適宜のエッチャントに
より蝕刻され得る材料により構成することが必要であ
る。
The ceramic green sheets 11 and 12 are obtained by forming a ceramic slurry mainly composed of a dielectric ceramic into the shape shown in the figure. The internal electrode materials 13 and 14 are made of Ni
Alternatively, it is configured by applying a conductive paste mainly composed of a conductive material such as Cu. As a material forming the internal electrode material, various metal materials such as Ag or Ag-Pd can be used in addition to Ni and Cu. However, it is necessary to use a material that can be etched by an appropriate etchant in the etching described later.

内部電極材13は、矩形のセラミックグリーンシート11
の一方端縁11aから反対側の端縁11b側に向かって延びる
ように、かつ端縁11bには至らないように形成されてい
る。また、内部電極材13の幅は、セラミックグリーンシ
ート11の幅と同一とされている。すなわち、セラミック
グリーンシート11の側端縁11c,11d間の全幅に至る幅
に、内部電極材13が形成されている。
The internal electrode material 13 is a rectangular ceramic green sheet 11
Is formed so as to extend from one end 11a toward the opposite end 11b and not to reach the end 11b. The width of the internal electrode material 13 is the same as the width of the ceramic green sheet 11. That is, the internal electrode material 13 is formed over the entire width between the side edges 11c and 11d of the ceramic green sheet 11.

内部電極材14についても、内部電極材13と同様に構成
されている。但し、セラミックグリーンシート11,12を
積層した際に、内部電極材13と内部電極材14とが積層体
の対向する側面に引出されるように、内部電極材14が引
出されているセラミックグリーンシート12の一方端縁12
aは、セラミックグリーンシート11の一方端縁11aと反対
側に位置されている。
The internal electrode material 14 is configured similarly to the internal electrode material 13. However, the ceramic green sheets from which the internal electrode materials 14 are drawn out such that the internal electrode materials 13 and 14 are drawn out to the opposite side surfaces of the laminate when the ceramic green sheets 11 and 12 are stacked. 12 one edge 12
The a is located on the opposite side of the one end edge 11a of the ceramic green sheet 11.

第4図に示したセラミックグリーンシート11,12を、
交互に複数枚積層することにより、第5図に示す積層体
15を得ることができる。積層体15では、第1,第2のセラ
ミックグリーンシート11,12が3枚ずつ、交互に積層さ
れており、さらに最上部に(必要により最下部にも)内
部電極材の付与されていないセラミックグリーシート16
が適宜数積層されている。
The ceramic green sheets 11 and 12 shown in FIG.
By alternately laminating a plurality of sheets, a laminate shown in FIG. 5 is obtained.
You can get 15. In the laminated body 15, three first and second ceramic green sheets 11 and 12 are alternately laminated, and a ceramic to which an internal electrode material is not provided on the uppermost portion (and also on the lowermost portion if necessary). Gree sheet 16
Are appropriately stacked.

ここでは、3枚の一方の内部電極13a〜13cが積層体15
の第1の側面15aに、他方の内部電極材14a〜14cが第2
の側面15bに引出されている。また、各内部電極材13a〜
13c,14a〜14cは、共に、積層体15の第3,第4の側面15c,
15dにも露出している。
Here, one of the three internal electrodes 13a to 13c is
On the first side surface 15a of the second inner electrode material 14a-14c
Side 15b. In addition, each internal electrode material 13a ~
13c, 14a to 14c are the third and fourth side surfaces 15c,
It is also exposed on 15d.

なお、積層体15を得るに際しては、実際の量産工程で
は、第6図に示す母セラミックグリーンシートを用いる
ことが好ましい。すなわち、比較的大きな矩形の母セラ
ミックグリーンシート17上に、所定距離を隔てて一方端
縁17aから他方端縁17bに至る母内部電極材18a,18bを形
成する。同様に、母誘電体シートとしてのセラミックグ
リーンシート19上にも母内部電極材20a,20bをセラミッ
クグリーンシート19の一方端縁19aから他方端縁19bに至
るように形成する。
When the laminated body 15 is obtained, it is preferable to use the mother ceramic green sheet shown in FIG. 6 in the actual mass production process. That is, the mother internal electrode materials 18a and 18b extending from one end edge 17a to the other end edge 17b are formed on a relatively large rectangular mother ceramic green sheet 17 with a predetermined distance therebetween. Similarly, on the ceramic green sheet 19 as the mother dielectric sheet, the mother internal electrode materials 20a and 20b are formed so as to extend from one edge 19a of the ceramic green sheet 19 to the other edge 19b.

そして、セラミックグリーンシート17,19を図示の向
きのまま交互に複数枚積層し、一点鎖線A,Bに沿う部分
に相当する部分で切断することにより、第5図に示す積
層体15と同様の構造を多数得ることができる。
Then, a plurality of ceramic green sheets 17 and 19 are alternately stacked in the illustrated direction, and cut at a portion corresponding to a portion along the dashed lines A and B, thereby obtaining the same as the stacked body 15 shown in FIG. Many structures can be obtained.

このように、母セラミックグリーンシート17,19を利
用することにより、第5図に示した積層体15を効率良く
量産することができる。しかも、第5図の積層体15で
は、各内部電極材13a〜13c,14a〜14cは、第3,第4の側
面15c,15dにも露出する幅に形成されている。従って、
第6図のセラミックグリーンシート17,19を積層するに
際し、第6図の矢印C方向に多少ずれが生じたとして
も、得られた積層型の誘電体15においては矢印C方向に
は内部電極材の重なりずれは生じない。よって、母セラ
ミックグリーンシート17,19の積層に際して避けること
ができない積層ずれが多少生じたとしても、電極重なり
面積のばらつきが少ない積層体15を安定に得ることがで
きる。
In this way, by using the mother ceramic green sheets 17 and 19, the laminate 15 shown in FIG. 5 can be efficiently mass-produced. Moreover, in the laminate 15 shown in FIG. 5, the internal electrode members 13a to 13c and 14a to 14c are formed to have a width that is also exposed to the third and fourth side surfaces 15c and 15d. Therefore,
When the ceramic green sheets 17 and 19 of FIG. 6 are laminated, even if a slight deviation occurs in the direction of arrow C in FIG. 6, in the obtained laminated type dielectric 15, the internal electrode material is formed in the direction of arrow C. There is no overlap deviation of. Therefore, even if some inevitable lamination deviation occurs when laminating the mother ceramic green sheets 17 and 19, the laminated body 15 with little variation in the electrode overlapping area can be stably obtained.

また、第2図に示した従来例では、内部電極材1を構
成するための導電ペーストを塗布した場合、ペーストの
表面張力により、第7図(a)に示すように、内部電極
材1の側端縁に隆起部21a,21bが形成されていた。従っ
て、複数枚のセラミックグリーンシートを積層した場
合、内部電極材の厚みが均一でないため、焼結後に層剥
がれが生じ易い原因の一つとなっていた。
Further, in the conventional example shown in FIG. 2, when a conductive paste for forming the internal electrode material 1 is applied, due to the surface tension of the paste, as shown in FIG. Ridges 21a and 21b were formed on the side edges. Therefore, when a plurality of ceramic green sheets are laminated, the thickness of the internal electrode material is not uniform, which is one of the causes of layer peeling after sintering.

これに対して、本実施例では、第7図(b)に相当の
断面図で示すように、内部電極材13は、セラミックグリ
ーンシート11の側端縁11c,11d間の全幅に至るように形
成されるため、内部電極材13の厚みが幅方向において一
様とされる。従って、内部電極材の厚みの不均一に起因
するデラミネーションの発生を効果的に防止することが
できる。
On the other hand, in this embodiment, as shown in the cross-sectional view corresponding to FIG. 7 (b), the internal electrode material 13 reaches the entire width between the side edges 11c and 11d of the ceramic green sheet 11. Since it is formed, the thickness of the internal electrode material 13 is made uniform in the width direction. Therefore, it is possible to effectively prevent the occurrence of delamination due to the uneven thickness of the internal electrode material.

第5図に戻り、積層体15は、焼成に先立ち、厚み方向
にプレスすることにより各セラミックグリーンシート間
が密着される。この場合、本実施例の積層体15では、内
部電極材13a〜13c,14a〜14cが第3,第4の側面15c,15d間
の全幅に至るように形成されているので、第5図のVIII
−VIII線に沿う第8図(b)の模式的端面図で示すよう
に、第5図のY方向において厚みが均一となるように圧
着することができる。
Returning to FIG. 5, prior to firing, the laminated body 15 is pressed in the thickness direction so that the ceramic green sheets are brought into close contact with each other. In this case, in the laminated body 15 of the present embodiment, the internal electrode materials 13a to 13c, 14a to 14c are formed so as to extend over the entire width between the third and fourth side surfaces 15c, 15d, and therefore, as shown in FIG. VIII
As shown in the schematic end view of FIG. 8 (b) taken along the line -VIII, crimping can be performed so that the thickness is uniform in the Y direction of FIG.

これに対して、第2図に示したセラミックグリーンシ
ートを用いた従来例では、サイドマージン領域5が予め
形成されているため、第8図(a)に示すように、積層
体15中のサイドマージン領域が形成されている部分にお
いて厚みが薄くなり、の内部電極1,2が形成されている
部分の積層体の厚みとサイドマージン領域が形成されて
いる側方の領域との厚みとの差により、得られる焼結体
の側面においてデラミネーションが生じがちであった。
従って、本実施例の積層体では、このような理由による
デラミネーションの発生を効果的に防止できる。
On the other hand, in the conventional example using the ceramic green sheet shown in FIG. 2, since the side margin region 5 is formed in advance, as shown in FIG. The thickness is thin in the portion where the margin area is formed, and the difference between the thickness of the laminated body in the portion where the internal electrodes 1 and 2 are formed and the thickness of the side area where the side margin area is formed. Therefore, delamination was likely to occur on the side surface of the obtained sintered body.
Therefore, in the laminate of this embodiment, the occurrence of delamination due to such a reason can be effectively prevented.

次に、積層方向に圧着された第5図の積層体15を焼成
し、積層型誘電体としての焼結体を得る。さらに、第9
図に示すように、得られた焼結体25の第1,第2の側面を
レジスト材26a,26bで被覆する。このレジスト材26a,26b
は、後述するエッチングに際して用いるエッチャントに
より侵されない材料により構成されており、かつ後述の
外部電極の下地層を構成する材料、すなわち導電性材料
により構成されている。
Next, the laminated body 15 of FIG. 5 pressed in the laminating direction is fired to obtain a sintered body as a laminated dielectric. Furthermore, the ninth
As shown in the drawing, the first and second side surfaces of the obtained sintered body 25 are covered with resist materials 26a and 26b. This resist material 26a, 26b
Is made of a material that is not attacked by an etchant used in etching described later, and is also made of a material that forms a base layer of an external electrode described later, that is, a conductive material.

焼結体25内には、前述した内部電極材がセラミックス
の焼成に際して焼付けられることにより、内部電極13a
〜13c,14a〜14cが形成されている。なお、内部電極の参
照番号は、前述した内部電極材と同一の参照番号を付し
て説明することにする。
In the sintered body 25, the above-described internal electrode material is baked during firing of the ceramics, so that the internal electrode 13a
13c and 14a to 14c are formed. Note that the reference numbers of the internal electrodes will be described with the same reference numbers as those of the above-described internal electrode materials.

各内部電極13a〜13c,14a〜14cは、レジスト材26a,26b
で被覆された部分を除いて、すなわち焼結体25の第3,第
4の側面25c,25dに露出されている。
Each of the internal electrodes 13a to 13c, 14a to 14c is a resist material 26a, 26b.
, Except for the portions covered with, that is, the third and fourth side surfaces 25c and 25d of the sintered body 25.

次に、上記焼結体25の第3,第4の側面25c,25dを、内
部電極13a〜13c,14a〜14cを構成している材料を蝕刻し
得るエッチャントによりエッチングする。エッチャント
としては、例えば硝酸のような強酸を用いることができ
るが、内部電極材料として、Cu及びNi以外の金属材料を
用いた場合には、そのような金属材料をエッチングし得
る適宜のエッチャントが用いられる。
Next, the third and fourth side surfaces 25c and 25d of the sintered body 25 are etched with an etchant capable of etching the material constituting the internal electrodes 13a to 13c and 14a to 14c. As an etchant, for example, a strong acid such as nitric acid can be used, but when a metal material other than Cu and Ni is used as an internal electrode material, an appropriate etchant capable of etching such a metal material is used. Can be

第10図に、レジスト材26a,26bを省略して焼結体25内
の状態を平面断面図で示す。第10図から明らかなよう
に、焼結体25内においては、内部電極13aが焼結体25の
第1の側面25aに引出されている端縁31と隣接している
二辺32,33が、サイドマージン領域34,35を第3,第4の側
面25c,25dとの間に形成するように、第3,第4の側面25
c,25dから内側に後退されている。これは、エッチング
により、内部電極13aの両側端縁部分が蝕刻され、それ
によってサイドマージン領域34,35が形成されているこ
とを意味する。
FIG. 10 is a plan sectional view showing the inside of the sintered body 25 with the resist materials 26a and 26b omitted. As is apparent from FIG. 10, in the sintered body 25, two sides 32, 33 adjacent to the end edge 31 of the internal electrode 13a extended to the first side surface 25a of the sintered body 25 are formed. , The side margin regions 34 and 35 are formed between the third and fourth side faces 25c and 25d, respectively.
It is retracted inward from c and 25d. This means that both side edge portions of the internal electrode 13a are etched by etching, whereby the side margin regions 34 and 35 are formed.

他の内部電極13b,13c,14a〜14c部分においても同様に
サイドマージン領域が形成されている。
Side margin regions are similarly formed in other internal electrodes 13b, 13c, 14a to 14c.

本実施例では、サイドマージン領域34,35が、エッチ
ングにより形成されるので、焼結体25の第3,第4の側面
25c,25dから内側に正確な幅のサイドマージン領域を形
成することができる。しかも、セラミックグリーンシー
トと内部電極材とを積層し、積層体を得た後に、このサ
イドマージン領域34,35が形成されるものであるため、
積層ずれ等を考慮して余分な幅のサイドマージン領域を
形成する必要がない。すなわち、従来例に比べて、より
狭い幅にサイドマージン領域34,35を形成することがで
きる。従って、小型・大容量の積層コンデンサを実現し
得ることがわかる。
In this embodiment, since the side margin regions 34 and 35 are formed by etching, the third and fourth side surfaces of the sintered body 25 are formed.
A side margin region having an accurate width can be formed inward from 25c and 25d. Moreover, the side margin regions 34 and 35 are formed after the ceramic green sheet and the internal electrode material are laminated to obtain a laminated body.
It is not necessary to form a side margin region having an extra width in consideration of stacking deviation and the like. That is, the side margin regions 34 and 35 can be formed with a width narrower than that of the conventional example. Therefore, it is understood that a small-sized and large-capacity multilayer capacitor can be realized.

最後に、レジスト材26a,26b上に例えばAgを主体とす
る導電ペーストを塗布し、焼付けることにより、第1図
及び第11図に示すように、一対の外部電極36,37を形成
する。外部電極36は、内部電極13a〜13cに、外部電極37
は内部電極14a〜14cに電気的に接続される。
Finally, a conductive paste mainly composed of Ag, for example, is applied onto the resist materials 26a and 26b and baked to form a pair of external electrodes 36 and 37 as shown in FIGS. 1 and 11. The external electrode 36 includes the internal electrodes 13a to 13c and the external electrode 37.
Are electrically connected to the internal electrodes 14a to 14c.

好ましくは、外部電極36,37を形成した後に、焼結体2
5の第3,第4の側面25c,25dに酸化処理を施してもよい。
酸化処理は、例えば第11図の積層コンデンサを酸化雰囲
気中において所定の時間加熱処理を行うことにより達成
される。本実施例では、焼結体25の第3,第4の側面25c,
25dにおいて、比較的狭い幅のサイドマージン領域34,35
を経て内部電極13a〜13c,14a〜14cの側端縁が配置され
ているため、またエッチングによりサイドマージン領域
が形成されているものであるため、内部電極の側端縁が
酸化雰囲気により酸化されやすく、それによって内部電
極側端縁に酸化被膜が形成される。そして、この酸化被
膜の形成により、内部電極とセラミックスとの密着強度
が効果的に高められる。これは、酸化される際に、誘電
体セラミックスと内部電極との間に化学結合を生じるか
らである。
Preferably, after forming the external electrodes 36, 37, the sintered body 2
The third and fourth side surfaces 25c, 25d of 5 may be subjected to an oxidation treatment.
The oxidation treatment is achieved, for example, by subjecting the multilayer capacitor of FIG. 11 to heat treatment in an oxidizing atmosphere for a predetermined time. In the present embodiment, the third and fourth side surfaces 25c of the sintered body 25,
At 25d, relatively narrow side margin areas 34,35
Since the side edges of the internal electrodes 13a to 13c and 14a to 14c are disposed through the side margin regions formed by etching, the side edges of the internal electrodes are oxidized by an oxidizing atmosphere. Therefore, an oxide film is formed on the inner electrode side edge. The formation of this oxide film effectively enhances the adhesion strength between the internal electrodes and the ceramics. This is because a chemical bond is generated between the dielectric ceramic and the internal electrode when it is oxidized.

よって、上記のような酸化処理を行うことにより、内
部電極13a〜13c,14a〜14cと誘電体セラミックスとの密
着性をより一層高め得ることが可能となる。
Therefore, by performing the above-described oxidation treatment, it becomes possible to further improve the adhesion between the internal electrodes 13a to 13c, 14a to 14c and the dielectric ceramics.

なお、上記酸化処理は、エッチングによりサイドマー
ジン領域34,35を形成した後であれば何れの段階におい
て行ってもよい。すなわち、外部電極36,37の形成に先
立って酸化処理を行ってもよい。
The oxidation treatment may be performed at any stage as long as the side margin regions 34 and 35 are formed by etching. That is, the oxidation treatment may be performed prior to the formation of the external electrodes 36, 37.

さらに、残留エッチャントによる内部電極の腐蝕を防
止するために、エッチング後に、焼結体25を加熱雰囲気
下に置き、それによって残留エッチャントを除去しても
よい。なお、外部電極36,37を焼付けにより形成する場
合には、この焼付け時の加熱を利用して残留エッチャン
トを除去することができる。
Further, in order to prevent the corrosion of the internal electrodes due to the residual etchant, the sintered body 25 may be placed in a heating atmosphere after the etching to remove the residual etchant. When the external electrodes 36 and 37 are formed by baking, the residual etchant can be removed by utilizing the heating during the baking.

また、使用エッチャントがHNO3のような強酸の場合に
は、アルカリ性溶液に焼結体を浸漬し、中和してもよ
い。この中和処理によっても、残留エッチャントによる
内部電極の腐蝕を防止し得るからである。
When the etchant used is a strong acid such as HNO 3 , the sintered body may be immersed in an alkaline solution for neutralization. This is also because this neutralization treatment can prevent corrosion of the internal electrodes due to the residual etchant.

また、上記エッチングを行うことにより、サイドマー
ジン領域が形成されるが、その場合内部電極13a〜13c,1
4a〜14cが蝕刻されるものであるため、蝕刻された部分
に第12図に断面図で示すような空隙38が形成されること
になる。よって、好ましくは、この空隙38に、エポキシ
樹脂等の合成樹脂39を加圧注入することにより、焼結体
25の側面25c,25dをシールすることができる。なお、シ
ール材としては、合成樹脂の他、ゴム等の任意の材料を
用い得る。
Further, the side margin region is formed by performing the above etching, in which case the internal electrodes 13a to 13c, 1
Since 4a to 14c are to be etched, the voids 38 shown in the sectional view of FIG. 12 are formed in the etched portions. Therefore, preferably, a synthetic resin 39 such as an epoxy resin is injected under pressure into the void 38 to obtain a sintered body.
25 sides 25c, 25d can be sealed. In addition, as a sealing material, arbitrary materials, such as rubber | gum, other than a synthetic resin, may be used.

上記シール処理についても、外部電極の形成後に行っ
てもよく、あるいは外部電極の形成に先立って行っても
よい。
The sealing treatment may be performed after the external electrode is formed, or may be performed before the external electrode is formed.

さらに、上述した実施例では、エッチングを施した後
に、一対の外部電極36,37を形成したが、外部電極の形
成はエッチングに先立って行ってもよい。
Furthermore, in the above-described embodiment, the pair of external electrodes 36 and 37 are formed after the etching is performed, but the external electrodes may be formed before the etching.

上記実施例では、内部電極13a〜13c,14a〜14cが安価
なNiまたはCuを用いて構成されているので、電極コスト
を低減することができる。また、積層ずれ等を余り器に
せずに母セラミックグリーンシートを積層することがで
きるので、製造工程が簡略化され、積層コンデンサの量
産コストを効果的に低減することができる。
In the above embodiment, since the internal electrodes 13a to 13c and 14a to 14c are made of inexpensive Ni or Cu, the electrode cost can be reduced. In addition, since the mother ceramic green sheets can be stacked without leaving a stacking deviation or the like as an extra device, the manufacturing process can be simplified and the mass production cost of the multilayer capacitor can be effectively reduced.

上記のように、本実施例では、焼結体25の第1,第2の
側面25a,25b上に外部電極の下地層を構成する材料より
なるレジスト材26a,26bが予め形成されており、該レジ
スト材26a,26b上に外部電極が形成される。すなわち、
レジスト材が外部電極形成用の下地電極をも兼ねている
ため、レジスト材の除去を行う必要がない。
As described above, in this embodiment, the resist materials 26a and 26b made of the material forming the underlayer of the external electrode are previously formed on the first and second side surfaces 25a and 25b of the sintered body 25, External electrodes are formed on the resist materials 26a and 26b. That is,
Since the resist material also serves as the base electrode for forming the external electrode, it is not necessary to remove the resist material.

上述した実施例では、硝酸等の化学的薬剤をエッチャ
ントとして用いて内部電極の側端縁をエッチングした
が、実際のエッチングは、エッチャントに焼結体を浸漬
することにより、あるいは回転バレル内にエッチャント
を貯留しておき、該バレル内に焼結体を投入しバレルを
回転させることにより行い得る。
In the above-described embodiment, the side edges of the internal electrodes are etched using a chemical agent such as nitric acid as an etchant, but the actual etching is performed by immersing the sintered body in the etchant or in the rotating barrel. Is stored, the sintered body is put into the barrel, and the barrel is rotated.

上述してきた実施例では、誘導体シールとして、セラ
ミックグリーンシートを用いたが、本発明は、セラミッ
クグリーンシートを複数枚積層して内部電極材と共に一
体焼成してなる積層セラミックコンデンサに限定される
ものではない。すなわち、誘電体シートとしては、誘電
体樹脂フィルムを用いることもでき、いわゆる積層型フ
イルムコンデンサにも本発明を適用することができる。
In the above-described embodiments, the ceramic green sheet is used as the dielectric seal, but the present invention is not limited to the laminated ceramic capacitor formed by laminating a plurality of ceramic green sheets and integrally firing them together with the internal electrode material. Absent. That is, a dielectric resin film can be used as the dielectric sheet, and the present invention can be applied to a so-called laminated film capacitor.

〔発明の効果〕〔The invention's effect〕

以上のように、本発明の製造方法では、内部電極側方
のサイドマージン領域が、内部電極の引出されている端
縁に隣接する内部電極の2辺をエッチングすることによ
り形成される。すなわち、積層後にエッチングによりサ
イドマージン領域が形成されるものであるため、積層ず
れ等を考慮することなく必要最小限の幅のサイドマージ
ン領域を正確に形成することができる。よって、小型・
大容量であり、かつ容量値のばらつきの少ない積層コン
デンサを得ることができる。
As described above, in the manufacturing method of the present invention, the side margin region on the side of the internal electrode is formed by etching the two sides of the internal electrode that are adjacent to the edge of the internal electrode that is pulled out. That is, since the side margin region is formed by etching after stacking, it is possible to accurately form the side margin region having the minimum necessary width without considering stacking deviation and the like. Therefore, small
It is possible to obtain a multilayer capacitor having a large capacity and less variation in capacity value.

また、積層後にエッチングによりサイドマージン領域
を形成するものであるため、上記のような小型・大容量
の積層コンデンサを得ることができるだけでなく、誘電
体シートの積層に際しても位置決め許容範囲が広がるた
め、積層作業を比較的簡単に行うことができる。さら
に、内部電極形成用電極パターンを誘電体層と同一幅に
形成するものであるため、電極パターンの種類を少なく
することができる。よって、積層コンデンサのコストを
低減することが可能となる。
In addition, since the side margin region is formed by etching after lamination, not only the small-sized and large-capacity laminated capacitor as described above can be obtained, but also the positioning allowable range is widened when the dielectric sheets are laminated, The laminating operation can be performed relatively easily. Further, since the internal electrode forming electrode pattern is formed to have the same width as the dielectric layer, the number of types of electrode patterns can be reduced. Therefore, the cost of the multilayer capacitor can be reduced.

さらに、上記エッチングに先立ち、内部電極引出し端
縁がレジスト材で被覆されているため、内部電極引出し
端縁がエッチングにより蝕刻されるおそれがない。加え
て、レジスト材が外部電極の下地層をも兼ねているた
め、レジスト材を除去する煩雑な工程を実施する必要が
ない。
Further, since the internal electrode lead-out edge is covered with the resist material prior to the etching, there is no possibility that the internal electrode lead-out edge is etched by the etching. In addition, since the resist material also serves as the base layer of the external electrode, it is not necessary to perform a complicated process of removing the resist material.

また、好ましくは、母誘電体シートに母内部電極材を
形成したものを積層し、切断することにより個別の積層
型誘電体を形成すれば、上記した積層コンデンサを効率
良く量産することができる。
In addition, preferably, by forming a mother dielectric sheet on which a mother internal electrode material is formed and stacking the laminate to form individual laminated dielectrics, the above-described laminated capacitor can be efficiently mass-produced.

さらに、誘電体としてエラミックを用い、エッチング
等の処理前に焼結するものの場合には、側面に露出して
いる内部電極が誘電体内部の焼結を促進する媒体とな
り、焼結が短時間で良好に行い得る。
Furthermore, in the case of using eramic as the dielectric and sintering before processing such as etching, the internal electrodes exposed on the side surface serve as a medium for promoting the sintering inside the dielectric, and the sintering is performed in a short time. It can be done well.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例の積層コンデンサの平面断面
図、第2図(a)及び(b)は従来の積層コンデンサを
製造するのに用いられるセラミックグリーンシート及び
その上に形成される内部電極材形状を示す各平面図、第
3図(a)及び(b)は従来の積層コンデンサの量産に
際して用いられる母セラミックグリーンシート及びその
上に形成される母内部電極材の形状を説明するための各
平面図、第4図は本発明の一実施例の製造に用いられる
誘電体シートとしてのセラミックグリーンシート及びそ
の上に形成される内部電極材の形状を説明するための斜
視図、第5図は積層体を示す斜視図、第6図は母セラミ
ックグリーンシートを積層する工程を説明するための斜
視図、第7図(a)及び(b)は、従来例及び実施例に
おける内部電極材の側端縁の形状を説明するための各断
面図であり、第8図(a)及び(b)は、それぞれ、従
来例及び実施例における積層体の圧着後の形状を説明す
るための略図的断面図であり、第8図(b)は第5図の
VIII−VIII線に沿う部分の断面図、第9図は焼結体の側
面にレジスト材を付与した状態を示す斜視図、第10図は
エッチング後の内部電極形状を説明するための平面断面
図、第11図は本発明の一実施例の積層コンデンサの斜視
図、第12図はシール材を充填した状態を示す断面図であ
る。 図において、11,12は誘電体シートとしてのセラミック
グリーンシート、11a,11b,12a,12bは端縁、11c,11d,12
c,12dは側端縁、13,13a〜13c,14,14a〜14cは内部電極
材、17,19は母セラミックグリーンシート、18a,18b,20
a,20bは母内部電極材、25は焼結体、25a,25bは第1,第2
の側面、25c,25dは第3,第4の側面、26a,26bはレジスト
材、34,35はサイドマージン領域、36,37は外部電極を示
す。
FIG. 1 is a cross-sectional plan view of a multilayer capacitor according to an embodiment of the present invention, and FIGS. 2 (a) and 2 (b) show ceramic green sheets used to manufacture a conventional multilayer capacitor and formed thereon. FIGS. 3 (a) and 3 (b) are plan views showing the shape of the internal electrode material, and FIGS. 3 (a) and 3 (b) illustrate the shape of the mother ceramic green sheet used for mass production of conventional multilayer capacitors and the shape of the mother internal electrode material formed thereon. FIG. 4 is a perspective view for explaining the shape of a ceramic green sheet as a dielectric sheet used for manufacturing one embodiment of the present invention and the shape of an internal electrode material formed thereon. 5 is a perspective view showing a laminated body, FIG. 6 is a perspective view for explaining a step of laminating a mother ceramic green sheet, and FIGS. 7 (a) and (b) are internal electrodes in a conventional example and an example. Lumber FIGS. 8A and 8B are cross-sectional views for explaining the shape of the side edge, and FIGS. 8A and 8B are schematic diagrams for explaining the shape of the laminated body after pressure bonding in the conventional example and the example, respectively. FIG. 8 is a sectional view, and FIG.
VIII-VIII is a sectional view of a portion along the line, FIG. 9 is a perspective view showing a state where a resist material is applied to the side surface of the sintered body, and FIG. 10 is a plan sectional view for explaining the internal electrode shape after etching. FIG. 11 is a perspective view of a multilayer capacitor according to an embodiment of the present invention, and FIG. 12 is a sectional view showing a state in which a sealing material is filled. In the figure, 11 and 12 are ceramic green sheets as dielectric sheets, 11a, 11b, 12a and 12b are edges, and 11c, 11d and 12
c, 12d are side edges, 13, 13a to 13c, 14, 14a to 14c are internal electrode materials, 17, 19 are mother ceramic green sheets, 18a, 18b, 20
a and 20b are mother internal electrode materials, 25 is a sintered body, and 25a and 25b are first and second
Side surfaces, 25c and 25d are third and fourth side surfaces, 26a and 26b are resist materials, 34 and 35 are side margin regions, and 36 and 37 are external electrodes.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】矩形の誘導体シートの一方主面に、該誘導
体シートの一方端縁から、該一方端縁と対向している他
方端面側に向かって該他方端縁には至らないように、か
つ前記両端縁を連結している側端縁間の全幅に渡って内
部電極材を形成する工程と、 前記内部電極材が引出された前記一方端縁が交互に反対
側となるように、前記誘電体シートを複数枚積層して積
層型の誘導体を得る工程と、 前記誘電体シートの内部電極材が引出されている端縁に
由来する積層型の誘電体の第1,第2の側面を外部電極の
下地層を構成する材料よりなるレジスト材で被覆する工
程と、 前記誘導体シートの側端縁に由来する積層型の誘電体の
第3,第4の側面に露出している内部電極材部分を前記レ
ジスト材を侵さないエッチング剤によりエッチングする
ことにより、第3,第4の側面と内部電極との間にサイド
マージン領域を形成する工程と、 前記積層型の誘電体の第1,第2の側面において、前記レ
ジスト材上に一対の外部電極を形成する工程とを備える
ことを特徴とする、積層コンデンサの製造方法。
1. A rectangular dielectric sheet is provided on one main surface thereof so as not to reach the other end edge from one end edge of the dielectric sheet toward the other end surface side facing the one end edge. And a step of forming an internal electrode material over the entire width between the side edges connecting the both end edges, so that the one edge from which the internal electrode material is drawn out is alternately on the opposite side, A step of laminating a plurality of dielectric sheets to obtain a laminated-type dielectric; and a step of forming first and second side surfaces of the laminated-type dielectric derived from an edge of the dielectric sheet from which an internal electrode material is drawn out. A step of coating with a resist material made of a material forming a base layer of the external electrode, and an internal electrode material exposed on the third and fourth side surfaces of the laminated dielectric derived from the side edge of the dielectric sheet. By etching the portion with an etching agent that does not attack the resist material, A step of forming a side margin region between the third and fourth side surfaces and the internal electrode; and a pair of external electrodes on the resist material on the first and second side surfaces of the laminated dielectric. A method of manufacturing a multilayer capacitor, comprising:
【請求項2】矩形の母誘電体シートの一方主面に、該母
誘電体シートの対向している端縁間に延びるように複数
の母内部電極材を所定距離を隔てて平行に形成する工程
と、 前記母内部電極材が形成された母誘電体シートを積層
し、積層型の母誘電体を得る工程と、 前記積層型の母誘電体を積層方向に切断することによ
り、請求項1に記載の積層型の誘電体を得る工程とを備
えることを特徴とする、積層コンデンサの製造方法。
2. A plurality of mother internal electrode materials are formed in parallel on one main surface of a rectangular mother dielectric sheet so as to extend between opposing edges of the mother dielectric sheet at a predetermined distance. The step of: stacking a mother dielectric sheet having the mother internal electrode material formed thereon to obtain a laminated mother dielectric; and cutting the laminated mother dielectric in a stacking direction. And a step of obtaining the laminated dielectric body according to claim 1.
JP1218276A 1989-08-24 1989-08-24 Manufacturing method of multilayer capacitor Expired - Lifetime JPH0831396B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1218276A JPH0831396B2 (en) 1989-08-24 1989-08-24 Manufacturing method of multilayer capacitor
DE4091418T DE4091418T1 (en) 1989-08-24 1990-08-24 Multilayer capacitor and process for its manufacture
DE4091418A DE4091418C2 (en) 1989-08-24 1990-08-24 Method of manufacturing a multilayer capacitor
US07/663,942 US5144527A (en) 1989-08-24 1990-08-24 Multilayer capacitor and method of fabricating the same
PCT/JP1990/001075 WO1991003064A1 (en) 1989-08-24 1990-08-24 Laminated capacitor and method of producing the same
GB9103350A GB2242070B (en) 1989-08-24 1991-02-18 Multilayer capacitor and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1218276A JPH0831396B2 (en) 1989-08-24 1989-08-24 Manufacturing method of multilayer capacitor

Publications (2)

Publication Number Publication Date
JPH0382007A JPH0382007A (en) 1991-04-08
JPH0831396B2 true JPH0831396B2 (en) 1996-03-27

Family

ID=16717329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1218276A Expired - Lifetime JPH0831396B2 (en) 1989-08-24 1989-08-24 Manufacturing method of multilayer capacitor

Country Status (1)

Country Link
JP (1) JPH0831396B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019097498A (en) * 2017-12-04 2019-06-24 渡邊 貴美恵 Electric field forming device, cold storage vessel, and construction method of electric field forming device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565423A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated film capacitor
JPS5565421A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated porcelain capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019097498A (en) * 2017-12-04 2019-06-24 渡邊 貴美恵 Electric field forming device, cold storage vessel, and construction method of electric field forming device

Also Published As

Publication number Publication date
JPH0382007A (en) 1991-04-08

Similar Documents

Publication Publication Date Title
US5144527A (en) Multilayer capacitor and method of fabricating the same
JPH08130160A (en) Manufacture of multilayer ceramic electronic component
JP4573956B2 (en) Multilayer electronic component and manufacturing method thereof
JP2000012377A (en) Laminated ceramic electronic component and manufacture of the same
JP2001044066A (en) Multilayer electronic component and manufacture thereof
JP2624849B2 (en) Manufacturing method of multilayer capacitor
JP4427960B2 (en) Manufacturing method of thin film laminated electronic component
JP3882718B2 (en) Manufacturing method of thin film laminated electronic component
JPH0828310B2 (en) Manufacturing method of multilayer capacitor
JPH0831396B2 (en) Manufacturing method of multilayer capacitor
JPH0831397B2 (en) Manufacturing method of multilayer capacitor
JP3706503B2 (en) Multilayer electronic components
JPH0828309B2 (en) Multilayer capacitor
JP2002299149A (en) Laminated ceramic capacitor
JPH10208979A (en) Laminated electronic component and manufacture thereof
JP4412837B2 (en) Multilayer electronic component and manufacturing method thereof
JP2998538B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
JPH07120600B2 (en) Manufacturing method of multilayer capacitor
JPH047575B2 (en)
JPS61237413A (en) Manufacture of laminate ceramic capacitor
JP3523548B2 (en) Multilayer electronic component and manufacturing method thereof
JPH081876B2 (en) Manufacturing method of multilayer capacitor
JPH04170016A (en) Manufacture of laminated ceramic electronic parts
JPH08115844A (en) Monolithic ceramic capacitor
JPH07120599B2 (en) Manufacturing method of multilayer capacitor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090327

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090327

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100327

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100327

Year of fee payment: 14