JPH081875B2 - Multilayer capacitor - Google Patents

Multilayer capacitor

Info

Publication number
JPH081875B2
JPH081875B2 JP1233896A JP23389689A JPH081875B2 JP H081875 B2 JPH081875 B2 JP H081875B2 JP 1233896 A JP1233896 A JP 1233896A JP 23389689 A JP23389689 A JP 23389689A JP H081875 B2 JPH081875 B2 JP H081875B2
Authority
JP
Japan
Prior art keywords
internal electrode
multilayer capacitor
conductive paste
dielectric ceramic
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1233896A
Other languages
Japanese (ja)
Other versions
JPH0396205A (en
Inventor
進 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1233896A priority Critical patent/JPH081875B2/en
Publication of JPH0396205A publication Critical patent/JPH0396205A/en
Publication of JPH081875B2 publication Critical patent/JPH081875B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、積層コンデンサの改良に関し、特に、内部
電極形状が改良された積層コンデンサに関する。
Description: TECHNICAL FIELD The present invention relates to an improvement in a multilayer capacitor, and more particularly to a multilayer capacitor having an improved internal electrode shape.

〔従来の技術〕[Conventional technology]

積層コンデンサの製造に際しては、内部電極を形成す
るための導電ペーストが印刷された複数枚のセラミック
グリーンシートを積層し、厚み方向に圧着した後に一体
焼成した焼結体を作製する。この場合、積層コンデンサ
はかなり小さいものであるため、導電ペーストの印刷に
際し、並びにセラミックグリーンシートの積層に際し、
ずれが生じざるを得なかった。そこで、従来より、印刷
ずれや積層ずれを低減するために、種々の方法が考えら
れてきた。
When manufacturing a multilayer capacitor, a plurality of ceramic green sheets printed with a conductive paste for forming internal electrodes are stacked, pressure-bonded in the thickness direction, and then integrally sintered to produce a sintered body. In this case, since the multilayer capacitor is quite small, when printing the conductive paste and stacking the ceramic green sheets,
There was no choice but to make a gap. Therefore, conventionally, various methods have been considered in order to reduce printing deviation and stacking deviation.

第2図は、従来の積層コンデンサの製造方法の一例を
説明するため斜視図である。セラミックグリーンシート
1,2の上面には、それぞれ、内部電極形成用の導電ペー
スト3,4が図示の形状に印刷されている。すなわち、導
電ペースト3,4は、セラミックグリーンシート1,2と同一
の幅で形成されており、かつ導電ペースト3と導電ペー
スト4とを積層した際に、対向する異なる端面に引出さ
れるように印刷されている。ここでは、複数枚のセラミ
ックグリーンシート1,2を積層し、焼結することにより
得られた焼結体の内部電極引出し端面に外部電極が付与
されて積層コンデンサが得られる。
FIG. 2 is a perspective view for explaining an example of a conventional method for manufacturing a multilayer capacitor. Ceramic green sheet
Conductive pastes 3 and 4 for forming internal electrodes are printed on the upper surfaces of the electrodes 1 and 2 in the illustrated shape, respectively. That is, the conductive pastes 3 and 4 are formed with the same width as the ceramic green sheets 1 and 2, and when the conductive paste 3 and the conductive paste 4 are stacked, they are drawn out to different facing end faces. It is printed. Here, a plurality of ceramic green sheets 1 and 2 are laminated, and external electrodes are provided to the internal electrode lead-out end faces of a sintered body obtained by sintering, to obtain a multilayer capacitor.

上記の積層コンデンサでは、導電ペーストの印刷ずれ
やセラミックグリーンシート1,2の積層ずれを効果的に
低減することができる。すなわち、通常は、比較的大き
なマザーのセラミックグリーンシート上に導電ペースト
を塗布し、積層した後に積層体を切断することにより、
個別の積層体を得ている。従って、第2図のセラミック
グリーンシート1,2が積層された個別の積層体を得るに
際しては、積層体を切断するだけで、印刷ずれや積層ず
れの生じ難い積層構造を得ることができる。
In the above-mentioned multilayer capacitor, it is possible to effectively reduce misalignment of the conductive paste and misalignment of the ceramic green sheets 1 and 2. That is, usually, by applying a conductive paste on a relatively large mother ceramic green sheet, by stacking and cutting the laminate,
Individual stacks are obtained. Therefore, when obtaining the individual laminated body in which the ceramic green sheets 1 and 2 of FIG. 2 are laminated, only by cutting the laminated body, it is possible to obtain a laminated structure in which printing deviation and lamination deviation are less likely to occur.

他方、第3図は、従来から用いられている積層コンデ
ンサの他の例を説明するための平面断面図である。ここ
では、誘電体セラミックス5の一方端面5aに引出されて
いる内部電極6に比べて、他方端面5bに引出されている
内部電極7の幅がかなり狭くされている。
On the other hand, FIG. 3 is a plan sectional view for explaining another example of the conventional multilayer capacitor. Here, the width of the internal electrode 7 drawn out to the other end surface 5b is considerably narrower than that of the internal electrode 6 drawn out to the one end surface 5a of the dielectric ceramics 5.

従って、内部電極6,7を構成するための導電ペースト
の印刷にあたり、印刷位置がW方向に若干ずれたとして
も、また内部電極6,7を構成するための導電ペーストが
塗布されたセラミックグリーンシートを積層するにあた
りW方向に若干ずれたとしても、このような印刷ずれや
積層ずれにより内部電極6,7間の重なり面積が変動する
ことがない。すなわち、この構造では、印刷ずれや積層
ずれが生じることを是認した上で、一方の電位に接続さ
れる内部電極の幅を相対的に広くすることにより、印刷
ずれや積層ずれによる静電容量のばらつきが防止されて
いる。
Therefore, when the conductive paste for forming the internal electrodes 6, 7 is printed, even if the printing position is slightly shifted in the W direction, the ceramic green sheet coated with the conductive paste for forming the internal electrodes 6, 7 Even if there is a slight deviation in the W direction when the layers are laminated, the overlapping area between the internal electrodes 6 and 7 does not change due to such printing deviation and lamination deviation. That is, in this structure, after confirming that print misalignment or stacking misalignment occurs, the width of the internal electrode connected to one potential is relatively widened to thereby reduce the capacitance due to print misalignment or stack misalignment. Variation is prevented.

〔発明が解決しようとする技術的課題〕[Technical problem to be solved by the invention]

第2図を参照して説明した従来の積層コンデンサで
は、マザーの積層体から個別の積層体を切り出すに際
し、切断刃により内部電極形成用導電ペースト3,4が切
断面において垂れ、対向内部電極間を短絡させるおそれ
があった。従って、内部電極間の誘電体セラミック層の
厚み、すなわちセラミックグリーンシート1,2の厚みを
さほど薄くすることができないため、取得容量を高める
ことが困難であった。
In the conventional multilayer capacitor described with reference to FIG. 2, when cutting individual laminates from the mother laminate, the internal electrode forming conductive pastes 3 and 4 hang down by the cutting blade at the cut surface, and the internal electrodes are separated from each other. Could short circuit. Therefore, the thickness of the dielectric ceramic layer between the internal electrodes, that is, the thickness of the ceramic green sheets 1 and 2 cannot be reduced so much, and it is difficult to increase the acquisition capacity.

また、第3図の積層コンデンサでは、重なり面積を一
定にすることにより静電容量のばらつきこそ低減し得る
ものの、サイドマージン領域8,8を有するように設けら
れた幅の内部電極6よりも、さらに幅の細い内部電極7
を重なり合わせるものであるため、対向内部電極間の重
なり面積が非常に小さくなる。従って、大きさの割に小
容量のコンデンサしか得ることができない。
Further, in the multilayer capacitor of FIG. 3, although the variation in capacitance can be reduced by making the overlapping area constant, the width of the internal electrode 6 having the side margin regions 8 is smaller than that of the internal electrode 6. Narrower width internal electrode 7
Since they are overlapped with each other, the overlapping area between the opposing internal electrodes is very small. Therefore, only a small-capacity capacitor can be obtained for its size.

よって、本発明の目的は、静電容量のばらつきが少な
く、かつ取得容量を効果的に高め得る構造を備えた積層
コンデンサを提供することにある。
Therefore, an object of the present invention is to provide a multilayer capacitor having a structure in which variations in electrostatic capacity are small and the acquisition capacity can be effectively increased.

〔技術的課題を解決するための手段〕[Means for solving technical problems]

本発明は、対向している第1,第2の端面と、第1,第2
の端面を結ぶ側面とを有する誘電体セラミックス内に、
厚み方向において交互に第1,第2の端面に引出された複
数の内部電極が配置されており、第1,第2の端面に第1,
第2の外部電極が付与されている積層コンデンサにおい
て、下記の構成を備えることを特徴とする。
The present invention includes first and second end surfaces facing each other, and first and second end surfaces.
In a dielectric ceramic having a side surface connecting the end surfaces of
A plurality of internal electrodes that are drawn out to the first and second end faces are arranged alternately in the thickness direction, and the first and second end faces have the first and second end faces.
A multilayer capacitor provided with a second external electrode is characterized by having the following configuration.

すなわち、複数の内部電極のうち、第1の端面に引出
されている内部電極が、上記第1,第2の端面を結ぶ誘電
体セラミックスの両側面に露出する幅に形成されてお
り、他方、第2の端面に引出されている内部電極が、誘
電体セラミックスの両側面との間でサイドマージン領域
を残す幅に形成されていることを特徴とする。
That is, of the plurality of internal electrodes, the internal electrode extended to the first end face is formed to have a width exposed on both side faces of the dielectric ceramics connecting the first and second end faces, and on the other hand, It is characterized in that the internal electrode extended to the second end face is formed to have a width that leaves a side margin region between both side faces of the dielectric ceramic.

〔作用〕[Action]

誘電体セラミックスの両側面に露出する幅の内部電極
に対して、それよりも幅の狭い内部電極が誘電体セラミ
ック層を介して重なり合わされるものであるため、対向
内部電極が誘電体セラミックスの両側面を結ぶ方向に多
少ずれたとしても、重なり面積の変動は生じず、従って
静電容量のばらつきを低減することができる。
Since the internal electrodes having a width narrower than that of the internal electrodes exposed on both sides of the dielectric ceramic are overlapped with each other through the dielectric ceramic layer, the opposing internal electrodes have both sides of the dielectric ceramic. Even if there is a slight deviation in the direction in which the surfaces are connected, the overlapping area does not change, and therefore the variation in capacitance can be reduced.

また、誘電体セラミックスの両側面に露出する幅に形
成された内部電極と、サイドマージン領域を誘電体セラ
ミックスの両側面との間に残す幅に形成された内部電極
とを誘電体セラミック層を介して重なり合わせるもので
あるため、比較的大きな重なり面積を得ることができ、
取得容量を高めることができる。
In addition, an internal electrode formed to have a width exposed on both side surfaces of the dielectric ceramic and an internal electrode formed to have a width that leaves the side margin region between both side surfaces of the dielectric ceramic are provided with a dielectric ceramic layer therebetween. Since they are overlapped with each other, a relatively large overlap area can be obtained,
The acquisition capacity can be increased.

しかも、側面に露出するのは、一方の電位に接続され
る内部電極のみであるため、例えば焼結に先立ち積層体
を切断した場合に、側面に露出している内部電極形成用
導電ペーストが切断面において垂れたとしても、他方の
電位に接続される内部電極用導電ペーストとは接触しな
い。従って、短絡が生じ難いため、対向内部電極間の誘
電体セラミック層の厚みを薄くすることができ、それに
よっても取得容量を高め得る。
Moreover, since only the internal electrodes connected to one of the potentials are exposed on the side surface, for example, when the laminated body is cut before sintering, the internal electrode forming conductive paste exposed on the side surface is cut. Even if it drips on the surface, it does not come into contact with the internal electrode conductive paste connected to the other potential. Therefore, since a short circuit is unlikely to occur, the thickness of the dielectric ceramic layer between the opposing internal electrodes can be reduced, which can also increase the acquisition capacitance.

〔実施例の説明〕[Explanation of Example]

第1図は、本発明の一実施例の積層コンデンサを得る
のに用いられるセラミックグリーンシート及び導電ペー
ストの印刷形状を説明するための分解斜視図である。セ
ラミックグリーンシート11,12は、誘電体セラミックス
を主体とするセラミック・スラリーをドクターブレード
法等により矩形形状に成形することにより用意される。
FIG. 1 is an exploded perspective view for explaining a printed shape of a ceramic green sheet and a conductive paste used to obtain a multilayer capacitor according to an embodiment of the present invention. The ceramic green sheets 11 and 12 are prepared by forming a ceramic slurry mainly composed of a dielectric ceramic into a rectangular shape by a doctor blade method or the like.

各セラミックグリーンシート11,12の上面には、それ
ぞれ、スクリーン印刷法等により、内部電極形成用導電
ペースト13,14が印刷されている。導電ペースト13は、
セラミックグリーンシート11の一方端縁11aから他方端
縁11b側に、但し他方端縁11bには至らないように印刷さ
れている。
Conductive pastes 13 and 14 for forming internal electrodes are printed on the upper surfaces of the ceramic green sheets 11 and 12, respectively, by a screen printing method or the like. The conductive paste 13 is
The ceramic green sheet 11 is printed from one end edge 11a to the other end edge 11b side, but so as not to reach the other end edge 11b.

また、導電ペースト13は、セラミックグリーンシート
11の全幅に、すなわち側縁11c,11dに至る幅に形成され
ている。なお、導電ペースト13の先端部分すなわち端縁
11b側の部分においては、中央部よりも両側縁11c,11d側
部分において端縁11bから遠ざけられた形状とされてい
る。これは、後述する外部電極を形成した場合に、導電
ペースト13に基づく内部電極が他方側の外部電極に導通
することを防止するためである。
The conductive paste 13 is a ceramic green sheet.
It is formed over the entire width of 11, that is, the width reaching the side edges 11c, 11d. The tip portion of the conductive paste 13, that is, the edge
In the portion on the 11b side, the side edges 11c, 11d are shaped to be farther from the end edge 11b than the central portion. This is to prevent the internal electrode based on the conductive paste 13 from being electrically connected to the external electrode on the other side when the external electrode described later is formed.

他方、導電ペースト14は、セラミックグリーンシート
12よりも狭い幅に、すなわちサイドギャップ領域15,15
をセラミックグリーンシート12の両側縁12c,12dとの間
に設けるような幅に形成されている。
On the other hand, the conductive paste 14 is a ceramic green sheet.
Narrower than 12, i.e. side gap regions 15,15
Is formed so as to be provided between both side edges 12c and 12d of the ceramic green sheet 12.

本実施例の積層コンデンサでは、導電ペースト13,14
が印刷された複数枚のセラミックグリーンシート11,12
を交互に積層し、必要に応じて上部あるいは下部に導電
ペーストの印刷されていないセラミックグリーンシート
をさらに積層し、それによって積層体を得る。
In the multilayer capacitor of this example, the conductive paste 13,14
Multiple ceramic green sheets printed with 11 and 12
Are alternately laminated, and if necessary, a ceramic green sheet on which an electrically conductive paste is not printed is further laminated on the upper portion or the lower portion, thereby obtaining a laminated body.

次に、積層体を焼結することにより、第4図に示す焼
結済誘電体セラミックスを得ることができる。誘電体セ
ラミックス16では、導電ペースト13,14(第1図)が焼
付けられることにより、複数の内部電極13,14がその内
部に形成されている。なお、本明細書においては、内部
電極は、上述した内部電極形成用導電ペースト13,14と
同一参照番号を付することにより説明する。
Next, by sintering the laminated body, the sintered dielectric ceramics shown in FIG. 4 can be obtained. In the dielectric ceramics 16, the conductive pastes 13 and 14 (FIG. 1) are baked to form a plurality of internal electrodes 13 and 14 therein. In the present specification, the internal electrodes will be described by giving the same reference numerals to the above-mentioned internal electrode forming conductive pastes 13 and 14.

複数の内部電極13は、誘電体セラミックス16の第1の
端面16aに引出されており、かつ両側面16c,16dにも露出
されている。他方、内部電極13と重なり合う複数の内部
電極14は、誘電体セラミックス16の第2の端面16bにの
み引出されている。
The plurality of internal electrodes 13 are drawn out to the first end surface 16a of the dielectric ceramic 16 and are also exposed at both side surfaces 16c and 16d. On the other hand, the plurality of internal electrodes 14 overlapping with the internal electrodes 13 are drawn out only to the second end surface 16b of the dielectric ceramics 16.

上記誘電体セラミックス16に、第5図に示すように第
1,第2の外部電極17a,17bを付与することにより、積層
コンデンサ18を得ることができる。第1,第2の外部電極
17a,17bは、それぞれ、誘電体セラミックス16の第1,第
2の端面16a,16bを少なくとも覆うように形成されてい
る。なお、第2の外部電極17bが、内部電極13と短絡す
ることを防止するために、内部電極13は、外部電極17b
近傍では、誘電体セラミックス16の両側面16c,16dには
露出されていない。
As shown in FIG.
By providing the first and second external electrodes 17a and 17b, the multilayer capacitor 18 can be obtained. First and second external electrodes
17a and 17b are formed to cover at least the first and second end surfaces 16a and 16b of the dielectric ceramic 16, respectively. In order to prevent the second external electrode 17b from short-circuiting with the internal electrode 13, the internal electrode 13 is connected to the external electrode 17b.
In the vicinity, it is not exposed on both side surfaces 16c, 16d of the dielectric ceramic 16.

上記実施例の積層コンデンサ18では、一方の内部電極
13が誘電体セラミックス16の全幅に至る幅に形成されて
おり、他方の内部電極14がサイドギャップ領域15を残す
幅に、すなわち内部電極13よりも狭く形成されているた
め、第1図のW方向において、導電ペースト13,14の印
刷ずれが若干生じたり、あるいはセラミックグリーンシ
ート11,12の積層ずれが生じたりしても、内部電極13,14
間の重なり面積は一定に保たれる。従って、静電容量の
ばらつきの少ない積層コンデンサが得られる。
In the multilayer capacitor 18 of the above embodiment, one internal electrode
13 is formed so as to extend to the entire width of the dielectric ceramics 16, and the other internal electrode 14 is formed so as to leave the side gap region 15, that is, narrower than the internal electrode 13, so that W in FIG. In the direction, even if there is slight misalignment of the conductive pastes 13 and 14 or misalignment of the ceramic green sheets 11 and 12, the internal electrodes 13 and 14
The overlapping area between them is kept constant. Therefore, it is possible to obtain a multilayer capacitor with a small variation in capacitance.

のみならず、第2図従来例では、積層体を切断した際
に、導電ペーストが切断面で短絡するおそれがあった
が、本実施例の積層コンデンサでは、積層体の側面に露
出する導電ペーストは、一方の電位に接続される内部電
極を形成するための導電ペースト13のみである。従っ
て、導電ペースト13ガ積層体の側面(第4図の側面16c,
16に相当する面)で垂れたとしても、他方電位に接続さ
れる内部電極14に短絡するおそれがなく、コンデンサと
しての機能を阻害しない。よって、短絡事故のおそれが
ないため、第1図のセラミックグリーンシート11,12の
厚みを薄くすることができるため、それによっても取得
容量を高めることができる。
Not only that, in the conventional example of FIG. 2, when the laminated body was cut, the conductive paste might be short-circuited at the cut surface, but in the laminated capacitor of the present embodiment, the conductive paste exposed on the side surface of the laminated body. Is only the conductive paste 13 for forming the internal electrode connected to one potential. Therefore, the side surface of the conductive paste 13-ga laminated body (side surface 16c in FIG. 4,
Even if it hangs down on the surface corresponding to 16, there is no possibility of short-circuiting to the internal electrode 14 connected to the other potential, and the function as a capacitor is not hindered. Therefore, there is no possibility of a short circuit accident, and the thickness of the ceramic green sheets 11 and 12 in FIG. 1 can be reduced, which also increases the acquisition capacity.

なお、誘電体セラミックスの全幅に形成される内部電
極の形状は、第1図に示した導電ペースト13の形状に限
られるものではない。例えば、第6図(a)に示すよう
に、矩形の内部電極21を形成してもよい。なお、一点鎖
線Aは外部電極の形成位置を示す。
The shape of the internal electrodes formed over the entire width of the dielectric ceramics is not limited to the shape of the conductive paste 13 shown in FIG. For example, as shown in FIG. 6 (a), a rectangular internal electrode 21 may be formed. The alternate long and short dash line A indicates the formation position of the external electrode.

また、第6図(b)に示すように、他方側の外部電極
との矩絡をより確実に防止するために、第1図の導電ペ
ースト13と同様に、中央領域に比べて誘電体セラミック
ス16の側面16c,16d側で後退した形状としてもよい。さ
らに、第6図(c)に示すように、中央領域に比べて側
面16c,16d側で後退するように段差23a,23bを設けた形状
の内部電極23を用いてもよい。
Further, as shown in FIG. 6 (b), in order to more surely prevent the quadrangle from being connected to the external electrode on the other side, as in the conductive paste 13 shown in FIG. The shape may be such that the side surfaces 16c and 16d of 16 are receded. Further, as shown in FIG. 6 (c), an internal electrode 23 having a shape in which steps 23a and 23b are provided so as to recede on the side surfaces 16c and 16d side compared to the central region may be used.

なお、第1図の図中に示した寸法Tは、チップ全体の
大きさ、外部電極の塗布領域及び形成法等により適宜の
大きさに選択されるものであることを指摘しておく。
It should be pointed out that the size T shown in the drawing of FIG. 1 is selected as an appropriate size depending on the size of the entire chip, the coating area of the external electrodes, the forming method, and the like.

第5図に示した積層コンデンサ18において、第1,第2
の外部電極17a,17bをめっき等により形成する場合に
は、めっき膜が誘電体セラミックス16の側面16c,16dに
かなりの範囲で付着し、内部電極14と第2の外部電極17
bとが短絡するおそれがある。従って、このような短絡
を防止するには、外部電極17a,17bは、スパッタリング
法のように所定の領域に正確に付与し易い方法を用いて
形成することが好ましい。
In the multilayer capacitor 18 shown in FIG. 5, the first, second
When the external electrodes 17a, 17b of the above are formed by plating or the like, the plating film adheres to the side surfaces 16c, 16d of the dielectric ceramic 16 to a considerable extent, and the internal electrode 14 and the second external electrode 17 are formed.
There is a risk of short-circuiting with b. Therefore, in order to prevent such a short circuit, it is preferable that the external electrodes 17a and 17b are formed by a method such as a sputtering method that can be easily applied accurately to a predetermined region.

また、焼結後に、第4図の誘電体セラミックス16の側
面16c,16dに、絶縁性樹脂等によりコーティングを施し
てもよい。側面16c,16dにコーティング層を設けておけ
ば、上記のような短絡事故を防止することがより確実に
行われるため、任意の外部電極形成方法を用いることが
できる。
After sintering, the side surfaces 16c and 16d of the dielectric ceramic 16 shown in FIG. 4 may be coated with an insulating resin or the like. If the side surfaces 16c and 16d are provided with a coating layer, the above-mentioned short circuit accident can be prevented more reliably, so that any external electrode forming method can be used.

〔発明の効果〕〔The invention's effect〕

以上のように、本発明では、一方電位に接続される内
部電極が誘電体セラミックスの側面に露出される幅に形
成されており、他方電位に接続される内部電極がサイド
ギャップ領域を側面との間に残す幅に形成されているた
め、誘電体セラミックスの両側面を結ぶ方向において、
内部電極の形成位置が若干ずれたとしても、対向してい
る内部電極の重なり面積は常に一定に保たれる。従っ
て、積層コンデンサの静電容量を一定に保つことができ
る。
As described above, in the present invention, the internal electrode connected to one potential is formed to have a width exposed on the side surface of the dielectric ceramic, and the internal electrode connected to the other potential has the side gap region as the side surface. Since it is formed with the width left between, in the direction connecting both sides of the dielectric ceramic,
Even if the positions where the internal electrodes are formed are slightly deviated, the overlapping area of the facing internal electrodes is always kept constant. Therefore, the capacitance of the multilayer capacitor can be kept constant.

しかも、一方電位に接続される内部電極のみが誘電体
セラミックスの側面に露出されているため、例え内部電
極形成用導電ペーストが積層体側面において垂れたとし
ても、他方電位側に接続される外部電極と短絡するおそ
れがない。よって、対向内部電極間の誘電体セラミック
層の厚みを薄くすることができるので、第2図の従来例
の積層コンデンサに比べても、より大きな容量を得るこ
とができる。
Moreover, since only the internal electrode connected to one potential is exposed on the side surface of the dielectric ceramic, even if the conductive paste for forming an internal electrode drips on the side surface of the laminated body, the external electrode connected to the other potential side is formed. There is no danger of short-circuiting with. Therefore, since the thickness of the dielectric ceramic layer between the opposing internal electrodes can be reduced, a larger capacitance can be obtained as compared with the conventional multilayer capacitor shown in FIG.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明の一実施例の積層コンデンサを得るの
に用いられるセラミックグリーンシート及び導電ペース
トの印刷形状を説明するための分解斜視図、第2図は従
来の積層コンデンサの一例を説明するためのセラミック
グリーンシート及び導電ペーストの印刷形状を説明する
ための分解斜視図、第3図は従来の積層コンデンサの他
の例を説明するための略図的平面断面図、第4図は本発
明の一実施例に用いられる誘電体セラミックス及び内部
電極を説明するための斜視図、第5図は本発明の一実施
例の積層コンデンサの斜視図、第6図(a)〜(c)
は、それぞれ、内部電極形状の他の例を説明するための
平面断面図である。 図において、11,12はセラミックグリーンシート、13,14
は内部電極(内部電極形成用導電ペースト)、15はサイ
ドギャップ領域、16は誘電体セラミックス、16a,16bは
第1,第2の端面、16c,16dは側面、17a,17bは第1,第2の
外部電極、18は積層コンデンサを示す。
FIG. 1 is an exploded perspective view for explaining a printed shape of a ceramic green sheet and a conductive paste used to obtain a multilayer capacitor according to an embodiment of the present invention, and FIG. 2 is an example of a conventional multilayer capacitor. FIG. 3 is an exploded perspective view for explaining a printed shape of a ceramic green sheet and a conductive paste for carrying out the method, FIG. 3 is a schematic plan sectional view for explaining another example of the conventional multilayer capacitor, and FIG. 5 is a perspective view for explaining a dielectric ceramic and an internal electrode used in one embodiment of the present invention, FIG. 5 is a perspective view of a multilayer capacitor of one embodiment of the present invention, and FIGS. 6 (a) to 6 (c).
[Fig. 3] is a plan sectional view for explaining another example of the internal electrode shape. In the figure, 11,12 are ceramic green sheets, 13,14
Is an internal electrode (conductive paste for forming an internal electrode), 15 is a side gap region, 16 is dielectric ceramics, 16a and 16b are first and second end faces, 16c and 16d are side faces, and 17a and 17b are first and first sides. Reference numeral 2 denotes an external electrode, and 18 denotes a multilayer capacitor.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】対向している第1,第2の端面と、第1,第2
の端面を結ぶ側面とを有する誘電体セラミックスと、 前記誘電体セラミックス内においてセラミック層を介し
て重なり合うように配置されており、かつ厚み方向にお
いて交互に前記第1,第2の端面に、引出された複数の内
部電極と、 前記第1,第2の端面に形成された第1,第2の外部電極と
を備える積層コンデンサにおいて、 前記複数の内部電極のうち、前記第1の端面に引出され
ている内部電極が、誘電体セラミックスの両側面に露出
する幅に形成されており、かつ 前記第2の端面に引出されている内部電極が、誘電体セ
ラミックスの両側面との間にサイドマージン領域を残す
幅に形成されていることを特徴とする、積層コンデン
サ。
1. A first and a second end surface facing each other, and a first and a second end.
And a dielectric ceramic having a side surface connecting the end surfaces of the dielectric ceramic and a ceramic layer disposed in the dielectric ceramic so as to overlap with each other, and the dielectric ceramic is alternately drawn out to the first and second end surfaces in the thickness direction. A plurality of internal electrodes, and first and second external electrodes formed on the first and second end faces, wherein a plurality of internal electrodes are drawn to the first end face. The internal electrode is formed to have a width exposed on both side surfaces of the dielectric ceramics, and the internal electrode extended to the second end surface has a side margin area between the both side surfaces of the dielectric ceramics. A multilayer capacitor, which is formed to have a width that leaves.
JP1233896A 1989-09-08 1989-09-08 Multilayer capacitor Expired - Lifetime JPH081875B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1233896A JPH081875B2 (en) 1989-09-08 1989-09-08 Multilayer capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1233896A JPH081875B2 (en) 1989-09-08 1989-09-08 Multilayer capacitor

Publications (2)

Publication Number Publication Date
JPH0396205A JPH0396205A (en) 1991-04-22
JPH081875B2 true JPH081875B2 (en) 1996-01-10

Family

ID=16962269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1233896A Expired - Lifetime JPH081875B2 (en) 1989-09-08 1989-09-08 Multilayer capacitor

Country Status (1)

Country Link
JP (1) JPH081875B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5810956B2 (en) * 2012-02-13 2015-11-11 株式会社村田製作所 Manufacturing method of multilayer ceramic capacitor and multilayer ceramic capacitor
JP2013165211A (en) * 2012-02-13 2013-08-22 Murata Mfg Co Ltd Method of manufacturing laminated ceramic capacitor and laminated ceramic capacitor
US20150021082A1 (en) 2013-07-17 2015-01-22 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
KR20140038872A (en) * 2013-07-17 2014-03-31 삼성전기주식회사 Multi-layered ceramic capacitor part and board for mounting the same
JP6812677B2 (en) * 2015-09-15 2021-01-13 Tdk株式会社 Laminated electronic components
KR20170078136A (en) * 2015-12-29 2017-07-07 삼성전기주식회사 Multi-layer electronic component and method for manufacturing the same
KR102198538B1 (en) * 2015-12-29 2021-01-06 삼성전기주식회사 Multi-layer electronic component

Also Published As

Publication number Publication date
JPH0396205A (en) 1991-04-22

Similar Documents

Publication Publication Date Title
US6730183B2 (en) Laminated ceramic electronic components and manufacturing method therefor
JP4983400B2 (en) Feed-through three-terminal capacitor
JP2016146469A (en) Multilayer ceramic capacitor, mounting structure of multilayer ceramic capacitor, and taping electronic component series
JPH11340089A (en) Manufacture of multilayer ceramic electronic component multilayer ceramic electronic component
JP4573956B2 (en) Multilayer electronic component and manufacturing method thereof
JPH0613259A (en) Multilayered ceramic capacitor and its manufacture
JP6855688B2 (en) Gravure printing plate, gravure printing method and manufacturing method of electronic parts
JPH081875B2 (en) Multilayer capacitor
JP6747201B2 (en) Electronic parts
JP2000195742A (en) Laminated ceramic capacitor
JP2004095680A (en) Laminated ceramic capacitor
JP4412837B2 (en) Multilayer electronic component and manufacturing method thereof
JPH0831393B2 (en) Multilayer ceramic capacitor with fuse
JP2000049035A (en) Laminated ceramic capacitor
JP2784862B2 (en) Multilayer capacitors
JPH07120600B2 (en) Manufacturing method of multilayer capacitor
JP3266477B2 (en) Manufacturing method of multilayer capacitor
JPH0684690A (en) Multilayer capacitor
JP2000049038A (en) Laminated ceramic capacitor
JPH07240339A (en) Laminated ceramic capacitor
JPH06314630A (en) Ceramic-lamination electronic component
JP3470812B2 (en) Manufacturing method of ceramic laminated electronic component
JPH11312624A (en) Laminated ceramic capacitor
JPH0338812A (en) Laminated capacitor
JPH07120602B2 (en) Manufacturing method of multilayer capacitor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 14