JPH0396205A - Laminated capacitor - Google Patents

Laminated capacitor

Info

Publication number
JPH0396205A
JPH0396205A JP1233896A JP23389689A JPH0396205A JP H0396205 A JPH0396205 A JP H0396205A JP 1233896 A JP1233896 A JP 1233896A JP 23389689 A JP23389689 A JP 23389689A JP H0396205 A JPH0396205 A JP H0396205A
Authority
JP
Japan
Prior art keywords
internal electrode
width
internal
electrodes
internal electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1233896A
Other languages
Japanese (ja)
Other versions
JPH081875B2 (en
Inventor
Susumu Mori
進 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1233896A priority Critical patent/JPH081875B2/en
Publication of JPH0396205A publication Critical patent/JPH0396205A/en
Publication of JPH081875B2 publication Critical patent/JPH081875B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PURPOSE:To obtain a laminated capacitor having structure, in which the dispersion of electrostatic capacitance is reduced and acquired capacitance can be increased effectively, by forming an internal electrode connected at one potential in width exposed to the side face of dielectric ceramics and shaping an internal electrode connected at the other potential in width in which a side margin region is left between side faces. CONSTITUTION:In a laminated capacitor 18 having dielectric ceramics 16 having oppositely faced first and second end faces and side faces tying the first and second end faces, a plurality of internal electrodes 13, 14 arranged so as to be superposed through ceramic layers in the dielectric ceramics 16 and alternately led out to the first and second end faces in the thickness direction, and first and second external electrodes 17a, 17b formed onto the first and second end faces, the internal electrodes 13 led out to the first end face are shaped in width exposed to both side faces of the dielectric ceramics 16, and the internal electrodes 14 led out to the second end face are formed in width in which side margin regions are left between both side faces of the dielectric ceramics 16.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、積層コンデンサの改良に関し、特に、内部電
極形状が改良された積層コンデンサに関する. 〔従来の技術〕 積層コンデンサの製造に際しては、内部電極を形成する
ための導電ペーストが印刷された複数枚のセラミックグ
リーンシ一トを積層し、厚み方向に圧着した後に一体焼
威した焼結体を作製する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an improvement of a multilayer capacitor, and particularly to a multilayer capacitor with an improved internal electrode shape. [Prior art] When manufacturing multilayer capacitors, a sintered body is produced by laminating multiple ceramic green sheets printed with conductive paste to form internal electrodes, crimping them in the thickness direction, and then burning them together. Create.

この場合、積層コンデンサはかなり小さいものであるた
め、導電ペーストの印刷に際し、並びにセラξツクグリ
ーンシ一トの積層に際し、ずれが生じざるを得なかった
.そこで、従来より、印刷ずれや積層ずれを低減するた
めに、種々の方法が考えられてきた. 第2図は、従来の積層コンデンサの製造方法の一例を説
明するため斜視図である.セラミックグリーンシ一ト1
.2の上面には、それぞれ、内部電極形成用の導電ペー
スト3,4が図示の形状に印刷されている.すなわち、
S′F4ペースト3,4は、セラごツタグリーンシ一ト
1.2と同一の幅で形成されており、かつ導電ペースト
3と導電ペースト4とを積層した際に、対向する異なる
端面に引出されるように印刷されている.ここでは、複
数枚のセラ主ツクグリーンシ一ト1.2を積層し、焼結
することにより得られた焼結体の内部電極引出し端面に
外部電極が付与されて積層コンデンサが得られる. 上記の積層コンデンサでは、導電ペーストの印刷ずれや
セラ逅ツクグリーンシ一ト1.2の積層ずれを効果的に
低減することができる.すなわち、通常は、比較的大き
なマザーのセラ旦ツクグリーンシ一ト上に導電ペースト
を塗布し、積層した後に積層体を切断することにより、
個別の積層体を得ている.従って、第2図のセラ2ツク
グリーンシ一ト1,2が積層された個別の積層体を得る
に際しては、積層体を切断するだけで、印刷ずれや積層
ずれの生じ難い積層構造を得ることができる.他方、第
3図は、従来から用いられている積層コンデンサの他の
例を説明するための平面断面図である.ここでは、誘電
体セラ主ツクス5の一方端面5aに引出されている内部
電極6に比べて、他方端面5bに引出されている内部電
極7の幅がかなり狭くされている. 従って、内部電極6.7を構或するための導電ペースト
の印刷にあたり、印刷位置がW方向に若干ずれたとして
も、また内部電極6.7をtjl威するための導電ペー
ストが塗布されたセラミックグリーンシ一トを積層する
にあたりW方向に若干ずれたとしても、このような印刷
ずれや積層ずれにより内部電極6.7間の重なり面積が
変動することがない.すなわち、この構造では、印刷ず
れや積層ずれが生じることを是認した上で、一方の電位
に接続される内部電極の幅を相対的に広くすることによ
り、印刷ずれや積層ずれによる静電容量のばらつきが防
止されている. 〔発明が解決しようとする技術的課題〕第2図を参照し
て説明した従来の積層コンデンサでは、マザーの積層体
から個別の積層体を切り出すに際し、切断刃により内部
電極形成用導電ペースト3.4が切断面において垂れ、
対向内部電極間を短絡させるおそれがあった.従って、
内部電極間の誘電体セラミック層の厚み、すなわちセラ
ミックグリーンシ一ト1.2の厚みをさほど薄くするこ
とができないため、取得容量を高めることが困難であっ
た. また、第3図の積層コンデンサでは、重なり面積を一定
にすることにより静電容量のばらつきこそ低減し得るも
のの、サイドマージン領域8.8を有するように設けら
れた幅の内部電極6よりも、さらに幅の細い内部電極7
を重なり合わせるものであるため、対向内部電極間の重
なり面積が非常に小さくなる.従って、大きさの割に小
容量のコンデンサしか得ることができない. よって、本発明の目的は、静電容量のばらつきが少なく
、かつ取得容量を効果的に高め得る構造を備えた積層コ
ンデンサを提供することにある.〔技術的課題を解決す
るための手段〕 本発明は、対向している第1,第2の端面と、?1.第
2の端面を結ぶ側面とを有する誘電体セラミックス内に
、厚み方向において交互に第1,第2の端面に引出され
た複数の内部電極が配置されており、第1.第2の端面
に第1,第2の外部電極が付与されている積層コンデン
サにおいて、下記の構威を備えることを特徴とする.す
なわち、複数の内部電極のうち、第1の端面に引出され
ている内部電極が、上記第1,第2の端面を結ぶ誘電体
セラ主ツクスの両側面に露出する幅に形成されており、
他方、第2の端面に引出されている内部電極が、誘電体
セラミックスの両信面との間でサイドマージン領域を残
す幅に形成されていることを特徴とする. 〔作用〕 誘電体セラミックスの両側面に露出する幅の内部電極に
対して、それよりも幅の狭い内部電極が誘電体セラミッ
ク層を介して重なり合わされるものであるため、対向内
■部電極が誘電体セラξツクスの両側面を結ぶ方向に多
少ずれたとしても、重なり面積の変動は生じず、従って
静電容量のばらつきを低減することができる. また、誘電体セラξツクスの両側面に露出する幅に形成
された内部電極と、サイドマージン領域を誘電体セラミ
ックスの両側面との間に残す幅に形成された内部電極と
を誘電体セラaツク層を介して重なり合わせるものであ
るため、比較的大きな重なり面積を得ることができ、取
得容量を高めることができる. しかも、側面に露出するのは、一方の電位に接続される
内部電極のみであるため、例え焼結に先立ち積層体を切
断した場合に、側面に露出している内部電極形或用導電
ペーストが切断面において垂れたとしても、他方の電位
に接続される内部電極用導電ペーストとは接触しない.
従って、短絡が生じ難いため、対向内部電極間の誘電体
セラミック層の厚みを薄くすることができ、それによっ
ても取得容量を高め得る. 〔実施例の説明〕 第1図は、本発明の一実施例の積層コンデンサを得るの
に用いられるセラミックグリーンシ一ト及び導電ペース
トの印刷形状を説明するための分解斜視図である.セラ
ξツクグリーンシ一ト11,l2は、誘電体セラよ7ク
スを主体とするセラ逅ツタ・スラリーをドクターブレー
ド法等により矩形形状に威形することにより用意される
.各セラミックグリーンシー}11.12の上面には、
それぞれ、スクリーン印刷法等により、内部電極形戒用
導電ペースト13.14が印刷されている.導電ペース
ト13は、セラξフクグリーンシー}11の一方端縁1
1aから他方端縁1lb側に、但し他方端縁1lbには
至らないように印刷されている. また、導電ペーストl3は、セラよツクグリーンシー}
11の全幅に、すなわち側縁11c,1ldに至る幅に
形成されている.なお、導電ペースト13の先端部分す
なわち端縁11bf@の部分においては、中央部よりも
両側縁11c,lid側部分において端縁1lbから遠
ざけられた形状とされている.これは、後述する外部電
極を形成した場合に、導電ペーストl3に基づく内部電
極が他方側の外部電極に導通することを防止するためで
ある. 他方、導電ペーストl4は、セラ壽ツクグリーンシ一ト
l2よりも狭い幅に、すなわちサイドギャップ領域15
.15をセラミックグリーンシー}12の両側縁12c
.12dとの間に設けるような幅に形成されている. 本実施例の積層コンデンサでは、導電ペースト13.1
4が印刷された複数枚のセラミックグリーンシ一ト11
.12を交互に積層し、必要に応じて上部あるいは下部
に導電ペーストの印刷されていないセラミックグリーン
シ一トをさらに積層し、それによって積層体を得る. 次に、積層体を焼結することにより、第4図に示す焼結
済誘電体セラξツクスを得ることができる.誘電体セラ
ミックスl6では、導電ペースト13.14(第1図)
が焼付けられることにより、複数の内部電極13.14
がその内部に形成されている.なお、本明細書において
は、内部電極は、上述した内部電極形成用導電ペースl
−13.14と同一参照番号を付することにより説明す
る.複数の内部電極13は、誘電体セラξツクスl6の
第1の端面16aに引出されており、かつ両側面16c
,16dにも露出されている.他方、内部電極l3と重
なり合う複数の内部電極l4は、誘電体セラミックスl
6の第2の端面16bにのみ引出されている. 上記誘電体セラミックスl6に、第5図に示すように第
1.第2の外部電極17a,17bを付与することによ
り、積層コンデンサ18を得ることができる.第1,第
2の外部電極17a,17bは、それぞれ、誘電体セラ
ξツクス16の第1.第2の端面16a,16bを少な
くとも覆うように形成されている.なお、第2の外部電
極17bが、内部電極13と短絡することを防止するた
めに、内部電極l3は、外部電極17b近傍では、誘電
体セラ壽フクス16の両側面16c,16dには露出さ
れていない. 上記実施例の積層コンデンサl8では、一方の内部電極
13が誘電体セラミックス16の全幅に至る幅に形成さ
れており、他方の内部電極14がサイドギャップ領域1
5を残す幅に、すなわち内部電極13よりも狭く形或さ
れているため、第1図のW方向において、導電ペース}
13.14の印刷ずれが若干生じたり、あるいはセラミ
ックグリーンシ一ト11.12の積層ずれが生じたりし
ても、内部電極13.14間の重なり面積は一定に保た
れる.従って、静電容量のばらつきの少ない積層コンデ
ンサが得られる. のみならず、第2図従来例では、積層体を切断した際に
、導電ペーストが切断面で短絡するおそれがあったが、
本実施例の積層コンデンサでは、積層体の側面に露出す
る導電ペーストは、一方の電位に接続される内部電極を
形或するための導電ペーストl3のみである.従って、
導電ペーストl3が積層体の側面(第4図の側面16c
.16に相当する面)で垂れたとしても、他方電位に接
続される内部電極14に短絡するおそれがなく、コンデ
ンサとしての機能を阻害しない.よって、短絡事故のお
それがないため、第1図のセラミフクグリーンシー}1
1.12の厚みを薄くすることができるため、それによ
っても取得容量を高めることができる. なお、誘電体セラミックスの全幅に形成される内部電極
の形状は、第1図に示した導電ペーストl3の形状に限
られるものではない.例えば、第6図(a)に示すよう
に、矩形の内部電極2lを形成してもよい.なお、一点
鎖線Aは外部電極の形成位置を示す. また、第6図(b)に示すように、他方側の外部電極と
の短絡をより確実に防止するために、第1図の導電ペー
ストl3と同様に、中央領域に比べて誘電体セラミック
スl6の側面16c,16d側で後退した形状としても
よい.さらに、第6図(c)に示すように、中央領域に
比べて側面l6c,16d側で後退するように段差23
a,23bを設けた形状の内部電8ii23を用いても
よい.なお、第1図の図中に示した寸法Tは、チップ全
体の大きさ、外部電極の塗布領域及び形或法等により適
宜の大きさに選択されるものであることを指摘しておく
. 第5図に示した積層コンデンサl8において、第1.第
2の外部電極17a,17bをめっき等により形成する
場合には、めっき膜が誘電体セラミックス16の側面1
6c,16dにかなりの範囲で付着し、内部電極l4と
第2の外部電極17bとが短絡するおそれがある.従っ
て、このような短絡を防止するには、外部電極17a,
17bは、スパッタリング法のように所定の領域に正確
に付与し易い方法を用いて形成することが好ましい, また、焼結後に、第4図の誘電体セラ竃ツクス16の側
ii16c,16dに、絶縁性樹脂等によりコーティン
グを施してもよい.側面16c.16dにコーティング
層を設けておけば、上記のような短絡事故を防止するこ
とがより確実に行われるため、任意の外部電極形戒方法
を用いることができる. 〔発明の効果〕 以上のように、本発明では、一方電位に接続される内部
電極が誘電体セラミックスの側面に露出される幅に形成
されており、他方電位に接続される内部電極がサイドギ
ャップ領域を側面との間に残す幅に形成されているため
、誘電体セラ逅ツクスの両側面を結ぶ方向において、内
部電極の形戒位置が若干ずれたとしても、対向している
内部電極の重なり面積は常に一定に保たれる.従って、
積層コンデンサの静電容量を一定に保つことができる. しかも、一方電位に接続される内部電極のみが誘電体セ
ラξツクスの側面に露出されているため、例え内部電極
形戒用導電ペーストが積層体側面において垂れたとして
も、他方電位側に接続される外部電極と短絡するおそれ
がない.よって、対向内部電極間の誘電体セラミック層
の厚みを薄くすることができるので、第2図の従来例の
積層コンデンサに比べても、より大きな容量を得ること
ができる.
In this case, since the multilayer capacitor is quite small, misalignment inevitably occurs when printing the conductive paste and when laminating the ceramic green sheets. Therefore, various methods have been devised to reduce printing misalignment and lamination misalignment. FIG. 2 is a perspective view for explaining an example of a conventional method for manufacturing a multilayer capacitor. Ceramic green sheet 1
.. 2, conductive pastes 3 and 4 for forming internal electrodes are printed in the shape shown in the figure, respectively. That is,
The S'F4 pastes 3 and 4 are formed to have the same width as the ceramic green sheet 1.2, and are drawn out to different opposing end surfaces when the conductive paste 3 and the conductive paste 4 are laminated. It is printed as follows. Here, a multilayer capacitor is obtained by laminating and sintering a plurality of ceramic main green sheets 1.2 and applying external electrodes to the internal electrode lead-out end surfaces of the sintered body. In the above multilayer capacitor, it is possible to effectively reduce printing misalignment of the conductive paste and lamination misalignment of the ceramic green sheet 1.2. That is, normally, a conductive paste is applied onto a relatively large mother ceramic sheet, and the laminated body is cut after being laminated.
Individual laminates are obtained. Therefore, when obtaining an individual laminate in which the ceramic double green sheets 1 and 2 shown in FIG. Can be done. On the other hand, FIG. 3 is a plan sectional view for explaining another example of a conventionally used multilayer capacitor. Here, the width of the internal electrode 7 drawn out to the other end surface 5b is considerably narrower than that of the internal electrode 6 drawn out to one end surface 5a of the dielectric ceramic main body 5. Therefore, even if the printing position is slightly shifted in the W direction when printing the conductive paste for forming the internal electrode 6.7, the ceramic coated with the conductive paste for forming the internal electrode 6.7 Even if there is a slight deviation in the W direction when green sheets are stacked, the overlapping area between the internal electrodes 6 and 7 will not change due to such printing or stacking deviations. In other words, in this structure, while acknowledging that printing misalignment and lamination misalignment will occur, by making the width of the internal electrode connected to one potential relatively wide, capacitance due to printing misalignment and lamination misalignment is reduced. Variations are prevented. [Technical Problems to be Solved by the Invention] In the conventional multilayer capacitor described with reference to FIG. 2, when cutting out individual laminates from a mother laminate, a cutting blade cuts the conductive paste 3 for forming internal electrodes. 4 hangs down on the cut surface,
There was a risk of short circuiting between the opposing internal electrodes. Therefore,
Since the thickness of the dielectric ceramic layer between the internal electrodes, that is, the thickness of the ceramic green sheet 1.2, cannot be made very thin, it has been difficult to increase the acquisition capacity. In addition, in the multilayer capacitor shown in FIG. 3, although variations in capacitance can be reduced by making the overlapping area constant, Even narrower internal electrode 7
Since the two electrodes are overlapped, the overlapping area between the opposing internal electrodes is extremely small. Therefore, you can only obtain a capacitor with a small capacity for its size. SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a multilayer capacitor having a structure that has less variation in capacitance and can effectively increase acquisition capacitance. [Means for Solving the Technical Problems] The present invention provides first and second end faces facing each other, and ? 1. A plurality of internal electrodes are arranged in the dielectric ceramic having a side surface connecting the second end surface and drawn out alternately to the first and second end surfaces in the thickness direction. A multilayer capacitor in which first and second external electrodes are provided on a second end face is characterized by having the following structure. That is, among the plurality of internal electrodes, the internal electrode drawn out to the first end face is formed to have a width exposed on both sides of the dielectric ceramic main body connecting the first and second end faces,
On the other hand, the internal electrode drawn out to the second end face is formed to have a width that leaves a side margin region between the internal electrode and the bidirectional face of the dielectric ceramic. [Function] Since internal electrodes with a narrower width are overlapped with internal electrodes with a width exposed on both sides of the dielectric ceramic via a dielectric ceramic layer, the opposing internal electrodes are Even if there is some deviation in the direction connecting both sides of the dielectric ceramic ξ, the overlapping area will not change, and therefore variations in capacitance can be reduced. In addition, internal electrodes formed in a width that is exposed on both side surfaces of the dielectric ceramic ξ and internal electrodes formed in a width that leaves a side margin region between both side surfaces of the dielectric ceramic a Since they are overlapped via a thick layer, a relatively large overlapping area can be obtained and the acquisition capacity can be increased. Moreover, since only the internal electrodes connected to one potential are exposed on the side surfaces, even if the laminate is cut before sintering, the internal electrode shape or conductive paste exposed on the side surfaces may be damaged. Even if it drips on the cut surface, it will not come into contact with the conductive paste for internal electrodes connected to the other potential.
Therefore, since short circuits are less likely to occur, the thickness of the dielectric ceramic layer between the opposing inner electrodes can be made thinner, thereby increasing the acquisition capacity. [Description of Embodiments] FIG. 1 is an exploded perspective view for explaining the printed shapes of a ceramic green sheet and conductive paste used to obtain a multilayer capacitor according to an embodiment of the present invention. The ceramic green sheets 11 and 12 are prepared by shaping a ceramic slurry mainly composed of dielectric ceramic into a rectangular shape using a doctor blade method or the like. On the top surface of each ceramic green sea}11.12,
Internal electrode-type conductive pastes 13 and 14 are printed on each of them using a screen printing method or the like. The conductive paste 13 is applied to one edge 1 of the ceramic ξ
It is printed from 1a to the other edge 1lb side, but not to the other edge 1lb. In addition, the conductive paste 13 is made of ceramic and green sea.
11, that is, the width extends to the side edges 11c and 1ld. Note that the tip portion of the conductive paste 13, that is, the edge 11bf@ portion, is shaped such that the side edges 11c and the lid side portion are further away from the edge 1lb than the center portion. This is to prevent the internal electrode based on the conductive paste 13 from being electrically connected to the external electrode on the other side when an external electrode, which will be described later, is formed. On the other hand, the conductive paste l4 has a width narrower than the ceramic green sheet l2, that is, the side gap region 15.
.. 15 with ceramic green sea} Both side edges 12c of 12
.. 12d. In the multilayer capacitor of this example, the conductive paste 13.1
A plurality of ceramic green sheets 11 with 4 printed on them
.. 12 are alternately laminated, and if necessary, a ceramic green sheet without printed conductive paste is further laminated on the top or bottom, thereby obtaining a laminate. Next, by sintering the laminate, the sintered dielectric ceramics shown in FIG. 4 can be obtained. For dielectric ceramic 16, conductive paste 13.14 (Fig. 1)
is baked, thereby forming a plurality of internal electrodes 13 and 14.
is formed inside it. Note that in this specification, the internal electrodes are formed using the above-mentioned conductive paste l for forming internal electrodes.
-13.It is explained by giving the same reference number as 14. The plurality of internal electrodes 13 are drawn out to the first end surface 16a of the dielectric ceramic ξ6, and are extended to both side surfaces 16c.
, 16d are also exposed. On the other hand, the plurality of internal electrodes l4 overlapping with the internal electrode l3 are made of dielectric ceramic l.
It is pulled out only to the second end surface 16b of 6. As shown in FIG. By providing the second external electrodes 17a and 17b, a multilayer capacitor 18 can be obtained. The first and second external electrodes 17a and 17b are the first and second external electrodes 17a and 17b of the dielectric ceramics 16, respectively. It is formed to cover at least the second end surfaces 16a and 16b. In order to prevent the second external electrode 17b from short-circuiting with the internal electrode 13, the internal electrode l3 is not exposed on both sides 16c and 16d of the dielectric ceramic cover 16 in the vicinity of the external electrode 17b. Not yet. In the multilayer capacitor l8 of the above embodiment, one internal electrode 13 is formed to have a width that extends to the entire width of the dielectric ceramic 16, and the other internal electrode 14 is formed in the side gap region 1.
5, that is, narrower than the internal electrode 13, in the W direction in FIG.
Even if there is a slight misalignment in printing 13 and 14 or a misalignment in the stacking of ceramic green sheets 11 and 12, the overlapping area between internal electrodes 13 and 14 remains constant. Therefore, a multilayer capacitor with less variation in capacitance can be obtained. In addition, in the conventional example shown in FIG. 2, there was a risk that the conductive paste would short-circuit at the cut surface when the laminate was cut.
In the multilayer capacitor of this example, the only conductive paste exposed on the side surface of the multilayer body is the conductive paste l3 for forming an internal electrode connected to one potential. Therefore,
The conductive paste l3 is applied to the side surface of the laminate (side surface 16c in Fig. 4).
.. 16), there is no risk of short-circuiting to the internal electrode 14 connected to the other potential, and the function as a capacitor is not inhibited. Therefore, there is no risk of short-circuit accidents, so the Ceramifuku Green Sea}1
Since the thickness of 1.12 can be made thinner, the acquisition capacity can also be increased thereby. Note that the shape of the internal electrode formed over the entire width of the dielectric ceramic is not limited to the shape of the conductive paste l3 shown in FIG. For example, as shown in FIG. 6(a), a rectangular internal electrode 2l may be formed. Note that the dashed-dotted line A indicates the formation position of the external electrode. In addition, as shown in FIG. 6(b), in order to more reliably prevent a short circuit with the external electrode on the other side, the dielectric ceramic l6 is used in the central region, similar to the conductive paste l3 in FIG. The shape may be such that the side surfaces 16c and 16d are set back. Furthermore, as shown in FIG. 6(c), the steps 23 are set back on the sides l6c and 16d compared to the central area.
An internal electric conductor 8ii23 having a shape provided with a and 23b may also be used. It should be noted that the dimension T shown in FIG. 1 is selected to be an appropriate size depending on the overall size of the chip, the coating area and shape of the external electrode, etc. In the multilayer capacitor l8 shown in FIG. When forming the second external electrodes 17a and 17b by plating or the like, the plating film is formed on the side surface 1 of the dielectric ceramic 16.
6c and 16d, and there is a risk that the internal electrode l4 and the second external electrode 17b may be short-circuited. Therefore, in order to prevent such a short circuit, the external electrodes 17a,
17b is preferably formed using a method such as a sputtering method that is easy to apply accurately to a predetermined area. Also, after sintering, on the sides ii 16c and 16d of the dielectric ceramic appliance 16 in FIG. It may be coated with insulating resin, etc. Side surface 16c. If a coating layer is provided on 16d, the above-mentioned short-circuit accident can be more reliably prevented, so any external electrode type method can be used. [Effects of the Invention] As described above, in the present invention, the internal electrode connected to one potential is formed with a width exposed to the side surface of the dielectric ceramic, and the internal electrode connected to the other potential is formed in the side gap. Even if the shape and position of the internal electrodes are slightly shifted in the direction connecting both sides of the dielectric ceramics, the opposing internal electrodes will not overlap. The area is always kept constant. Therefore,
The capacitance of a multilayer capacitor can be kept constant. Moreover, since only the internal electrode connected to one potential side is exposed on the side surface of the dielectric ceramic, even if the internal electrode type conductive paste drips on the side surface of the laminate, it will not be connected to the other potential side. There is no risk of short-circuiting with the external electrode. Therefore, since the thickness of the dielectric ceramic layer between the opposing internal electrodes can be made thinner, a larger capacitance can be obtained compared to the conventional multilayer capacitor shown in FIG.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例の積層コンデンサを得るの
に用いられるセラミックグリーンシ一ト及び導電ペース
トの印刷形状を説明するための分解斜視図、第2図は従
来の積層コンデンサの一例を説明するためのセラミック
グリーンシ一ト及び導電ペーストの印刷形状を説明する
ための分解斜視図、第3図は従来の積層コンデンサの他
の例を説明するための略図的平面断面図、第4図は本発
明の一実施例に用いられる誘電体セラミックス及び内部
電極を説明するための斜視図、第5図は本発明の一実施
例の積層コンデンサの斜視図、第6図(a)〜(c)は
、それぞれ、内部電極形状の他の例を説明するための平
面断面図である.図において、11.12はセラミック
グリーンシ一ト、13.14は内部電極(内部電極形或
用導電ペースト)、15はサイドギャップ領域、16は
誘電体セラミックス、16a,16bは第1,第2の端
面、16c,16dは側面、17a.17bは第1,第
2の外部電極、18は積層コンデンサを示す.
FIG. 1 is an exploded perspective view for explaining the printed shapes of a ceramic green sheet and conductive paste used to obtain a multilayer capacitor according to an embodiment of the present invention, and FIG. 2 is an example of a conventional multilayer capacitor. FIG. 3 is a schematic plan cross-sectional view for explaining another example of a conventional multilayer capacitor; FIG. The figure is a perspective view for explaining dielectric ceramics and internal electrodes used in one embodiment of the present invention, FIG. 5 is a perspective view of a multilayer capacitor in one embodiment of the present invention, and FIGS. c) is a plan sectional view for explaining other examples of internal electrode shapes. In the figure, 11.12 is a ceramic green sheet, 13.14 is an internal electrode (internal electrode type or conductive paste), 15 is a side gap region, 16 is a dielectric ceramic, 16a and 16b are first and second end faces, 16c and 16d are side faces, 17a. 17b indicates first and second external electrodes, and 18 indicates a multilayer capacitor.

Claims (1)

【特許請求の範囲】  対向している第1,第2の端面と、第1,第2の端面
を結ぶ側面とを有する誘電体セラミックスと、 前記誘電体セラミックス内においてセラミック層を介し
て重なり合うように配置されており、かつ厚み方向にお
いて交互に前記第1,第2の端面に、引出された複数の
内部電極と、 前記第1,第2の端面に形成された第1,第2の外部電
極とを備える積層コンデンサにおいて、前記複数の内部
電極のうち、前記第1の端面に引出されている内部電極
が、誘電体セラミックスの両側面に露出する幅に形成さ
れており、かつ前記第2の端面に引出されている内部電
極が、誘電体セラミックスの両側面との間にサイドマー
ジン領域を残す幅に形成されていることを特徴とする、
積層コンデンサ。
[Scope of Claims] A dielectric ceramic having first and second end surfaces facing each other and a side surface connecting the first and second end surfaces; and a plurality of internal electrodes drawn out alternately on the first and second end faces in the thickness direction, and first and second external electrodes formed on the first and second end faces. In the multilayer capacitor comprising an electrode, an internal electrode drawn out to the first end face among the plurality of internal electrodes is formed to have a width exposed to both side surfaces of the dielectric ceramic, and the internal electrode extends from the second end face. The internal electrode drawn out to the end face of the dielectric ceramic is formed to have a width that leaves a side margin area between the internal electrode and both side surfaces of the dielectric ceramic.
Multilayer capacitor.
JP1233896A 1989-09-08 1989-09-08 Multilayer capacitor Expired - Lifetime JPH081875B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1233896A JPH081875B2 (en) 1989-09-08 1989-09-08 Multilayer capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1233896A JPH081875B2 (en) 1989-09-08 1989-09-08 Multilayer capacitor

Publications (2)

Publication Number Publication Date
JPH0396205A true JPH0396205A (en) 1991-04-22
JPH081875B2 JPH081875B2 (en) 1996-01-10

Family

ID=16962269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1233896A Expired - Lifetime JPH081875B2 (en) 1989-09-08 1989-09-08 Multilayer capacitor

Country Status (1)

Country Link
JP (1) JPH081875B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013165211A (en) * 2012-02-13 2013-08-22 Murata Mfg Co Ltd Method of manufacturing laminated ceramic capacitor and laminated ceramic capacitor
JP2013165218A (en) * 2012-02-13 2013-08-22 Murata Mfg Co Ltd Method of manufacturing laminated ceramic capacitor and laminated ceramic capacitor
JP2015023287A (en) * 2013-07-17 2015-02-02 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer ceramic capacitor and board for mounting the same
JP2017059815A (en) * 2015-09-15 2017-03-23 Tdk株式会社 Laminate electronic component
JP2017120876A (en) * 2015-12-29 2017-07-06 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer electronic component and method of manufacturing the same
KR20170078101A (en) * 2015-12-29 2017-07-07 삼성전기주식회사 Multi-layer electronic component
US10593473B2 (en) 2013-07-17 2020-03-17 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013165211A (en) * 2012-02-13 2013-08-22 Murata Mfg Co Ltd Method of manufacturing laminated ceramic capacitor and laminated ceramic capacitor
JP2013165218A (en) * 2012-02-13 2013-08-22 Murata Mfg Co Ltd Method of manufacturing laminated ceramic capacitor and laminated ceramic capacitor
JP2015023287A (en) * 2013-07-17 2015-02-02 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer ceramic capacitor and board for mounting the same
US10593473B2 (en) 2013-07-17 2020-03-17 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
JP2017059815A (en) * 2015-09-15 2017-03-23 Tdk株式会社 Laminate electronic component
JP2017120876A (en) * 2015-12-29 2017-07-06 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer electronic component and method of manufacturing the same
KR20170078101A (en) * 2015-12-29 2017-07-07 삼성전기주식회사 Multi-layer electronic component
CN106935396A (en) * 2015-12-29 2017-07-07 三星电机株式会社 Monolithic electronic component
CN106935396B (en) * 2015-12-29 2020-11-10 三星电机株式会社 Multilayer electronic component

Also Published As

Publication number Publication date
JPH081875B2 (en) 1996-01-10

Similar Documents

Publication Publication Date Title
JP4983400B2 (en) Feed-through three-terminal capacitor
KR101141361B1 (en) Multi-layer ceramic condenser and fabricating method thereof
JP2016146469A (en) Multilayer ceramic capacitor, mounting structure of multilayer ceramic capacitor, and taping electronic component series
JPH0613259A (en) Multilayered ceramic capacitor and its manufacture
JPH0396205A (en) Laminated capacitor
JP2000195742A (en) Laminated ceramic capacitor
JPH0342669Y2 (en)
JPH0831393B2 (en) Multilayer ceramic capacitor with fuse
JP2000049035A (en) Laminated ceramic capacitor
JP2784862B2 (en) Multilayer capacitors
JPH0684690A (en) Multilayer capacitor
JP7459812B2 (en) Multilayer ceramic capacitor and method for manufacturing the same
JPH07240339A (en) Laminated ceramic capacitor
JP3089956B2 (en) Multilayer ceramic capacitors
JPH0338812A (en) Laminated capacitor
JPH0314209A (en) Laminated electronic part
JPH07120600B2 (en) Manufacturing method of multilayer capacitor
JPH11312624A (en) Laminated ceramic capacitor
WO2021065487A1 (en) Film capacitor element
JP3114523B2 (en) Multilayer ceramic capacitors
JP2000228329A (en) Multiple multilayer ceramic capacitor
JPH06244057A (en) Element assembly for feedthrough capacitor
JPH07120602B2 (en) Manufacturing method of multilayer capacitor
JPH0897079A (en) Production of layered capacitor
JPS6311702Y2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 14