JPH08186118A - バンプ形成方法 - Google Patents

バンプ形成方法

Info

Publication number
JPH08186118A
JPH08186118A JP33967194A JP33967194A JPH08186118A JP H08186118 A JPH08186118 A JP H08186118A JP 33967194 A JP33967194 A JP 33967194A JP 33967194 A JP33967194 A JP 33967194A JP H08186118 A JPH08186118 A JP H08186118A
Authority
JP
Japan
Prior art keywords
bump
lead
vapor deposition
deposited
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33967194A
Other languages
English (en)
Other versions
JP3431321B2 (ja
Inventor
Yuji Ozaki
裕司 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33967194A priority Critical patent/JP3431321B2/ja
Publication of JPH08186118A publication Critical patent/JPH08186118A/ja
Application granted granted Critical
Publication of JP3431321B2 publication Critical patent/JP3431321B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】本発明は、バンプ形成を容易にさせ得る歩留り
の良いバンプ形成方法の実現を目的とするものである。 【構成】バンプ形成対象物表面のバンプ形成位置上及び
バンプ形成対象物質表面のバンプ形成位置周囲上に所定
物質を順次蒸着した後、蒸着された所定物質を加熱溶融
するようにしてバンプ形成対象物のバンプ形成位置上に
バンプを形成するバンプ方法において、バンプの材料の
うち、バンプ形成対象物表面のバンプ形成位置上及びバ
ンプ形成対象物質表面のバンプ形成位置周囲上に1番始
めに蒸着する第1の所定物質を、バンプ形成対象物のバ
ンプ形成位置周囲の表面と第1の所定物質とが密着し難
い第1の蒸着レートで蒸着するようにしたことにより、
バンプ形成を容易にさせ得る歩留りの良いバンプ形成方
法を実現できる。

Description

【発明の詳細な説明】
【0001】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術(図2) 発明が解決しようとする課題(図2) 課題を解決するための手段(図1及び図2) 作用(図1及び図2) 実施例(図1及び図2) 発明の効果
【0002】
【産業上の利用分野】本発明はバンプ形成方法に関し、
例えばIC(Integrated Circuit)チツプやLSI(La
rge Scale IC)等の半導体素子の回路面に形成された各
外部電極(パツド)上に突起電極(いわゆるバンプ)を
形成する際に適用して好適なものである。
【0003】
【従来の技術】従来、この種の半導体素子では、以下の
手順により各パツド上にバンプをそれぞれ形成してい
る。すなわち図2(A)に示すように、まず半導体素子
1のウエーハ1Aの回路面にアルミニウム等を用いて形
成された各パツド2上に、当該パツド2及びはんだに対
して密着性の良いクロム、カツパ及び銀等からなる中間
金属層3を形成し、続いて各パツド2にそれぞれ対応さ
せて開口4Aが形成されたメタルマスク4をウエーハ1
Aの回路面上に載せた後、当該メタルマスク4の各開口
4Aをそれぞれ介して各中間金属層3上にはんだの材料
である鉛及び錫を順次蒸着することにより鉛蒸着膜5及
び錫蒸着膜6を積層形成する。
【0004】このとき鉛蒸着膜5及び錫蒸着膜6は、通
常、形成するバンプの大きさを考慮して中間金属層3よ
りもやや広めに、ウエーハ1Aの表面を形成する保護膜
層7の上面上にわずかにはみ出す程度の大きさに形成す
る。次いで図2(B)のようにウエーハ1A上からメタ
ルマスク4を取り除き、不要な鉛蒸着膜5及び錫蒸着膜
6を除去した後、当該ウエーハ1Aをリフロー炉を通す
ことにより各鉛蒸着膜5及び錫蒸着膜6を形成する鉛及
び錫を加熱溶融して均一に混合させ、合金化させる。こ
の際形成されるはんだは、その表面張力によつて各中間
金属層3上に球状に一体にまとまる。これによりウエー
ハ1Aの各バツド2上に中間金属層3を介して密着力高
くバンプを形成することができる。
【0005】
【発明が解決しようとする課題】ところでこのようなバ
ンプ形成工程において、通常、鉛は30〔nm/SEC 〕程度
の蒸着レートで各中間金属層3上及び当該各中間金属層
3周囲の保護膜層7上に蒸着される。ところが、このよ
うな蒸着レートで鉛をウエーハ1A上に蒸着しようとす
ると、蒸着された鉛の熱エネルギーが放射される前に順
次新たな鉛が供給されるため、保護膜層7と、当該保護
膜層7上に形成された鉛蒸着膜5とに熱エネルギーが蓄
積し、この結果保護膜層7にダメージを与えることがあ
る。
【0006】このような場合、ウエーハ1Aの保護膜層
7と鉛蒸着膜5との間で密着力が高まるために鉛蒸着膜
5を容易に保護膜層7上から剥がし難くなり、この結果
保護膜層7上の鉛蒸着膜5を形成する鉛と、当該保護膜
層7上の錫蒸着膜6を形成する錫とが混合し、合金化す
ることにより形成されるはんだが、中間金属層3上に形
成される鉛蒸着層5の鉛と当該中間金属層3上に形成さ
れた錫蒸着層6とが混合し、合金化することにより形成
されるバンプ8と一体化し得ず、図2(C)に示すよう
に、ウエーハ1Aの保護膜層7上にはんだ9が少量残る
など、リフロー後の歩留りが悪くなる問題があつた。
【0007】かかる課題を解決するため、従来、図2
(D)に示すように、中間金属層3周囲の保護膜層7上
に、はんだとの密着力が弱いガラス材等でなるコーテイ
ング層10を形成する方法が広く用いられている。とこ
ろがこの方法によると、バンプ形成工程内にウエーハ1
Aにコーテイング層10を形成するための工程を設ける
必要があり、バンプ形成工程が煩雑になる問題があつ
た。
【0008】本発明は以上の点を考慮してなされたもの
で、バンプ形成を容易にさせ得る歩留りの良いバンプ形
成方法を提案しようとするものである。
【0009】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、バンプ形成対象物(1)表面のバ
ンプ形成位置(3)上及びバンプ形成対象物(1)表面
のバンプ形成位置(3)周囲上に所定物質(5、6)を
順次蒸着した後、蒸着された所定物質(5、6)を加熱
溶融するようにしてバンプ形成対象物(1)のバンプ形
成位置(3)上にバンプ(8)を形成するバンプ方法に
おいて、バンプ(8)の材料のうち、バンプ形成対象物
(1)表面のバンプ形成位置(3)上及びバンプ形成対
象物(1)表面のバンプ形成位置(3)周囲上に1番始
めに蒸着する所定物質(5)を、バンプ形成対象物
(1)のバンプ形成位置(3)周囲の表面と所定物質
(5)とが密着し難い第1の蒸着レートで蒸着する工程
を設けるようにした。
【0010】また本発明においては、バンプ形成対象物
(1)は、半導体装置でなり、バンプ形成位置(3)
は、当該半導体装置の回路面に形成されたパツド(2)
でなるようにした。
【0011】さらに本発明においては、所定物質(5)
は鉛でなり、蒸着レートは、鉛を毎秒10〔nm〕程度の厚
みで蒸着する蒸着レートでなるようにした。
【0012】さらに本発明においては、工程は、所定物
質(5)を最終目的とする第1の厚みよりも薄い第2の
厚みまで第1の蒸着レートで蒸着した後、所定物質
(5)を第1の蒸着レートよりも大きい第2の蒸着レー
トで第1の厚みまで蒸着する工程を含むようにした。
【0013】
【作用】バンプ(8)の材料のうち、バンプ形成対象物
(1)表面のバンプ形成位置(3)上及びバンプ形成対
象物(1)表面のバンプ形成位置(3)周囲上に1番始
めに蒸着する所定物質(5)を、バンプ形成対象物
(1)のバンプ形成位置(3)周囲の表面と所定物質
(5)とが密着し難い第1の蒸着レートで蒸着するよう
にしたことにより、続くリフロー工程においてバンプ形
成対象物(1)表面のバンプ形成位置(3)周囲に蒸着
された所定物質(5)が当該バンプ形成対象物(3)表
面から剥がれ易くすることができる。
【0014】従つてバンプ形成対象物(1)の表面に積
層されたバンプ(8)の材料は、リフロー工程時、バン
プ形成対象物(1)表面のバンプ形成位置(3)上に積
層されたバンプ(8)の材料と一体に当該バンプ形成位
置(3)上に一体となつてまとまるため、バンプ形成対
象物(1)表面のバンプ形成位置(3)周囲にバンプ
(8)の残渣を発生させることなく、かつ従来行われて
いたようにコーテイング層(10)をバンプ形成対象物
(1)表面のバンプ形成位置(3)周囲に形成すること
なくバンプ形成対象物(1)のバンプ形成位置(3)上
にバンプ(8)を形成することができ、かくしてバンプ
形成を容易にさせ得る歩留りの良いバンプ形成方法を実
現できる。
【0015】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【0016】図2(A)〜(D)との対応部分に同一符
号を付して示す図1(A)〜(D)は、本発明によるは
んだバンプの形成方法を示すものであり、まず図1
(A)のように半導体素子1のウエーハ1Aの各パツド
2上に従来と同様にして中間金属層3を形成する。続い
てウエーハ1A上にメタルマスク4を載せ、当該メタル
マスク4の各開口4Aを介して各中間金属層3上及び当
該各中間金属層3周囲の保護膜層7上に鉛を通常の蒸着
レート(30〜50〔nm/sec 〕)よりも遅い、ウエーハ1
Aに密着し難い第1の蒸着レートで目的とする鉛蒸着膜
の厚みよりも薄く蒸着することにより第1の鉛蒸着膜2
0を形成する。
【0017】次いで図1(B)に示すように、第1の鉛
蒸着膜20上にメタルマスク4の開口4Aを介して第1
の蒸着レートよりも大きい第2の蒸着レートで鉛を蒸着
することにより第2の鉛蒸着膜21を形成する。この際
第2の鉛蒸着膜21の厚みは、第1及び第2の鉛蒸着膜
20、21の厚みの合計が目的とする鉛蒸着膜の厚みと
同じになるように選定する。この後メタルマスク4の開
口4Aを介して第2の鉛蒸着膜21上に錫を所定の蒸着
レートで蒸着することにより当該第2の鉛蒸着膜21上
に錫蒸着膜22を形成する。
【0018】さらにこの後図1(C)のようにメタルマ
スク4をウエーハ1A上から取り除き、この後このウエ
ーハ1Aをリフロー炉を通すことにより、各中間金属層
3上及び当該中間金属層3の周囲に形成した第1及び第
2の鉛蒸着膜20、21を構成する鉛及び錫を加熱溶融
させて混合し、合金化する。かくして図1(D)のよう
に、各中間金属層3上及び当該中間金属層3の周囲に蒸
着した鉛及び錫が混合し、合金化してなるはんだが表面
張力によつて各中間金属層上に球状にまとまることによ
り、各パツド2上に中間金属層3を介してバンプ8を形
成することができる。
【0019】この実施例の場合、第1の鉛蒸着膜20を
形成する工程では、鉛を10〔nm/sec 〕程度の蒸着レー
トでウエーハ1Aの各中間金属層3上及びこれら各中間
金属層3周囲の保護膜層7上に1〔μm 〕程度の厚みに
なるまで順次蒸着するようにする。この場合第1及び第
2の鉛蒸着膜20、21の膜厚の管理は、例えば膜厚モ
ニタを用いて監視しながら鉛の蒸着を行うようにすれば
良い。
【0020】以上の構成において、このバンプ形成方法
では、ウエーハ1Aの各パツド2上に形成された各中間
金属層3上及び当該中間金属層3周囲の保護膜層7上に
通常の蒸着レートよりも遅い第1の蒸着レートで鉛を蒸
着することにより第1の鉛蒸着膜20を形成し、次いで
第1の鉛蒸着膜20形成後、第1の蒸着レートよりも大
きい第2の蒸着レートで鉛を蒸着することにより第2の
鉛蒸着膜21を形成するようにする。この場合第1の鉛
蒸着膜20を形成する際の第1の蒸着レートは、ウエー
ハ1Aの保護膜層7と蒸着された鉛とが密着し難い大き
さに選定されているため、各中間金属層3周囲の保護膜
層7上に形成された第1の鉛蒸着膜20は当該保護膜層
7から剥がれ易い。
【0021】従つて図1(C)から図1(D)間に行わ
れるリフロー工程において、各中間金属層3周囲の保護
膜層7上に形成された第1及び第2の鉛蒸着膜20、2
1を構成する鉛と、当該各中間金属層3周囲の保護膜層
7上に形成された錫蒸着層22を構成する錫とが混合
し、合金化してなるはんだが各中間金属層3上に形成さ
れた第1及び第2の鉛蒸着膜20、21を構成する鉛と
錫蒸着膜22を形成する錫とが混合し、合金化してなる
はんだと一体化してその表面張力によつて一塊の球とな
り易く、かくして各中間金属層3周囲の保護膜層7上に
はんだが残ることになく、各中間金属層3上にバンプ8
を形成することができる。
【0022】従つてこのはんだバンプ形成方法によれ
ば、例えば従来のようにウエーハ1Aの各中間金属層3
周囲の保護膜層7上にコーテング層10(図1(D))
を設ける必要なく、保護膜層7上にはんだ9(図1
(C))を残存させずに中間金属層3上にバンプ8を形
成することができ、かくしてリフロー後の歩留りを向上
させることができる。また第1の鉛蒸着膜20を形成
後、第2の鉛蒸着膜21を第1の蒸着レートよりも大き
い第2の蒸着レートで形成するようにしたことにより、
第2の鉛蒸着膜21を第1の鉛蒸着膜20と同じ第1の
蒸着レートで形成する場合に比べて短い時間でウエーハ
1Aの各パツド2上にバンプ8を形成することができ
る。
【0023】以上の構成によれば、ウエーハ1Aの各パ
ツド2上にそれぞれ形成された中間金属層3上及びこれ
ら各中間金属層3周囲の保護膜層7上に鉛を蒸着する
際、当該保護膜層7上に鉛を蒸着することにより形成さ
れる鉛蒸着膜を形成する工程を2段階に分け、第1段階
では鉛を通常の蒸着レートよりも小さい、形成される第
1の鉛蒸着膜20が保護膜層7に密着し難い第1の蒸着
レートで最終的な目的とする鉛蒸着膜の厚みよりも薄く
蒸着し、第2段階では第1の蒸着レートよりも速い第2
の蒸着レートで鉛を第1の鉛蒸着膜20上に蒸着するよ
うにして第2の鉛蒸着膜21を形成するようにしたこと
により、ウエーハ1Aの各パツド2上に形成された各中
間金属層3上に当該各中間金属層3周囲の保護膜層7上
にはんだ9(図1(C))が残存することなくバンプ8
を形成することができ、かくしてバンプ形成を容易にさ
せ得る歩留りの良いバンプ形成方法実現できる。
【0024】なお上述の実施例においては、ウエーハ1
Aの各パツド2上に形成された各中間金属層3上及びこ
れら各中間金属層3周囲の保護膜層7上に10〔nm/sec
〕で第1の鉛蒸着膜20を形成するようにした場合に
ついて述べたが、本発明はこれに限らず、要は、各中間
金属層3周囲の保護膜層7に対して、鉛を蒸着すること
により形成される第1の鉛蒸着膜20が密着し難いよう
な蒸着レートであるのならば、第1の蒸着レートとして
は、10〔nm/sec 〕以外の大きさであつても良い。
【0025】また上述の実施例においては、本発明をウ
エーハ1Aの各パツド2上にバンプ8を形成する工程に
適用するようにした場合について述べたが、本発明はこ
れに限らず、例えばプリント配線基板やこの他の電子部
品の各電極上にバンプを形成するような場合にも適用す
ることができる。
【0026】さらに上述の実施例では、ウエーハ1Aの
各パツド2上に形成された各中間金属層3上及びこれら
各中間金属層3周囲の保護膜層7上に鉛蒸着膜を形成す
る工程を2段階に分けて行うようにした場合について述
べたが、本発明はこれに限らず、2段階以上の段階に分
けて、各段階ごとに最終的な目的となる鉛蒸着膜の厚み
よりも薄く鉛蒸着膜を順次積層形成するようにしても良
い。この場合においても一番下層の鉛蒸着膜を通常の蒸
着レートよりも小さい、各中間金属層3周囲の保護膜層
7と鉛とが密着し難いような蒸着レートで形成するよう
にすれば、実施例と同様の効果を得ることができる。
【0027】さらに上述の実施例においては、ウエーハ
1Aの各パツド2上に形成された各中間金属層3上及び
これら各中間金属層3周囲の保護膜層7上に一番始めに
鉛を蒸着するようにした場合について述べたが、本発明
はこれに限らず、一番始めに錫を蒸着することにより各
中間金属層3上及び当該各中間金属層3周囲の保護膜層
7上に錫蒸着膜22を形成するようにしても良く、この
場合においても錫を各中間金属層3周囲の保護膜層7と
密着し難い蒸着レートで蒸着するようにすることによつ
て実施例と同様の効果を得ることができる。
【0028】さらに上述の実施例においては、本発明を
ウエーハ1Aの各パツド2上に形成された各中間金属層
3上にはんだでなるバンプ8を形成する際に適用するよ
うにした場合について述べたが、本発明はこれに限ら
ず、はんだ以外の材料からなるバンプを、当該バンプの
材料をウエーハ1Aの各パツド2上に形成された各中間
金属層3上及びこれら各中間金属層3周囲の保護膜層7
上に順次蒸着した後、リフローするようにして形成する
場合にも適用できる。この場合においても、当該バンプ
の材料となる物質のうち、各中間金属層3上及びこれら
各中間金属層3周囲の保護膜層7上に一番始めに蒸着す
る物質を、ウエーハ1Aの保護膜層7と密着し難い蒸着
レートで蒸着するようにすれば良い。
【0029】
【発明の効果】上述のように本発明によれば、バンプ形
成対象物表面のバンプ形成位置上及びバンプ形成対象物
質表面のバンプ形成位置周囲上に所定物質を順次蒸着し
た後、蒸着された所定物質を加熱溶融するようにしてバ
ンプ形成対象物のバンプ形成位置上にバンプを形成する
バンプ方法において、バンプの材料のうち、バンプ形成
対象物表面のバンプ形成位置上及びバンプ形成対象物質
表面のバンプ形成位置周囲上に1番始めに蒸着する第1
の所定物質を、バンプ形成対象物のバンプ形成位置周囲
の表面と第1の所定物質とが密着し難い第1の蒸着レー
トで蒸着するようにしたことにより、バンプ形成対象物
表面のバンプ形成位置周囲にバンプの残渣を発生させる
ことなく、かつ従来行われていたようにコーテイング層
をバンプ形成対象物表面のバンプ形成位置周囲に形成す
ることなくバンプ形成対象物のバンプ形成位置上にバン
プを形成することができ、かくしてバンプ形成を容易に
させ得る歩留りの良いバンプ形成方法を実現できる。
【図面の簡単な説明】
【図1】実施例によるバンプ形成方法を適用したバンプ
形成方法の説明に供する断面図である。
【図2】従来のバンプ形成方法の説明に供する断面図で
ある。
【符号の説明】
1……半導体素子、1A……ウエーハ、2……パツド、
3……中間金属層、7……保護膜層、8……バンプ、
5、20、21……鉛蒸着膜、6、22……錫蒸着膜。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】バンプ形成対象物表面のバンプ形成位置上
    及び上記バンプ形成対象物表面の上記バンプ形成位置周
    囲上に所定物質を順次蒸着した後、蒸着された上記所定
    物質を加熱溶融するようにして上記バンプ形成対象物の
    上記バンプ形成位置上にバンプを形成するバンプ方法に
    おいて、 上記バンプの材料のうち、上記バンプ形成対象物表面の
    バンプ形成位置上及び上記バンプ形成対象物表面の上記
    バンプ形成位置周囲上に1番始めに蒸着する上記所定物
    質を、上記バンプ形成対象物の上記バンプ形成位置周囲
    の上記表面と上記所定物質とが密着し難い第1の蒸着レ
    ートで蒸着する工程を具えることを特徴とするバンプ形
    成方法。
  2. 【請求項2】上記バンプ形成対象物は、半導体装置でな
    り、 上記バンプ形成位置は、当該半導体装置の回路面に形成
    されたパツドでなることを特徴とするバンプ形成方法。
  3. 【請求項3】上記所定物質は鉛でなり、 上記蒸着レートは、上記鉛を毎秒10〔nm〕程度の厚みで
    蒸着する蒸着レートでなることを特徴とする請求項1に
    記載のバンプ形成方法。
  4. 【請求項4】上記工程は、 上記第1の所定物質を最終目的とする第1の厚みよりも
    薄い第2の厚みまで第1の蒸着レートで蒸着した後、上
    記第1の所定物質を上記第1の蒸着レートよりも大きい
    第2の蒸着レートで第1の厚みまで蒸着する工程を含む
    ことを特徴とする請求項1に記載のバンプ形成方法。
JP33967194A 1994-12-29 1994-12-29 バンプ形成方法 Expired - Fee Related JP3431321B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33967194A JP3431321B2 (ja) 1994-12-29 1994-12-29 バンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33967194A JP3431321B2 (ja) 1994-12-29 1994-12-29 バンプ形成方法

Publications (2)

Publication Number Publication Date
JPH08186118A true JPH08186118A (ja) 1996-07-16
JP3431321B2 JP3431321B2 (ja) 2003-07-28

Family

ID=18329704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33967194A Expired - Fee Related JP3431321B2 (ja) 1994-12-29 1994-12-29 バンプ形成方法

Country Status (1)

Country Link
JP (1) JP3431321B2 (ja)

Also Published As

Publication number Publication date
JP3431321B2 (ja) 2003-07-28

Similar Documents

Publication Publication Date Title
EP1032030B1 (en) Flip chip bump bonding
US5842626A (en) Method for coupling surface mounted capacitors to semiconductor packages
JPH11274200A (ja) 半導体ダイ上に相互接続バンプを形成する方法
KR100418059B1 (ko) 반도체소자의범프형성방법
US3625837A (en) Electroplating solder-bump connectors on microcircuits
JPH0273648A (ja) 電子回路及びその製造方法
US6153503A (en) Continuous process for producing solder bumps on electrodes of semiconductor chips
JP3431321B2 (ja) バンプ形成方法
JP3124224B2 (ja) はんだバンプ形成方法
JPH05326524A (ja) 半田バンプ形成方法
JPH07211720A (ja) フリップチップ及びその接合方法
JPH06267963A (ja) 半導体部品におけるバンプ電極の形成方法
JPH0818210A (ja) はんだバンプ形成方法
JPH05190599A (ja) 半導体装置の組立方法
JP2006313929A (ja) フリップチップ型icの製造方法、および、フリップチップ型ic実装回路基板の製造方法
JPH03241756A (ja) 半導体集積回路の実装装置および実装方法
JPH05259167A (ja) 半導体装置
JPS61225839A (ja) バンプ電極の形成方法
JPS63261857A (ja) 半田バンプの形成方法
JP3419183B2 (ja) バンプの製造方法と接合方法
JPH01264245A (ja) 半導体装置の製造方法
JPH02249247A (ja) 集積回路チップのボンディング方法
JPH07226400A (ja) 半導体装置及びその製造方法
JPH09306918A (ja) はんだボールバンプ形成工程におけるバリアメタル形成方法
JPH02232947A (ja) 半導体集積回路装置およびその実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees