JPH08181206A - 二重層用の相互接続構造 - Google Patents
二重層用の相互接続構造Info
- Publication number
- JPH08181206A JPH08181206A JP7258031A JP25803195A JPH08181206A JP H08181206 A JPH08181206 A JP H08181206A JP 7258031 A JP7258031 A JP 7258031A JP 25803195 A JP25803195 A JP 25803195A JP H08181206 A JPH08181206 A JP H08181206A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lower layer
- upper layer
- interconnection structure
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000010276 construction Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 54
- 125000006850 spacer group Chemical group 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】本発明は、ポリシリコン等の二重層用の相互接
続構造で下部層のコンタクトを形成する領域の上部層の
エッチングによりこの領域の側面に残された上部層材料
による短絡のおそれのない相互接続構造を提供すること
を目的とする。 【解決手段】誘電体11によって分離されているポリシリ
コン等から形成されている上部層1 と下部層2 とを具備
し、上部層1 は下部層2 を完全にカバーして下部層の縁
部より外側まで延在しており、下部層2 のコンタク 3ト
のためのコンタクト開口5 が上部層1 の下部層2 を覆っ
ている領域に設けられていることを特徴とする
続構造で下部層のコンタクトを形成する領域の上部層の
エッチングによりこの領域の側面に残された上部層材料
による短絡のおそれのない相互接続構造を提供すること
を目的とする。 【解決手段】誘電体11によって分離されているポリシリ
コン等から形成されている上部層1 と下部層2 とを具備
し、上部層1 は下部層2 を完全にカバーして下部層の縁
部より外側まで延在しており、下部層2 のコンタク 3ト
のためのコンタクト開口5 が上部層1 の下部層2 を覆っ
ている領域に設けられていることを特徴とする
Description
【０００１】
【発明の属する技術分野】本発明は、例えば半導体集積
回路において広範囲に使用されているポリシリコン等の
二重層用の相互接続構造に関する。
回路において広範囲に使用されているポリシリコン等の
二重層用の相互接続構造に関する。
【０００２】
【従来の技術】従来技術では、相互接続構造においては
通常図１に示されているように上部層１と下部層２は交
差して相互接続される。このような交差層は、一般に下
部層２の表面全体にわたって例えばポリシリコン等の上
部層１の材料を付着し、それに続いてフォトリソグラフ
ィック技術を使用して付着された上部層１をパターン化
することによって形成される。誘電体が上部層１と下部
層２との間に設けられることが有効である。
通常図１に示されているように上部層１と下部層２は交
差して相互接続される。このような交差層は、一般に下
部層２の表面全体にわたって例えばポリシリコン等の上
部層１の材料を付着し、それに続いてフォトリソグラフ
ィック技術を使用して付着された上部層１をパターン化
することによって形成される。誘電体が上部層１と下部
層２との間に設けられることが有効である。
【０００３】
【発明が解決しようとする課題】上部層１を形成するた
めにフォトリソグラフィックプロセス内でエッチングし
ている間に、下部層２においていわゆるスペーサが形成
される。これは、下部層２のエッジの領域では上部層１
が２倍の厚さでエッチングされなければならないためで
ある。結果として、エッチングが十分に異方性である場
合、スペーサ４が下部層２の側面に残される。しばしば
行われているように、装置の電気特性を改良するために
高融点金属がシリサイドを形成するようにスパッタリン
グによって付着される場合、結果的にスペーサが上部層
１と下部層２との間に短絡を生じさせる。したがって、
本発明の目的は、望ましくない電気特性が結果的に生成
されることができないように相互接続構造を設計するこ
とである。
めにフォトリソグラフィックプロセス内でエッチングし
ている間に、下部層２においていわゆるスペーサが形成
される。これは、下部層２のエッジの領域では上部層１
が２倍の厚さでエッチングされなければならないためで
ある。結果として、エッチングが十分に異方性である場
合、スペーサ４が下部層２の側面に残される。しばしば
行われているように、装置の電気特性を改良するために
高融点金属がシリサイドを形成するようにスパッタリン
グによって付着される場合、結果的にスペーサが上部層
１と下部層２との間に短絡を生じさせる。したがって、
本発明の目的は、望ましくない電気特性が結果的に生成
されることができないように相互接続構造を設計するこ
とである。
【０００４】
【課題を解決するための手段】この目的は、誘電体によ
って分離されている上部層と下部層とを具備し、上部層
は下部層を完全にカバーし、下部層の縁部を越えて延在
しており、下部層のコンタクトのためのコンタクト開口
が上部層の下部層を覆っている領域に設けられている二
重層用相互接続構造によって達成される。
って分離されている上部層と下部層とを具備し、上部層
は下部層を完全にカバーし、下部層の縁部を越えて延在
しており、下部層のコンタクトのためのコンタクト開口
が上部層の下部層を覆っている領域に設けられている二
重層用相互接続構造によって達成される。
【０００５】
【発明の実施の形態】本発明は、以下の説明および添付
図面からさらに明らかになるであろう。図１は、従来技
術において下部層２が上部層１によって交差され、下部
層用のコンタクト３が層１の両側に離されて配置され、
絶縁層が２つの層１および２を分離している。
図面からさらに明らかになるであろう。図１は、従来技
術において下部層２が上部層１によって交差され、下部
層用のコンタクト３が層１の両側に離されて配置され、
絶縁層が２つの層１および２を分離している。
【０００６】図２は図１のラインＡ−Ａにおける断面を
示す。上部層１およびその下の下部層２に加えて、２つ
の層を互いに分離する誘電体11が２つの層の間に認めら
れる。誘電体11が十分に薄ければ、キャパシタンス構造
が得られる。
示す。上部層１およびその下の下部層２に加えて、２つ
の層を互いに分離する誘電体11が２つの層の間に認めら
れる。誘電体11が十分に薄ければ、キャパシタンス構造
が得られる。
【０００７】図３は、図１のラインＢ−Ｂに沿った、す
なわち下部層２の断面を示す。層２の表面上にはコンタ
クト３が認められ、またこの層の両側にはスペーサ４が
認められる。スペーサ４の形成の原因は製造プロセスで
ある。最初に、下部層２は通常のフォトリソグラフィッ
ク技術を使用して形成される。次のステップにおいて、
上部層１はまたフォトリソグラフィック技術によって形
成される。すなわち、被覆は基体の表面全体にわたって
供給され、その後上部層１を形成するように異方性エッ
チングされる。形成されるべき上部層１の外側の領域に
おいて、被覆全体、すなわち層１および２の厚さの和が
エッチングされなければならない。しかしながら、層１
および２の厚さの和を下まわる量しかエッチングされな
いため、層１で覆われていないコンタクト３が形成され
る下部層２の領域の側面には図３に示されているように
誘電体11の外側に上部層１の材料の一部が残されてスペ
ーサ４が形成される。製造プロセスの次の工程におい
て、シリサイド本体が絶縁中間層11を全体的にまたは部
分的に橋絡するため、短絡または酸化物絶縁破壊が結果
的に発生する。
なわち下部層２の断面を示す。層２の表面上にはコンタ
クト３が認められ、またこの層の両側にはスペーサ４が
認められる。スペーサ４の形成の原因は製造プロセスで
ある。最初に、下部層２は通常のフォトリソグラフィッ
ク技術を使用して形成される。次のステップにおいて、
上部層１はまたフォトリソグラフィック技術によって形
成される。すなわち、被覆は基体の表面全体にわたって
供給され、その後上部層１を形成するように異方性エッ
チングされる。形成されるべき上部層１の外側の領域に
おいて、被覆全体、すなわち層１および２の厚さの和が
エッチングされなければならない。しかしながら、層１
および２の厚さの和を下まわる量しかエッチングされな
いため、層１で覆われていないコンタクト３が形成され
る下部層２の領域の側面には図３に示されているように
誘電体11の外側に上部層１の材料の一部が残されてスペ
ーサ４が形成される。製造プロセスの次の工程におい
て、シリサイド本体が絶縁中間層11を全体的にまたは部
分的に橋絡するため、短絡または酸化物絶縁破壊が結果
的に発生する。
【０００８】図４は、本発明による相互接続構造の平面
図を示す。ここにおいて、従来技術とは異り、下部層２
は上部層１によって完全にカバーされる。下部層２に対
してコンタクト３を形成することができるように、開口
５が例えばエッチングによって上部層１に形成される。
この場合前記従来の場合と異なって単一の層の厚さしか
エッチングされないため、前記のようなスペーサが残る
ことはない。
図を示す。ここにおいて、従来技術とは異り、下部層２
は上部層１によって完全にカバーされる。下部層２に対
してコンタクト３を形成することができるように、開口
５が例えばエッチングによって上部層１に形成される。
この場合前記従来の場合と異なって単一の層の厚さしか
エッチングされないため、前記のようなスペーサが残る
ことはない。
【０００９】図５は、図４のラインＣ−Ｃに沿った断面
を示す。図４と関連して既に説明された特徴に加えて、
絶縁層（誘電体11）が認められる。
を示す。図４と関連して既に説明された特徴に加えて、
絶縁層（誘電体11）が認められる。
【００１０】以上、本発明による構造は、上部層がエッ
チングされなければならない領域においてエッチングさ
れるべき層の厚さが単一の層の厚さであるため、スペー
サの形成が避けられるという利点を有する。
チングされなければならない領域においてエッチングさ
れるべき層の厚さが単一の層の厚さであるため、スペー
サの形成が避けられるという利点を有する。
【図１】従来技術を示した平面図。
【図２】図１のラインＡ−Ａにおける断面図。
【図３】図１のラインＢ−Ｂにおける断面図。
【図４】本発明による相互接続構造の平面図。
【図５】図４のラインＣ−Ｃにおける断面図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハンス − ギュンター・ツィマー ドイツ連邦共和国、デー − 79211，デ ンツリンゲン、マルクグラフェンシュトラ ーセ 18
Claims (2)
- 【請求項１】 誘電体によって分離されている上部層と
下部層とを具備し、上部層は下部層を完全にカバーし、
下部層の縁部を越えて延在しており、下部層のコンタク
トのためのコンタクト開口が上部層の下部層を覆ってい
る領域に設けられていることを特徴とする二重層用の相
互接続構造。 - 【請求項２】 ２つの層はポリシリコンから形成されて
いることを特徴とする請求項１記載の相互接続構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4435585A DE4435585C2 (de) | 1994-10-05 | 1994-10-05 | Anschlußstruktur für Doppelschichten, insbesondere zur Verwendung in integrierten Halbleiterschaltkreisen |
| DE4435585.8 | 1994-10-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08181206A true JPH08181206A (ja) | 1996-07-12 |
Family
ID=6530014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7258031A Pending JPH08181206A (ja) | 1994-10-05 | 1995-10-04 | 二重層用の相互接続構造 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6066895A (ja) |
| EP (1) | EP0706211B1 (ja) |
| JP (1) | JPH08181206A (ja) |
| DE (2) | DE4435585C2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2780202A1 (fr) * | 1998-06-23 | 1999-12-24 | St Microelectronics Sa | Circuit integre a niveau de metallisation d'epaisseur variable |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4849804A (en) * | 1985-09-18 | 1989-07-18 | Harris Corp. | Fabrication of integrated circuits incorporating in-process avoidance of circuit-killer particles |
| JPH081928B2 (ja) * | 1986-12-17 | 1996-01-10 | 株式会社日立製作所 | 多層配線の接続配線構造の形成方法 |
| US4900695A (en) * | 1986-12-17 | 1990-02-13 | Hitachi, Ltd. | Semiconductor integrated circuit device and process for producing the same |
| US5037772A (en) * | 1989-12-13 | 1991-08-06 | Texas Instruments Incorporated | Method for forming a polysilicon to polysilicon capacitor |
| US5117273A (en) * | 1990-11-16 | 1992-05-26 | Sgs-Thomson Microelectronics, Inc. | Contact for integrated circuits |
| JP3166221B2 (ja) * | 1991-07-23 | 2001-05-14 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5252520A (en) * | 1991-10-31 | 1993-10-12 | At&T Bell Laboratories | Integrated circuit interlevel dielectric wherein the first and second dielectric layers are formed with different densities |
| JP3118928B2 (ja) * | 1992-01-24 | 2000-12-18 | 日本電気株式会社 | 容量素子の構造 |
| JPH05299578A (ja) * | 1992-04-17 | 1993-11-12 | Rohm Co Ltd | 半導体装置およびその製法 |
| EP0573169A1 (en) * | 1992-06-02 | 1993-12-08 | National Semiconductor Corporation | Segment-erasable flash EPROM |
-
1994
- 1994-10-05 DE DE4435585A patent/DE4435585C2/de not_active Expired - Fee Related
-
1995
- 1995-09-28 DE DE59510975T patent/DE59510975D1/de not_active Expired - Fee Related
- 1995-09-28 EP EP95115305A patent/EP0706211B1/de not_active Expired - Lifetime
- 1995-10-04 JP JP7258031A patent/JPH08181206A/ja active Pending
- 1995-10-05 US US08/539,783 patent/US6066895A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE4435585C2 (de) | 2001-02-01 |
| DE4435585A1 (de) | 1996-04-11 |
| US6066895A (en) | 2000-05-23 |
| EP0706211A3 (de) | 1998-01-07 |
| EP0706211A2 (de) | 1996-04-10 |
| EP0706211B1 (de) | 2004-12-01 |
| DE59510975D1 (de) | 2005-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5753546A (en) | Method for fabricating metal oxide field effect transistors | |
| US5025303A (en) | Product of pillar alignment and formation process | |
| US5128745A (en) | Semiconductor device with thin film resistor | |
| KR0180287B1 (ko) | 반도체장치의 배선구조 및 그의 제조방법 | |
| US6762497B2 (en) | Integrated circuit with stop layer and associated fabrication process | |
| JPH08181206A (ja) | 二重層用の相互接続構造 | |
| JP3841454B2 (ja) | 半導体装置の製造方法 | |
| JP3163761B2 (ja) | 集積回路装置 | |
| JPH06112485A (ja) | 薄膜トランジスタアレイ | |
| JP2560639B2 (ja) | Ｍｉｍキャパシタ | |
| JPH0992786A (ja) | Ｍｉｍキャパシタ並びに同キャパシタおよび配線の形成方法 | |
| JP2555755B2 (ja) | 半導体装置およびその製造方法 | |
| US4926236A (en) | Multilayer interconnect and method of forming same | |
| JPH0917868A (ja) | 半導体集積回路装置の配線接続構造及びその製造方法 | |
| EP0715345A1 (en) | Integrated circuit capacitor fabrication | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPH11145471A (ja) | 半導体装置 | |
| JPH04164364A (ja) | 半導体装置 | |
| JPH0750739B2 (ja) | 半導体集積回路の多層配線構造 | |
| JPS6278853A (ja) | 半導体装置の製造方法 | |
| JPH01144671A (ja) | 半導体メモリ装置の製造方法 | |
| JPS60214569A (ja) | Ｍｏｓ型半導体装置 | |
| JPH09270463A (ja) | コンタクト孔の形成方法 | |
| JPH11135722A (ja) | 半導体装置 | |
| JPS61245551A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060718 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060721 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061025 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070905 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071115 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080208 |