JPH08181129A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08181129A
JPH08181129A JP6321918A JP32191894A JPH08181129A JP H08181129 A JPH08181129 A JP H08181129A JP 6321918 A JP6321918 A JP 6321918A JP 32191894 A JP32191894 A JP 32191894A JP H08181129 A JPH08181129 A JP H08181129A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
layer
manufacturing
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6321918A
Other languages
English (en)
Inventor
Takatoshi Noguchi
隆利 野口
Norihiko Kiritani
範彦 桐谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP6321918A priority Critical patent/JPH08181129A/ja
Priority to US08/578,127 priority patent/US5883013A/en
Publication of JPH08181129A publication Critical patent/JPH08181129A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • H01L21/3121Layers comprising organo-silicon compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】ポリオルガノシロキサンを含むシリコン樹脂を
塗布して形成した半導体基板上のシリコン樹脂被膜除去
の際に、電気的特性に影響を与えることなく、容易にか
つ完全に、樹脂被膜を除去することのできる製造方法を
提供すること。 【構成】上記目的は、半導体装置の製造において、下記
工程からなる半導体装置の製造方法とすることによって
達成することができる。すなわち、1.半導体基板の少な
くとも一部位にポリオルガノシロキサンを含む保護膜を
形成する工程と、2.上記保護膜を有機溶剤で概ね溶解除
去する工程と、3.上記2の工程で有機溶剤で溶解除去さ
れずに半導体基板表面に残存する残渣を酸化改質する工
程と、4.上記3の工程で酸化改質された半導体基板表面
に残存する残渣をフッ酸系のエッチング液を用いて溶解
除去する工程とからなる製造方法とすること。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特に、ポリオルガノシロキサンを含むシリコン樹
脂を塗布して形成した半導体基板上のシリコン樹脂被膜
除去の方法に関する。
【0002】
【従来の技術】ポリオルガノシロキサンを含むシリコン
樹脂は、耐熱性、耐寒性共に優れ、また、強アルカリ性
及び強酸性の薬品にも損傷を受けないという極めて強い
耐薬品性を有しており、また、シリコンは勿論セラミッ
クスのような無機物からアルミニウムのような金属まで
幅広い素材に接着性が優れているため、広い分野にわた
って利用されている。
【0003】また、ナトリウムイオン、カリウムイオン
や塩素イオンなどの含有量が極めて少ないために電気絶
縁性に優れているシリコン樹脂を半導体装置の製造に利
用した方法として、例えば特公昭60‐11458号公報に開
示された方法がある。図4はこの方法を説明するための
工程図で、この中、(a) は、基板1上に電気絶縁膜とし
てシリコン樹脂被膜2を厚さ約1000Å程度に形成した
後、該シリコン樹脂被膜2をレジスト3によりパターニ
ングし、この露出部分に酸素プラズマを照射して酸化シ
リコン層4に変換した状態を示した図である。また、
(b) は上記酸化シリコン層4をフッ酸系エッチング液で
エッチング除去した基板を示す。このように、シリコン
樹脂を半導体製造時における多層配線間の層間絶縁膜と
して使用する方法がある。
【0004】また、シリコン樹脂の強アルカリ性及び強
酸性の薬品にもダメージを受けないという極めて強い耐
薬品性を利用した方法として、強アルカリのエッチング
である異方性エッチングを行う際に、半導体基板表面を
保護するための保護膜として利用している方法がある。
例えば、図5に、Horinouchi等の論文(Technical Diges
t of The 9th Sensor Symposium,1990,pp.19‐22)に記
載の強アルカリエッチング用の半導体基板の断面図を示
す。ここで、基板11は、エッチング面は酸化シリコン膜
12と窒化膜13とをマスクとしてパターニングし、反対の
面にアルミニウム膜14とワイヤ15が接続されている。上
記アルミニウム膜14とワイヤ15とを強アルカリのエッチ
ング液から長時間保護するためには、数十〜数百μmの
厚さを有する樹脂16で被覆する必要がある。この樹脂16
には、熱に安定で、特に耐薬品性に優れたポリオルガノ
シロキサンを含むシリコン樹脂が使用されている。上記
樹脂16は、通常、エッチング終了後に有機溶剤で溶解除
去する。
【0005】
【発明が解決しようとする課題】しかしながら、上記の
ような半導体製造方法においては、半導体基板上に塗布
したシリコン樹脂を除去する際に、下記のような問題点
があった。すなわち、図6に示したようなシリコン基板
21とこれに組み込まれたコレクタ22、ベース23、エミッ
タ24、シリコン酸化膜25及びアルミニウム膜26とから構
成されている半導体基板上に、例えば、厚さ約1000Å程
度のシリコン樹脂層を形成し、レジスト等によって被覆
していない状態で、該シリコン樹脂層を酸化シリコンに
酸化改質するために、特公昭60‐11458号公報に記載さ
れている1Torr 100W 15分という条件で酸素プラズマを
照射すると、特公昭52‐44703号公報に示されたよう
に、シリコン酸化膜25やアルミニウム膜26の下に作り込
まれたトランジスタの電流増幅率が著しく低下してしま
うという問題点があった。
【0006】また、半導体基板保護膜として使用する場
合に必要な厚いシリコン樹脂膜、例えば厚さ1μmのシ
リコン樹脂膜を、酸素プラズマのみで酸化シリコン膜に
酸化改質し、フッ酸系のエッチング液で完全にエッチン
グ除去することができないという問題点もあった。
【0007】さらに、半導体圧力センサのダイアフラム
を形成する際、半導体基板の強度を強めるためにフィラ
ー入りのシリコン樹脂を使用する場合に、形成したシリ
コン樹脂を酸素プラズマのみで酸化シリコン膜に酸化改
質し、フッ酸系のエッチング液で完全にエッチング除去
することができないという問題点もあった。
【0008】本発明の目的は、上記従来技術の有してい
た課題を解決して、ポリオルガノシロキサンを含むシリ
コン樹脂を塗布して形成した半導体基板上のシリコン樹
脂被膜除去の際に、半導体の電気的特性に影響を与える
ことなく、容易にかつ完全に、樹脂被膜を除去すること
のできる製造方法を提供することにある。
【0009】
【課題を解決するための手段】上記目的は、半導体装置
の製造において、下記工程からなる半導体装置の製造方
法とすることによって達成することができる。すなわ
ち、1.半導体基板の少なくとも一部位にポリオルガノ
シロキサンを含む保護膜を形成する工程と、2.上記保
護膜を有機溶剤で概ね溶解除去する工程と、3.上記2
の工程で有機溶剤で溶解除去されずに半導体基板表面に
残存する残渣を酸化改質する工程と、4.上記3の工程
で酸化改質された半導体基板表面に残存する残渣をフッ
酸系のエッチング液を用いて溶解除去する工程とからな
る製造方法とすること、あるいは、1'.半導体基板の
少なくとも一部位にポリオルガノシロキサンを含む保護
膜を形成する工程と、2'.上記保護膜を有機溶剤で概
ね溶解除去する工程と、3'.上記2の工程で有機溶剤
で溶解除去されずに半導体基板表面に残存する残渣をフ
ッ酸系のエッチング液を用いて溶解除去する工程と、
4'.上記3'の工程で溶解除去されずに半導体基板表面
に残存する残渣を酸化改質する工程と、5'.上記4'の
工程で酸化改質された半導体基板表面に残存する残渣を
フッ酸系のエッチング液を用いて溶解除去する工程とか
らなる製造方法とすることによって達成することができ
る。
【0010】
【作用】本発明方法の作用については、以下に説明する
実施例中で個別に述べる。
【0011】
【実施例】以下、本発明方法の構成について、実施例に
よって具体的に説明する。
【0012】
【実施例1】本発明方法の一実施例について図1によっ
て説明すると、まず、(a) に示すように、半導体基板31
上にシリコン樹脂層32を所望の厚さに塗布し、表面に作
り込んだ回路を被覆する。次に、シリコン樹脂を塗布し
た基板31を室温で12時間以上放置し、その後、加熱処理
を行なってシリコン樹脂層を硬化させる。次いで、シリ
コン樹脂層32を有機溶剤で溶解除去する。その状態を
(b)に示す。すなわち、半導体基板31上に塗布したシリ
コン樹脂層32を有機溶剤(例えば、アルキルベンゼンス
ルホン酸を含んだ溶剤)に浸漬すると、溶解除去できな
いシリコン樹脂残渣層33が残る。このシリコン樹脂残渣
層の一分析結果を図2に示す。ここで、横軸は半導体基
板表面からの深さ、縦軸は酸素原子の存在量をシリコン
原子の存在量で規格化した値を示す。図の結果で、半導
体基板表面からの深さが100Åで酸素が殆ど検出されな
くなることから、上記シリコン樹脂残渣層の膜厚が100
Å以下であることがわかる。
【0013】次に、図1の(c)に示すように、基板31上
のシリコン樹脂残渣層33に酸素プラズマを照射すること
で酸化シリコン層34に酸化改質することができる。この
とき、酸素プラズマの照射時間は、1Torr 100W 2分程
度の極めて短い時間で十分である。例えば、増幅率が20
0のn‐p‐nラテラル型トランジスタについて1Torr
100W 2分の処理を行なっても増幅率は殆ど変化せず、
従って、熱処理による回復を行う必要はなかった。この
ことは、特公昭52‐44703号公報に開示されたデータか
ら推測される変動率10%とほぼ一致する。
【0014】次に、図1の(d)に示すように、酸化シリ
コンに酸化改質したシリコン樹脂酸化層 34を、酸化シ
リコンの通常のエッチング液であるフッ酸系エッチング
液、例えば希フッ酸20:1の液、で10秒間エッチングし
ただけで、残渣を容易にかつ完全に除去することができ
た。なお、シリコン樹脂を塗布する半導体基板の表面状
態が例えば酸化シリコンや PSG (リン・シリケート・ガラ
ス)のように希フッ酸によってエッチングされてしまう
ような状態でも、エッチング時間の短縮効果によってオ
ーバーエッチング時間も短縮できるため、基板に与える
影響は極めて小さい。
【0015】上記例においてはエッチング液として希フ
ッ酸を用いた場合について説明したが、本発明の方法は
希フッ酸の使用に限定されるものではなく、例えば PSG
のエッチング液である NH4F:CH3COOH:H2O =1:
1:1を用いても10秒でエッチングを行なうことがで
き、アルミニウム配線のある基板にもシリコン樹脂を塗
布することができる。
【0016】また、上記例においてはシリコン樹脂残渣
層の酸化シリコン層への酸化改質を酸素プラズマによっ
て行なう場合について説明したが、これに限定されるわ
けではなく、酸素雰囲気中で紫外線を照射する方法で
も、酸素雰囲気中で高温加熱処理を行なう方法でも、ま
た、熱濃硫酸と過酸化水素水との混合溶液中に浸漬する
方法によっても、酸化シリコンへの酸化改質ができる。
酸素雰囲気中で紫外線を照射する場合には基板上の素子
には全く影響を与えない。酸素雰囲気中で高温加熱処理
を行う場合には、半導体製造に使用する装置をそのまま
使用することができ、新たな設備の導入は不必要で、製
造コストを低く抑えることができる。熱濃硫酸と過酸化
水素水との混合液中に浸漬する場合にも、半導体製造に
使用する装置を用いることができ、かつ、装置及び処理
方法も極めて簡単である。従って、短時間に多量に処理
することができるため、製造コストを極めて低く抑える
ことができる。
【0017】なお、上記例においては、保護膜の形成方
法として塗布形成する場合について説明したが、これに
限定されるものではなく、ポリオルガノシロキサンを含
む他のプラズマ重合や電解重合でもよく、さらには、保
護膜に他の添加剤、例えばフィラー等、を含むものであ
ってもよい。
【0018】
【実施例2】本発明方法の他の実施例について、図3に
よって説明する。まず、(a) に、図1(b)に示したよう
な有機溶剤に溶解しないシリコン樹脂残渣33をフッ酸系
エッチング液でエッチングした後、半導体基板41上にな
おシリコン残渣42が残留している状態を示す。次に、
(b) に示すように、上記シリコン残渣42に酸素プラズマ
を照射して、酸化シリコン43に酸化改質する。この場
合、上記フッ酸系エッチング液によるエッチングによっ
てシリコン樹脂残渣の膜厚を薄くすることができるため
に、照射条件は1Torr 100W 1分程度で十分である。上
記実施例1の場合よりも照射時間をさらに短縮すること
ができるので、トランジスタの増幅率にあたえる影響を
さらに弱くすることができる。最後に、(c) に示すよう
に、酸化シリコン層43をフッ酸系エッチング液を用いて
エッチングすることによって、半導体基板上に塗布した
シリコン樹脂を完全に除去することができる。
【0019】なお、上記の例においては、酸素プラズマ
によってシリコン樹脂残渣層を酸化シリコン層に酸化改
質する手法について説明したが、これに限定されるもの
ではなく、酸素雰囲気中で紫外線を照射する方法でも、
酸素雰囲気中で高温加熱処理を行なう方法でも、また、
熱濃硫酸と過酸化水素水との混合液中に浸漬する方法で
も酸化改質が可能である。
【0020】また、以上の実施例においては、保護膜の
例について説明してきたが、本発明の方法は保護膜に限
定されるものではなく、部品を一時的に固定する場合、
一時的な封止材に使用する場合にも用いることができ
る。
【0021】
【発明の効果】以上説明してきたように、半導体装置の
製造方法を本発明構成の方法とすることによって、従来
技術の有していた課題を解決して、半導体基板に厚い保
護膜が必要な場合でも、容易に、安全に、かつ半導体の
電気的特性に影響を与えることなく、保護膜を除去する
ことができた。
【図面の簡単な説明】
【図1】本発明方法の一実施例における保護膜除去の手
順を説明するための図。
【図2】半導体基板表面からの深さと酸素原子の存在量
との関係を示す図。
【図3】本発明方法の他の実施例における保護膜除去の
手順を説明するための図。
【図4】従来技術におけるシリコン被膜除去の手順を説
明するための図。
【図5】強アルカリエッチング用半導体基板の縦断面
図。
【図6】n‐p‐nトランジスタの基本的構造を示す縦
断面図。
【符号の説明】
1…半導体基板、2…シリコン樹脂被膜、3…レジス
ト、4…酸素プラズマによって酸化改質された酸化シリ
コン層、11…強アルカリエッチング用半導体基板、12…
酸化シリコン膜、13…窒化膜、14…アルミニウム膜、15
…ワイヤ、16…樹脂、21…n‐p‐nトランジスタ基
板、22…コレクタ、23…ベース、24…エミッタ、25…シ
リコン酸化膜、26…アルミニウム膜、31…半導体基板、
32…シリコン樹脂、33…シリコン樹脂残渣、34…酸化改
質された酸化シリコン層、41…半導体基板、42…シリコ
ン樹脂残渣、43…酸化改質されたシリコン樹脂残渣。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】半導体装置の製造において、下記工程から
    なることを特徴とする半導体装置の製造方法。 1.半導体基板の少なくとも一部位にポリオルガノシロ
    キサンを含む保護膜を形成する工程、 2.上記保護膜を有機溶剤で概ね溶解除去する工程、 3.上記2の工程で有機溶剤で溶解除去されずに半導体
    基板表面に残存する残渣を酸化改質する工程、 4.上記3の工程で酸化改質された半導体基板表面に残
    存する残渣をフッ酸系のエッチング液を用いて溶解除去
    する工程。
  2. 【請求項2】半導体装置の製造において、下記工程から
    なることを特徴とする半導体装置の製造方法。 1.半導体基板の少なくとも一部位にポリオルガノシロ
    キサンを含む保護膜を形成する工程、 2.上記保護膜を有機溶剤で概ね溶解除去する工程、 3.上記2の工程で有機溶剤で溶解除去されずに半導体
    基板表面に残存する残渣をフッ酸系のエッチング液を用
    いて溶解除去する工程、 4.上記3の工程で溶解除去されずに半導体基板表面に
    残存する残渣を酸化改質する工程、 5.上記4の工程で酸化改質された半導体基板表面に残
    存する残渣をフッ酸系のエッチング液を用いて溶解除去
    する工程。
  3. 【請求項3】請求項1の3.の工程の酸化改質が、酸素
    プラズマ照射による酸化改質であることを特徴とする半
    導体装置の製造方法。
  4. 【請求項4】請求項1の3.の工程の酸化改質がオゾン
    雰囲気中での紫外線照射による酸化改質であることを特
    徴とする半導体装置の製造方法。
  5. 【請求項5】請求項1の3.の工程の酸化改質が酸素雰
    囲気中での高温加熱による酸化改質であることを特徴と
    する半導体装置の製造方法。
  6. 【請求項6】請求項1の3.の工程の酸化改質が熱濃硫
    酸‐過酸化水素水混合液中への浸漬による酸化改質であ
    ることを特徴とする半導体装置の製造方法。
JP6321918A 1994-12-26 1994-12-26 半導体装置の製造方法 Pending JPH08181129A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6321918A JPH08181129A (ja) 1994-12-26 1994-12-26 半導体装置の製造方法
US08/578,127 US5883013A (en) 1994-12-26 1995-12-26 Method of producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6321918A JPH08181129A (ja) 1994-12-26 1994-12-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08181129A true JPH08181129A (ja) 1996-07-12

Family

ID=18137869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6321918A Pending JPH08181129A (ja) 1994-12-26 1994-12-26 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5883013A (ja)
JP (1) JPH08181129A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100376869B1 (ko) * 2000-11-08 2003-03-19 주식회사 하이닉스반도체 감광막 제거방법
JP2005238789A (ja) * 2004-02-27 2005-09-08 Seiko Epson Corp エッチング方法、基板、電子部品、電子部品の製造方法および電子機器
KR100759978B1 (ko) * 2001-07-12 2007-09-18 삼성전자주식회사 수직 배향형 액정 표시 장치 및 그에 사용되는 색 필터 기판

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0209286D0 (en) * 2002-04-24 2002-06-05 Michel David Adjustable grass treatment apparatus
US20050196974A1 (en) * 2004-03-02 2005-09-08 Weigel Scott J. Compositions for preparing low dielectric materials containing solvents
WO2010019722A2 (en) * 2008-08-13 2010-02-18 Intermolecular, Inc. Combinatorial approach to the development of cleaning formulations for glue removal in semiconductor applications

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5244703A (en) * 1975-10-08 1977-04-08 Chugoku Kako Kk Disjointing method of hot blast furnace dome
US4118595A (en) * 1977-06-06 1978-10-03 Bell Telephone Laboratories, Incorporated Crossovers and method of fabrication
JPS6011458A (ja) * 1983-06-30 1985-01-21 Showa Denko Kk セミカルバジド及びセミカルバゾン誘導体並びに除草剤
JP2591626B2 (ja) * 1987-09-16 1997-03-19 東京応化工業株式会社 レジスト用剥離液
US5270259A (en) * 1988-06-21 1993-12-14 Hitachi, Ltd. Method for fabricating an insulating film from a silicone resin using O.sub.
US5208066A (en) * 1989-03-18 1993-05-04 Hitachi, Ltd. Process of forming a patterned polyimide film and articles including such a film
US5244820A (en) * 1990-03-09 1993-09-14 Tadashi Kamata Semiconductor integrated circuit device, method for producing the same, and ion implanter for use in the method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100376869B1 (ko) * 2000-11-08 2003-03-19 주식회사 하이닉스반도체 감광막 제거방법
KR100759978B1 (ko) * 2001-07-12 2007-09-18 삼성전자주식회사 수직 배향형 액정 표시 장치 및 그에 사용되는 색 필터 기판
US7605886B2 (en) 2001-07-12 2009-10-20 Samsung Electronics Co., Ltd. Vertically aligned mode liquid crystal display with differentiated B cell gap
JP2005238789A (ja) * 2004-02-27 2005-09-08 Seiko Epson Corp エッチング方法、基板、電子部品、電子部品の製造方法および電子機器
JP4539120B2 (ja) * 2004-02-27 2010-09-08 セイコーエプソン株式会社 エッチング方法、基板、電子部品、電子部品の製造方法および電子機器

Also Published As

Publication number Publication date
US5883013A (en) 1999-03-16

Similar Documents

Publication Publication Date Title
US4428796A (en) Adhesion bond-breaking of lift-off regions on semiconductor structures
JPS6122466B2 (ja)
JP3250518B2 (ja) 半導体装置及びその製造方法
US6063207A (en) Surface treatment for bonding pad
JPH08181129A (ja) 半導体装置の製造方法
JPH06333924A (ja) 半導体装置の製造方法
JP2829301B2 (ja) 絶縁膜の形成方法
JP2000058642A (ja) 半導体装置の製造方法
JPH1012605A (ja) 半導体装置の製造方法
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
TW501225B (en) Element with at least two adjacent isolation-layers and its production method
JP2639052B2 (ja) 半導体装置の製造方法
EP0767487A1 (en) Improvements in or relating to semiconductor device fabrication
JP3348262B2 (ja) 半導体装置の製造方法
JP3740792B2 (ja) 半導体装置の製造方法
KR100264237B1 (ko) 홀 형성방법
KR20050071115A (ko) 반도체 제조 공정에서 에칭 얼룩 제거방법
JP2757618B2 (ja) 半導体装置の製造方法
JPH02219231A (ja) 半導体集積回路内の移動性イオン汚染を低減するための方法
KR100192173B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
JPH0114701B2 (ja)
KR100282418B1 (ko) 반도체소자의 폴리머 제거 방법
JP2000174127A (ja) 半導体装置の製造方法
KR100383762B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100206896B1 (ko) 바이폴라 소자의 컨택형성 방법