JPH0818090A - 受光素子及びその製造方法 - Google Patents
受光素子及びその製造方法Info
- Publication number
- JPH0818090A JPH0818090A JP6147403A JP14740394A JPH0818090A JP H0818090 A JPH0818090 A JP H0818090A JP 6147403 A JP6147403 A JP 6147403A JP 14740394 A JP14740394 A JP 14740394A JP H0818090 A JPH0818090 A JP H0818090A
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- layer
- inp
- film
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】光入射によるｐ-ｉ-ｎ接合の外側周辺領域での
キャリア発生に起因する高周波応答特性の低下を抑制し
た高速光伝送・通信用受光素子を提供する。 【構成】ＩｎＰ基板１００上に高濃度ｎ型ＩｎＰ層１０
１，低濃度ＩｎＧaＡs層１０２、及び低濃度ＩｎＰ層１
０３を順次エピタキシャル成長する。低濃度ＩｎＰ層１
０３に選択的に高濃度ｐ型ＩnＰ層１０６を形成する。
その後、ＩnＰ基板１００の裏面に反射膜１１０を形成
する。次いで、反射膜１１０の高濃度ｐ型ＩｎＰ層１０
６領域より内側に対応する領域に受光窓１１１を形成す
る。続いて、受光窓１１１から露出したＩｎＰ基板１０
０の裏面に反射防止膜１１２を形成する。
キャリア発生に起因する高周波応答特性の低下を抑制し
た高速光伝送・通信用受光素子を提供する。 【構成】ＩｎＰ基板１００上に高濃度ｎ型ＩｎＰ層１０
１，低濃度ＩｎＧaＡs層１０２、及び低濃度ＩｎＰ層１
０３を順次エピタキシャル成長する。低濃度ＩｎＰ層１
０３に選択的に高濃度ｐ型ＩnＰ層１０６を形成する。
その後、ＩnＰ基板１００の裏面に反射膜１１０を形成
する。次いで、反射膜１１０の高濃度ｐ型ＩｎＰ層１０
６領域より内側に対応する領域に受光窓１１１を形成す
る。続いて、受光窓１１１から露出したＩｎＰ基板１０
０の裏面に反射防止膜１１２を形成する。
Description
【０００１】
【産業上の利用分野】本発明は高速光伝送・通信用受光
素子及びその製造方法に係り、特に、暗電流が小さく、
且つ高速応答性に優れた受光素子及びその製造方法に関
する。
素子及びその製造方法に係り、特に、暗電流が小さく、
且つ高速応答性に優れた受光素子及びその製造方法に関
する。
【０００２】
【従来の技術】光ファイバを用いた光伝送用の受信側の
デバイスとしてＩｎＧａＡｓ／ＩｎＰ系のｐ-ｉ-ｎフォ
トダイオード（ｐｉｎ−ＰＤ）、特にアレイ状に配置さ
れたｐｉｎ−ＰＤが並列伝送用デバイスとして注目され
ている。フォトダイオードの一例として、例えば、ジャ
ーナル・オブ・ライトウェーブ・テェクノロジー，第５
巻，第８号(１９８７年)，１１１８頁−１１２２頁に記
載されているように波長１.３μｍ の信号光に応答する
ＩｎＧａＡｓ／ＩｎＰ系のｐ-ｉ-ｎ ＰＤアレイが開発
・実用化されている。受光素子の断面構造を図１３に示
す。ｐ-ｉ-ｎＰＤでは入射光により発生した電子及び正
孔がｉ層内の強いドリフト電界により移動するため高周
波応答に優れている特長がある。
デバイスとしてＩｎＧａＡｓ／ＩｎＰ系のｐ-ｉ-ｎフォ
トダイオード（ｐｉｎ−ＰＤ）、特にアレイ状に配置さ
れたｐｉｎ−ＰＤが並列伝送用デバイスとして注目され
ている。フォトダイオードの一例として、例えば、ジャ
ーナル・オブ・ライトウェーブ・テェクノロジー，第５
巻，第８号(１９８７年)，１１１８頁−１１２２頁に記
載されているように波長１.３μｍ の信号光に応答する
ＩｎＧａＡｓ／ＩｎＰ系のｐ-ｉ-ｎ ＰＤアレイが開発
・実用化されている。受光素子の断面構造を図１３に示
す。ｐ-ｉ-ｎＰＤでは入射光により発生した電子及び正
孔がｉ層内の強いドリフト電界により移動するため高周
波応答に優れている特長がある。
【０００３】
【発明が解決しようとする課題】上述したｐ-ｉ-ｎ Ｐ
Ｄにおいて、逆バイアスが印加されたｐ-ｉ-ｎ接合の外
側周辺領域で光入射によりキャリアは拡散或いは弱いド
リフト電界により移動するため高周波応答性を劣化させ
る要因となる。
Ｄにおいて、逆バイアスが印加されたｐ-ｉ-ｎ接合の外
側周辺領域で光入射によりキャリアは拡散或いは弱いド
リフト電界により移動するため高周波応答性を劣化させ
る要因となる。
【０００４】
【課題を解決するための手段】上記課題は、基板上に積
層された高濃度ｎ型半導体層，低濃度半導体層、及び選
択的に形成された高濃度ｐ型半導体層よりなるｐ-ｉ-ｎ
型受光素子においてｐ-ｉ-ｎ接合部領域のみに信号光を
入射せしめるように光入射面に反射膜よりなる受光窓を
具備させることにより解決可能である。前記反射膜より
なる受光窓は、光入射面側に反射膜を形成した後に、反
射膜に前記選択的に形成された高濃度ｐ型ＩｎＰ層の範
囲より小さい開孔部を穿ち、受光窓を形成することによ
り製造できる。
層された高濃度ｎ型半導体層，低濃度半導体層、及び選
択的に形成された高濃度ｐ型半導体層よりなるｐ-ｉ-ｎ
型受光素子においてｐ-ｉ-ｎ接合部領域のみに信号光を
入射せしめるように光入射面に反射膜よりなる受光窓を
具備させることにより解決可能である。前記反射膜より
なる受光窓は、光入射面側に反射膜を形成した後に、反
射膜に前記選択的に形成された高濃度ｐ型ＩｎＰ層の範
囲より小さい開孔部を穿ち、受光窓を形成することによ
り製造できる。
【０００５】
【作用】本発明によると、ｐ-ｉ-ｎ型受光素子において
前記反射膜に形成された受光窓より入射する光は選択的
に形成された高濃度ｐ型ＩｎＰ層領域内に限定される。
従って、光入射によるキャリア発生は全て逆バイアスさ
れたｐ-ｉ-ｎ接合でおこり、優れた高周波応答特性を示
す。
前記反射膜に形成された受光窓より入射する光は選択的
に形成された高濃度ｐ型ＩｎＰ層領域内に限定される。
従って、光入射によるキャリア発生は全て逆バイアスさ
れたｐ-ｉ-ｎ接合でおこり、優れた高周波応答特性を示
す。
【０００６】
（実施例１）本発明の一実施例を図１ないし図３に示す
工程図を用いて説明する。ＩｎＰ基板１００上に高濃度
ｎ型ＩｎＰ層１０１，低濃度ＩｎＧａＡｓ層１０２、及
び低濃度ＩｎＰ層１０３を順次エピタキシャル成長する
（図１ａ）。次に、通常のＣＶＤ技術により第１の絶縁
膜１０４を形成する（図１ｂ）。次いで、リソグラフィ
技術及びエッチング技術を用いて第１の絶縁膜１０４の
所望の領域に開孔部１０５を形成する（図１ｃ）。次に
第１の絶縁膜１０４をマスクにして開孔部１０５より低
濃度ＩｎＰ層１０３にｐ型不純物であるＺｎを選択的に
拡散して高濃度ｐ型ＩｎＰ層１０６を形成する（図１
ｄ）。
工程図を用いて説明する。ＩｎＰ基板１００上に高濃度
ｎ型ＩｎＰ層１０１，低濃度ＩｎＧａＡｓ層１０２、及
び低濃度ＩｎＰ層１０３を順次エピタキシャル成長する
（図１ａ）。次に、通常のＣＶＤ技術により第１の絶縁
膜１０４を形成する（図１ｂ）。次いで、リソグラフィ
技術及びエッチング技術を用いて第１の絶縁膜１０４の
所望の領域に開孔部１０５を形成する（図１ｃ）。次に
第１の絶縁膜１０４をマスクにして開孔部１０５より低
濃度ＩｎＰ層１０３にｐ型不純物であるＺｎを選択的に
拡散して高濃度ｐ型ＩｎＰ層１０６を形成する（図１
ｄ）。
【０００７】次いで、第１の絶縁膜１０４を除去した
後、通常のＣＶＤ技術により第２の絶縁膜１０７を形成
する（図２ａ）。次に、第２の絶縁膜１０７をスペーサ
として用いたリフトオフ法により高濃度ｐ型ＩｎＰ層１
０６上にＡｕＺｎ系ｐ型電極１０８を形成する（図２
ｂ）。次いで、通常のリソグラフィとエッチング技術に
より第２の絶縁膜１０７，低濃度ＩｎＰ層１０３、及び
低濃度ＩｎＧａＡｓ層１０２をエッチングした後、Ｔｉ
／Ｐｔ／Ａｕよりなるｎ型電極１０９を形成する（図２
ｃ）。その後、ＩｎＰ基板１００を裏面側から研磨及び
鏡面仕上げ処理を施した（図２ｄ）。
後、通常のＣＶＤ技術により第２の絶縁膜１０７を形成
する（図２ａ）。次に、第２の絶縁膜１０７をスペーサ
として用いたリフトオフ法により高濃度ｐ型ＩｎＰ層１
０６上にＡｕＺｎ系ｐ型電極１０８を形成する（図２
ｂ）。次いで、通常のリソグラフィとエッチング技術に
より第２の絶縁膜１０７，低濃度ＩｎＰ層１０３、及び
低濃度ＩｎＧａＡｓ層１０２をエッチングした後、Ｔｉ
／Ｐｔ／Ａｕよりなるｎ型電極１０９を形成する（図２
ｃ）。その後、ＩｎＰ基板１００を裏面側から研磨及び
鏡面仕上げ処理を施した（図２ｄ）。
【０００８】次いで、ＩｎＰ基板１００の裏面にＳｉＯ
2 とＳｉの繰返し多層膜よりなる反射膜１１０を形成す
る（図３ａ）。反射膜１１０はＳｉＯ2 とＳｉの屈折率
ｎと膜厚ｄが入射光の波長λに対して各々、ｄ≒λ／４
ｎの関係を満たすように設計することにより、１.３〜
１.５μｍ帯の入射光に対して８０〜１００％以上の高
い反射率を達成できる。次に、反射膜１１０に裏面用リ
ソグラフィ技術とエッチング技術を用いて、高濃度ｐ型
ＩｎＰ層１０６領域より内側に対応する領域に受光窓１
１１を形成する（図３ｂ）。引き続き、受光窓１１１か
ら露出したＩｎＰ基板１００の裏面に反射防止膜１１２
を形成する（図３ｃ）。
2 とＳｉの繰返し多層膜よりなる反射膜１１０を形成す
る（図３ａ）。反射膜１１０はＳｉＯ2 とＳｉの屈折率
ｎと膜厚ｄが入射光の波長λに対して各々、ｄ≒λ／４
ｎの関係を満たすように設計することにより、１.３〜
１.５μｍ帯の入射光に対して８０〜１００％以上の高
い反射率を達成できる。次に、反射膜１１０に裏面用リ
ソグラフィ技術とエッチング技術を用いて、高濃度ｐ型
ＩｎＰ層１０６領域より内側に対応する領域に受光窓１
１１を形成する（図３ｂ）。引き続き、受光窓１１１か
ら露出したＩｎＰ基板１００の裏面に反射防止膜１１２
を形成する（図３ｃ）。
【０００９】本実施例では、ＳｉＯ2 とＳｉの繰返し多
層膜よりなるを反射膜１１０として用いたが、他の誘電
体膜の組合せにより設計することが可能である。
層膜よりなるを反射膜１１０として用いたが、他の誘電
体膜の組合せにより設計することが可能である。
【００１０】上述した実施例はプレーナ構造の裏面入射
型のｐ-ｉ-ｎ ＰＤに適用した例であり、この構造のｐ
-ｉ-ｎ ＰＤではｐ-ｉ-ｎ接合が素子表面に露出してい
ないため暗電流が小さく、また受光径の微細化による素
子の低容量化を図りやすいという特長がある。
型のｐ-ｉ-ｎ ＰＤに適用した例であり、この構造のｐ
-ｉ-ｎ ＰＤではｐ-ｉ-ｎ接合が素子表面に露出してい
ないため暗電流が小さく、また受光径の微細化による素
子の低容量化を図りやすいという特長がある。
【００１１】また、本実施例ではｐ−ＩｎＰ／ｉ−Ｉｎ
ＧａＡｓ／ｎ−ＩｎＰ構造によるｐ-ｉ-ｎ ＰＤを採り
上げたが、ｐ−ＩｎＧaＡsＰ／ｐ−ＩnＰ／ｉ−ＩnＧa
Ａs／ｎ−ＩｎＰ構造、或いは、ｐ−ＩｎＧａＡｓ／ｉ
−ＩｎＧａＡｓ／ｎ−ＩｎＰ構造を用いても同様の受光
素子が得られることは言うまでもない。また、本実施例
の効果はｐ-ｉ-ｎ型ＰＤに限らず、類似の構造をしたア
バランシェフォトファイオード（ＡＰＤ）等の受光素子
でも有効である。また、これらの受光素子が単体であっ
ても、アレイ状デバイスであっても同様の効果がある。
ＧａＡｓ／ｎ−ＩｎＰ構造によるｐ-ｉ-ｎ ＰＤを採り
上げたが、ｐ−ＩｎＧaＡsＰ／ｐ−ＩnＰ／ｉ−ＩnＧa
Ａs／ｎ−ＩｎＰ構造、或いは、ｐ−ＩｎＧａＡｓ／ｉ
−ＩｎＧａＡｓ／ｎ−ＩｎＰ構造を用いても同様の受光
素子が得られることは言うまでもない。また、本実施例
の効果はｐ-ｉ-ｎ型ＰＤに限らず、類似の構造をしたア
バランシェフォトファイオード（ＡＰＤ）等の受光素子
でも有効である。また、これらの受光素子が単体であっ
ても、アレイ状デバイスであっても同様の効果がある。
【００１２】（実施例２）本発明の一実施例を図４ない
し図６に示す工程図を用いて説明する。高濃度ｎ型Ｉｎ
Ｐ基板２００上に高濃度ｎ型ＩｎＰ層２０１，低濃度Ｉ
ｎＧａＡｓ層202、及び低濃度ＩｎＰ層２０３を順次エ
ピタキシャル成長する（図４ａ）。次に、通常のＣＶＤ
技術により第１の絶縁膜２０４を形成する（図４ｂ）。
次いで、リソグラフィ技術及びエッチング技術を用いて
第１の絶縁膜２０４の所望の領域に開孔部２０５を形成
する（図４ｃ）。次に第１の絶縁膜２０４をマスクにし
て開孔部２０５より低濃度ＩｎＰ層２０３にｐ型不純物
であるＺｎを選択的に拡散して高濃度ｐ型ＩｎＰ層２０
６を形成する（図４ｄ）。
し図６に示す工程図を用いて説明する。高濃度ｎ型Ｉｎ
Ｐ基板２００上に高濃度ｎ型ＩｎＰ層２０１，低濃度Ｉ
ｎＧａＡｓ層202、及び低濃度ＩｎＰ層２０３を順次エ
ピタキシャル成長する（図４ａ）。次に、通常のＣＶＤ
技術により第１の絶縁膜２０４を形成する（図４ｂ）。
次いで、リソグラフィ技術及びエッチング技術を用いて
第１の絶縁膜２０４の所望の領域に開孔部２０５を形成
する（図４ｃ）。次に第１の絶縁膜２０４をマスクにし
て開孔部２０５より低濃度ＩｎＰ層２０３にｐ型不純物
であるＺｎを選択的に拡散して高濃度ｐ型ＩｎＰ層２０
６を形成する（図４ｄ）。
【００１３】次いで、第１の絶縁膜２０４を除去した
後、ＳｉＯ2 とＳｉの繰返し多層膜よりなる反射膜２０
７を形成する（図５ａ）。反射膜２０７はＳｉＯ2 とＳ
ｉの屈折率ｎと膜厚ｄが入射光の波長λに対して各々、
ｄ≒λ／４ｎの関係を満たすように設計することによ
り、１.３〜１.５μｍ帯の入射光に対して８０〜１００
％以上の高い反射率を達成できる。次に、反射膜２０７
にリソグラフィ技術とエッチング技術を用いて、高濃度
ｐ型ＩｎＰ層２０６領域の内側に受光窓２０８を形成す
る（図５ｂ）。次に、リフトオフ法により高濃度ｐ型Ｉ
ｎＰ層２０６上にリング形状のＡｕＺｎ系ｐ型電極２０
９を形成する（図５ｃ）。
後、ＳｉＯ2 とＳｉの繰返し多層膜よりなる反射膜２０
７を形成する（図５ａ）。反射膜２０７はＳｉＯ2 とＳ
ｉの屈折率ｎと膜厚ｄが入射光の波長λに対して各々、
ｄ≒λ／４ｎの関係を満たすように設計することによ
り、１.３〜１.５μｍ帯の入射光に対して８０〜１００
％以上の高い反射率を達成できる。次に、反射膜２０７
にリソグラフィ技術とエッチング技術を用いて、高濃度
ｐ型ＩｎＰ層２０６領域の内側に受光窓２０８を形成す
る（図５ｂ）。次に、リフトオフ法により高濃度ｐ型Ｉ
ｎＰ層２０６上にリング形状のＡｕＺｎ系ｐ型電極２０
９を形成する（図５ｃ）。
【００１４】次いで、受光窓２０８から露出した高濃度
ｐ型ＩｎＰ層２０６上に反射防止膜２１０を形成した
（図５ｄ）。次に高濃度ｎ型ＩｎＰ基板２００の裏面に
Ｔｉ／Ｐｔ／Ａｕよりなるｎ型電極２１１を形成する
（図６）。
ｐ型ＩｎＰ層２０６上に反射防止膜２１０を形成した
（図５ｄ）。次に高濃度ｎ型ＩｎＰ基板２００の裏面に
Ｔｉ／Ｐｔ／Ａｕよりなるｎ型電極２１１を形成する
（図６）。
【００１５】本実施例では、高濃度ｐ型ＩｎＰ層２０６
領域の内側に受光窓２０８を形成しているが、ｐ型電極
２０９にも入射光を遮る効果があるので、リング形状の
ｐ型電極２０９の内側が高濃度ｐ型ＩｎＰ層２０６の内
側にあれば、受光窓２０８が高濃度ｐ型ＩｎＰ層２０６
領域の外側の一部を含んでいても問題は無い。
領域の内側に受光窓２０８を形成しているが、ｐ型電極
２０９にも入射光を遮る効果があるので、リング形状の
ｐ型電極２０９の内側が高濃度ｐ型ＩｎＰ層２０６の内
側にあれば、受光窓２０８が高濃度ｐ型ＩｎＰ層２０６
領域の外側の一部を含んでいても問題は無い。
【００１６】また、本実施例では、ＳｉＯ2 とＳｉの繰
返し多層膜よりなるを反射膜１１０として用いたが、他
の誘電体膜の組合せにより設計することが可能である。
返し多層膜よりなるを反射膜１１０として用いたが、他
の誘電体膜の組合せにより設計することが可能である。
【００１７】上述した実施例はプレーナ構造の表面入射
型のｐ-ｉ-ｎ ＰＤに適用した例であり、構造のｐ-ｉ-
ｎ ＰＤではｐ-ｉ-ｎ接合が素子表面に露出していない
ため暗電流が小さいという特長がある。本受光素子の製
造工程は前述した裏面入射型素子に比べて簡単になる。
型のｐ-ｉ-ｎ ＰＤに適用した例であり、構造のｐ-ｉ-
ｎ ＰＤではｐ-ｉ-ｎ接合が素子表面に露出していない
ため暗電流が小さいという特長がある。本受光素子の製
造工程は前述した裏面入射型素子に比べて簡単になる。
【００１８】また、本実施例ではｐ−ＩｎＰ／ｉ−Ｉｎ
ＧａＡｓ／ｎ−ＩｎＰ構造によるｐ-ｉ-ｎ ＰＤを採り
上げたが、ｐ−ＩｎＧaＡsＰ／ｐ−ＩnＰ／ｉ−ＩnＧa
Ａs／ｎ−ＩｎＰ構造、或いは、ｐ−ＩｎＧａＡｓ／ｉ
−ＩｎＧａＡｓ／ｎ−ＩｎＰ構造を用いても同様の受光
素子が得られる。また、本実施例の効果はｐ-ｉ-ｎ型Ｐ
Ｄに限らず、類似の構造をしたアバランシェフォトファ
イオード（ＡＰＤ）等の受光素子でも有効である。ま
た、これらの受光素子が単体であっても、アレイ状デバ
イスであっても同様の効果がある。
ＧａＡｓ／ｎ−ＩｎＰ構造によるｐ-ｉ-ｎ ＰＤを採り
上げたが、ｐ−ＩｎＧaＡsＰ／ｐ−ＩnＰ／ｉ−ＩnＧa
Ａs／ｎ−ＩｎＰ構造、或いは、ｐ−ＩｎＧａＡｓ／ｉ
−ＩｎＧａＡｓ／ｎ−ＩｎＰ構造を用いても同様の受光
素子が得られる。また、本実施例の効果はｐ-ｉ-ｎ型Ｐ
Ｄに限らず、類似の構造をしたアバランシェフォトファ
イオード（ＡＰＤ）等の受光素子でも有効である。ま
た、これらの受光素子が単体であっても、アレイ状デバ
イスであっても同様の効果がある。
【００１９】（実施例３）本発明の一実施例を図７ない
し図９に示す工程図を用いて説明する。ＩｎＰ基板３０
０上に高濃度ｎ型ＩｎＰ層３０１，低濃度ＩｎＧａＡｓ
層３０２、及び低濃度ＩｎＰ層３０３を順次エピタキシ
ャル成長する(図７ａ)。次に、通常のリソグラフィとエ
ッチング技術を用いて低濃度ＩｎＰ層３０３及び低濃度
ＩnＧaＡｓ層３０２を部分的にエッチングしてメサ３０
４を形成した（図７ｂ）。次に、通常のＣＶＤ技術によ
り第１の絶縁膜３０５を形成する（図７ｃ）。次いで、
リソグラフィ技術及びエッチング技術を用いて第１の絶
縁膜３０５の所望の領域に開孔部３０６を形成する（図
７ｄ）。
し図９に示す工程図を用いて説明する。ＩｎＰ基板３０
０上に高濃度ｎ型ＩｎＰ層３０１，低濃度ＩｎＧａＡｓ
層３０２、及び低濃度ＩｎＰ層３０３を順次エピタキシ
ャル成長する(図７ａ)。次に、通常のリソグラフィとエ
ッチング技術を用いて低濃度ＩｎＰ層３０３及び低濃度
ＩnＧaＡｓ層３０２を部分的にエッチングしてメサ３０
４を形成した（図７ｂ）。次に、通常のＣＶＤ技術によ
り第１の絶縁膜３０５を形成する（図７ｃ）。次いで、
リソグラフィ技術及びエッチング技術を用いて第１の絶
縁膜３０５の所望の領域に開孔部３０６を形成する（図
７ｄ）。
【００２０】次に第１の絶縁膜３０５をマスクにして開
孔部３０６より低濃度ＩｎＰ層３０３にｐ型不純物であ
るＺｎを選択的に拡散して高濃度ｐ型ＩｎＰ層３０７を
形成する（図８ａ）。次いで、第１の絶縁膜３０５を除
去した後、通常のＣＶＤ技術により第２の絶縁膜３０８
を形成する（図８ｂ）。次に、第２の絶縁膜３０８をス
ペーサとして用いたリフトオフ法により高濃度ｐ型Ｉｎ
Ｐ層３０７上にＡｕＺｎ系ｐ型電極３０９を形成する
（図８ｃ）。次いで、通常のリソグラフィとエッチング
技術により第２の絶縁膜３０８をエッチングした後、Ｔ
ｉ／Ｐｔ／Ａｕよりなるｎ型電極３１０を形成する（図
８ｄ）。
孔部３０６より低濃度ＩｎＰ層３０３にｐ型不純物であ
るＺｎを選択的に拡散して高濃度ｐ型ＩｎＰ層３０７を
形成する（図８ａ）。次いで、第１の絶縁膜３０５を除
去した後、通常のＣＶＤ技術により第２の絶縁膜３０８
を形成する（図８ｂ）。次に、第２の絶縁膜３０８をス
ペーサとして用いたリフトオフ法により高濃度ｐ型Ｉｎ
Ｐ層３０７上にＡｕＺｎ系ｐ型電極３０９を形成する
（図８ｃ）。次いで、通常のリソグラフィとエッチング
技術により第２の絶縁膜３０８をエッチングした後、Ｔ
ｉ／Ｐｔ／Ａｕよりなるｎ型電極３１０を形成する（図
８ｄ）。
【００２１】その後、ＩｎＰ基板３００を裏面側から研
磨及び鏡面仕上げ処理を施した（図９ａ）。次いで、Ｉ
ｎＰ基板３００の裏面にＳｉＯ2 とＳｉの繰返し多層膜
よりなる反射膜３１１を形成する（図９ｂ）。反射膜３
１１はＳｉＯ2 とＳｉの屈折率ｎと膜厚ｄが入射光の波
長λに対して各々、ｄ≒λ／４ｎの関係を満たすように
設計することにより、１.３〜１.５μｍ帯の入射光に対
して８０〜１００％以上の高い反射率を達成できる。次
に、反射膜３１１に裏面用リソグラフィ技術とエッチン
グ技術を用いて、高濃度ｐ型ＩｎＰ層３０７領域より内
側に対応する領域に受光窓３１２を形成する（図９
ｃ）。引き続き、受光窓３１２から露出したＩｎＰ基板
３００の裏面に反射防止膜３１３を形成する（図９
ｄ）。
磨及び鏡面仕上げ処理を施した（図９ａ）。次いで、Ｉ
ｎＰ基板３００の裏面にＳｉＯ2 とＳｉの繰返し多層膜
よりなる反射膜３１１を形成する（図９ｂ）。反射膜３
１１はＳｉＯ2 とＳｉの屈折率ｎと膜厚ｄが入射光の波
長λに対して各々、ｄ≒λ／４ｎの関係を満たすように
設計することにより、１.３〜１.５μｍ帯の入射光に対
して８０〜１００％以上の高い反射率を達成できる。次
に、反射膜３１１に裏面用リソグラフィ技術とエッチン
グ技術を用いて、高濃度ｐ型ＩｎＰ層３０７領域より内
側に対応する領域に受光窓３１２を形成する（図９
ｃ）。引き続き、受光窓３１２から露出したＩｎＰ基板
３００の裏面に反射防止膜３１３を形成する（図９
ｄ）。
【００２２】本実施例では、ＳｉＯ2 とＳｉの繰返し多
層膜よりなるを反射膜３１１として用いたが、他の誘電
体膜の組合せにより設計することが可能である。
層膜よりなるを反射膜３１１として用いたが、他の誘電
体膜の組合せにより設計することが可能である。
【００２３】実施例はプレーナ構造の裏面入射型のｐ-
ｉ-ｎ ＰＤに適用した例であり、構造のｐ-ｉ-ｎ Ｐ
Ｄではｐ-ｉ-ｎ接合が素子表面に露出していないため暗
電流が小さく、また受光径の微細化による素子の低容量
化を図りやすいという特長がある。
ｉ-ｎ ＰＤに適用した例であり、構造のｐ-ｉ-ｎ Ｐ
Ｄではｐ-ｉ-ｎ接合が素子表面に露出していないため暗
電流が小さく、また受光径の微細化による素子の低容量
化を図りやすいという特長がある。
【００２４】また、本実施例ではｐ−ＩｎＰ／ｉ−Ｉｎ
ＧａＡｓ／ｎ−ＩｎＰ構造によるｐ-ｉ-ｎ ＰＤを採り
上げたが、ｐ−ＩnＧaＡsＰ／ｐ−ＩｎＰ／ｉ−ＩnＧa
Ａs／ｎ−ＩｎＰ構造、或いは、ｐ−ＩｎＧａＡｓ／ｉ
−ＩｎＧａＡｓ／ｎ−ＩｎＰ構造を用いても同様の受光
素子が得られる。また、本実施例の効果はｐ-ｉ-ｎ型Ｐ
Ｄに限らず、類似の構造をしたアバランシェフォトファ
イオード（ＡＰＤ）等の受光素子でも有効である。ま
た、これらの受光素子が単体であっても、アレイ状デバ
イスであっても同様の効果がある。
ＧａＡｓ／ｎ−ＩｎＰ構造によるｐ-ｉ-ｎ ＰＤを採り
上げたが、ｐ−ＩnＧaＡsＰ／ｐ−ＩｎＰ／ｉ−ＩnＧa
Ａs／ｎ−ＩｎＰ構造、或いは、ｐ−ＩｎＧａＡｓ／ｉ
−ＩｎＧａＡｓ／ｎ−ＩｎＰ構造を用いても同様の受光
素子が得られる。また、本実施例の効果はｐ-ｉ-ｎ型Ｐ
Ｄに限らず、類似の構造をしたアバランシェフォトファ
イオード（ＡＰＤ）等の受光素子でも有効である。ま
た、これらの受光素子が単体であっても、アレイ状デバ
イスであっても同様の効果がある。
【００２５】（実施例４）本発明の一実施例を図２に示
す工程図を用いて説明する。ＩｎＰ基板４００上に高濃
度ｎ型ＩｎＰ層４０１，低濃度ＩｎＧａＡｓ層４０２、
及び低濃度ＩｎＰ層４０３を順次エピタキシャル成長す
る（図１０ａ）。次に、通常のリソグラフィとエッチン
グ技術を用いて低濃度ＩｎＰ層４０３及び低濃度ＩｎＧ
ａＡｓ層４０２を部分的にエッチングしてメサ４０４を
形成した（図１０ｂ）。次に、通常のＣＶＤ技術により
第１の絶縁膜４０５を形成する（図１０ｃ）。次いで、
リソグラフィ技術及びエッチング技術を用いて第１の絶
縁膜４０５の所望の領域に開孔部４０６を形成する（図
１０ｄ）。
す工程図を用いて説明する。ＩｎＰ基板４００上に高濃
度ｎ型ＩｎＰ層４０１，低濃度ＩｎＧａＡｓ層４０２、
及び低濃度ＩｎＰ層４０３を順次エピタキシャル成長す
る（図１０ａ）。次に、通常のリソグラフィとエッチン
グ技術を用いて低濃度ＩｎＰ層４０３及び低濃度ＩｎＧ
ａＡｓ層４０２を部分的にエッチングしてメサ４０４を
形成した（図１０ｂ）。次に、通常のＣＶＤ技術により
第１の絶縁膜４０５を形成する（図１０ｃ）。次いで、
リソグラフィ技術及びエッチング技術を用いて第１の絶
縁膜４０５の所望の領域に開孔部４０６を形成する（図
１０ｄ）。
【００２６】次に第１の絶縁膜４０５をマスクにして開
孔部４０６より低濃度ＩｎＰ層403にｐ型不純物である
Ｚｎを選択的に拡散して高濃度ｐ型ＩｎＰ層４０７を形
成する（図１１ａ）。次いで、第１の絶縁膜４０５を除
去した後、ＳｉＯ2 とＳｉの繰返し多層膜よりなる反射
膜４０８を形成する（図１１ｂ）。反射膜４０８はＳｉ
Ｏ2 とＳｉの屈折率ｎと膜厚ｄが入射光の波長λに対し
て各々、ｄ≒λ／４ｎの関係を満たすように設計するこ
とにより、１.３〜１.５μｍ帯の入射光に対して８０〜
１００％以上の高い反射率を達成できる。次に、反射膜
４０８にリソグラフィ技術とエッチング技術を用いて、
高濃度ｐ型ＩｎＰ層４０７領域の内側に受光窓４０９を
形成する（図１１ｃ）。次に、リフトオフ法により高濃
度ｐ型ＩｎＰ層４０７上にリング形状のＡｕＺｎ系ｐ型
電極４１０を形成する（図１１ｄ）。
孔部４０６より低濃度ＩｎＰ層403にｐ型不純物である
Ｚｎを選択的に拡散して高濃度ｐ型ＩｎＰ層４０７を形
成する（図１１ａ）。次いで、第１の絶縁膜４０５を除
去した後、ＳｉＯ2 とＳｉの繰返し多層膜よりなる反射
膜４０８を形成する（図１１ｂ）。反射膜４０８はＳｉ
Ｏ2 とＳｉの屈折率ｎと膜厚ｄが入射光の波長λに対し
て各々、ｄ≒λ／４ｎの関係を満たすように設計するこ
とにより、１.３〜１.５μｍ帯の入射光に対して８０〜
１００％以上の高い反射率を達成できる。次に、反射膜
４０８にリソグラフィ技術とエッチング技術を用いて、
高濃度ｐ型ＩｎＰ層４０７領域の内側に受光窓４０９を
形成する（図１１ｃ）。次に、リフトオフ法により高濃
度ｐ型ＩｎＰ層４０７上にリング形状のＡｕＺｎ系ｐ型
電極４１０を形成する（図１１ｄ）。
【００２７】次いで、受光窓４０９から露出した高濃度
ｐ型ＩｎＰ層４０７上に反射防止膜４１１を形成した
（図１２ａ）。次に高濃度ｎ型ＩｎＰ基板４００の裏面
にＴｉ／Ｐｔ／Ａｕよりなるｎ型電極４１２を形成する
（図１２ｂ）。
ｐ型ＩｎＰ層４０７上に反射防止膜４１１を形成した
（図１２ａ）。次に高濃度ｎ型ＩｎＰ基板４００の裏面
にＴｉ／Ｐｔ／Ａｕよりなるｎ型電極４１２を形成する
（図１２ｂ）。
【００２８】本実施例では、高濃度ｐ型ＩｎＰ層４０７
領域の内側に受光窓４０９を形成しているが、ｐ型電極
４１０にも入射光を遮る効果があるので、リング形状の
ｐ型電極４１０の内側が高濃度ｐ型ＩｎＰ層４０７の内
側にあれば、受光窓４０９が高濃度ｐ型ＩｎＰ層４０７
領域の外側の一部を含んでいても問題は無い。
領域の内側に受光窓４０９を形成しているが、ｐ型電極
４１０にも入射光を遮る効果があるので、リング形状の
ｐ型電極４１０の内側が高濃度ｐ型ＩｎＰ層４０７の内
側にあれば、受光窓４０９が高濃度ｐ型ＩｎＰ層４０７
領域の外側の一部を含んでいても問題は無い。
【００２９】また、本実施例では、ＳｉＯ2 とＳｉの繰
返し多層膜よりなるを反射膜４１１として用いたが、他
の誘電体膜の組合せにより設計することが可能である。
返し多層膜よりなるを反射膜４１１として用いたが、他
の誘電体膜の組合せにより設計することが可能である。
【００３０】本実施例は、プレーナ・メサ構造の表面入
射型のｐ-ｉ-ｎ ＰＤに適用した例であり構造のｐ-ｉ-
ｎ ＰＤではｐ-ｉ-ｎ接合が素子表面に露出していない
ため暗電流が小さいという特長がある。本受光素子の製
造工程は前述した裏面入射型素子に比べて簡単になる。
射型のｐ-ｉ-ｎ ＰＤに適用した例であり構造のｐ-ｉ-
ｎ ＰＤではｐ-ｉ-ｎ接合が素子表面に露出していない
ため暗電流が小さいという特長がある。本受光素子の製
造工程は前述した裏面入射型素子に比べて簡単になる。
【００３１】また、本実施例ではｐ−ＩｎＰ／ｉ−Ｉｎ
ＧａＡｓ／ｎ−ＩｎＰ構造によるｐ-ｉ-ｎ ＰＤを採り
上げたが、ｐ−ＩnＧaＡsＰ／ｐ−ＩｎＰ／ｉ−ＩnＧa
Ａs／ｎ−ＩｎＰ構造、或いは、ｐ−ＩｎＧａＡｓ／ｉ
−ＩｎＧａＡｓ／ｎ−ＩｎＰ構造を用いても同様の受光
素子が得られる。また、本実施例の効果はｐ-ｉ-ｎ型Ｐ
Ｄに限らず、類似の構造をしたアバランシェフォトファ
イオード（ＡＰＤ）等の受光素子でも有効である。ま
た、これらの受光素子が単体であっても、アレイ状デバ
イスであっても同様の効果がある。
ＧａＡｓ／ｎ−ＩｎＰ構造によるｐ-ｉ-ｎ ＰＤを採り
上げたが、ｐ−ＩnＧaＡsＰ／ｐ−ＩｎＰ／ｉ−ＩnＧa
Ａs／ｎ−ＩｎＰ構造、或いは、ｐ−ＩｎＧａＡｓ／ｉ
−ＩｎＧａＡｓ／ｎ−ＩｎＰ構造を用いても同様の受光
素子が得られる。また、本実施例の効果はｐ-ｉ-ｎ型Ｐ
Ｄに限らず、類似の構造をしたアバランシェフォトファ
イオード（ＡＰＤ）等の受光素子でも有効である。ま
た、これらの受光素子が単体であっても、アレイ状デバ
イスであっても同様の効果がある。
【００３２】
【発明の効果】本発明により、暗電流が小さく、且つ高
周波応答特性の優れたｐ-ｉ-ｎ型受光素子を提供するこ
とが可能になる。
周波応答特性の優れたｐ-ｉ-ｎ型受光素子を提供するこ
とが可能になる。
【図１】実施例１の工程図。
【図２】実施例１の工程図。
【図３】実施例１の工程図。
【図４】実施例２の工程図。
【図５】実施例２の工程図。
【図６】実施例２の工程図。
【図７】実施例３の工程図。
【図８】実施例３の工程図。
【図９】実施例３の工程図。
【図１０】実施例４の工程図。
【図１１】実施例４の工程図。
【図１２】実施例４の工程図。
【図１３】従来技術による素子断面図。
１００…ＩｎＰ基板、１０１…高濃度ｎ型ＩnＰ層、１
０２…低濃度ＩnＧaＡs層、１０３…低濃度ＩｎＰ層、
１０４…第１の絶縁膜、１０５…開孔部、１０６…高濃
度ｐ型ＩｎＰ層、１０７…第２の絶縁膜、１０８…ｐ型
電極、１０９…ｎ型電極、１１０…反射膜、１１１…受
光窓、１１２…反射防止膜。
０２…低濃度ＩnＧaＡs層、１０３…低濃度ＩｎＰ層、
１０４…第１の絶縁膜、１０５…開孔部、１０６…高濃
度ｐ型ＩｎＰ層、１０７…第２の絶縁膜、１０８…ｐ型
電極、１０９…ｎ型電極、１１０…反射膜、１１１…受
光窓、１１２…反射防止膜。
Claims (6)
- 【請求項１】基板上に積層された高濃度ｎ型半導体層，
低濃度半導体層、及び選択的に形成された高濃度ｐ型半
導体層よりなるｐ-ｉ-ｎ型受光素子において、ｐ-ｉ-ｎ
接合部領域のみに信号光を入射するように光入射面に反
射膜よりなる受光窓を具備していることを特徴とする受
光素子。 - 【請求項２】請求項１において、前記反射膜よりなる受
光窓が前記基板の裏面側に形成された裏面入射型である
受光素子。 - 【請求項３】ＩｎＰ基板上に高濃度ｎ型ＩｎＰ層，低濃
度ＩｎＧａＡｓ層，低濃度ＩｎＰ層をエピタキシャル成
長する工程，前記低濃度ＩｎＰ層に対して選択的にｐ型
ドーパントの導入を行い高濃度ｐ型ＩｎＰ層を形成する
工程，前記ＩｎＰ基板を薄層化し前記ＩｎＰ基板の裏面
を鏡面に仕上げる工程，その後、前記ＩｎＰ基板の裏面
に所定波長の入射光に対して高反射率を有する反射膜を
形成する工程，前記反射膜に前記高濃度ｐ型ＩｎＰ層の
範囲より小さい開孔部を穿つことにより受光窓を形成す
る工程、及び前記受光窓から露出した前記ＩｎＰ基板の
裏面に反射防止膜を形成する工程を含むことを特徴とす
る請求項１及び２に記載した受光素子の製造方法。 - 【請求項４】ＩｎＰ基板上に高濃度ｎ型ＩｎＰ層，低濃
度ＩｎＧａＡｓ層，低濃度ＩｎＰ層をエピタキシャル成
長する工程，前記低濃度ＩｎＰ層に対して選択的にｐ型
ドーパントの導入を行い高濃度ｐ型ＩｎＰ層を形成する
工程，次いで前記高濃度ｐ型ＩｎＰ層及び周辺の低濃度
ＩｎＰ層の一部を含む領域上にマスクパターンを形成す
る工程，前記マスクパターンを用いて前記低濃度ＩｎＰ
及び低濃度ＩｎＧaＡs層をメサエッチングする工程，前
記ＩｎＰ基板を薄層化し前記ＩｎＰ基板の裏面を鏡面に
仕上げる工程，その後、前記ＩｎＰ基板裏面に所定波長
の入射光に対して高反射率を有する反射膜を形成する工
程，前記反射膜に前記高濃度ｐ型ＩｎＰ層の範囲より小
さい開孔部を穿つことにより受光窓を形成する工程、及
び前記受光窓から露出した前記ＩｎＰ基板裏面に反射防
止膜を形成する工程を含むことを特徴とする請求項４及
び２に記載した受光素子の製造方法。 - 【請求項５】請求項１において、前記反射膜が入射光に
対して８０〜１００％の高反射率を有する受光素子。 - 【請求項６】請求項１または２において、前記反射膜が
第１の薄膜（屈折率ｎ1，膜厚ｄ1）と第２の薄膜（屈折
率ｎ2，膜厚のｄ2）の２周期以上の繰り返し多層膜より
なり、各膜の膜厚ｄ及び屈折率ｎと入射光の波長λの間
にｄ≒λ／４ｎの関係がある受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6147403A JPH0818090A (ja) | 1994-06-29 | 1994-06-29 | 受光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6147403A JPH0818090A (ja) | 1994-06-29 | 1994-06-29 | 受光素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0818090A true JPH0818090A (ja) | 1996-01-19 |
Family
ID=15429508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6147403A Pending JPH0818090A (ja) | 1994-06-29 | 1994-06-29 | 受光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0818090A (ja) |
-
1994
- 1994-06-29 JP JP6147403A patent/JPH0818090A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9530905B2 (en) | Microstructure enhanced absorption photosensitive devices | |
| US6104047A (en) | Avalanche photodiode with thin built-in depletion region | |
| US7358585B2 (en) | Silicon-based Schottky barrier infrared optical detector | |
| US7851823B2 (en) | Semiconductor photodetector device | |
| JP3221916B2 (ja) | 集積型光学ガイドと、光検出器とを備えたオプトエレクトロニックデバイス | |
| JP4861887B2 (ja) | 半導体受光装置、光受信モジュールおよび半導体受光装置の製造方法 | |
| EP1204148A2 (en) | Planar resonant cavity enhanced photodetector | |
| JP2002203982A (ja) | 半導体受光装置およびその製造方法 | |
| JP3276836B2 (ja) | 半導体導波路型受光器 | |
| CN112236871B (zh) | 光接收装置及其制造方法 | |
| JPH0818090A (ja) | 受光素子及びその製造方法 | |
| JPH05102513A (ja) | 半導体受光素子 | |
| Wang et al. | Top-illuminated avalanche photodiodes with cascaded multiplication layers for high-speed and wide dynamic range performance | |
| KR20010009571A (ko) | 광검출기 디바이스 및 그 제조방법 | |
| KR100464452B1 (ko) | 애벌런치 포토다이오드 및 그 제조방법 | |
| CN109980029B (zh) | 一种光电转换器及其制作方法 | |
| JPH0497574A (ja) | 半導体受光素子 | |
| JP2005086028A (ja) | 半導体受光装置 | |
| JP3224192B2 (ja) | 半導体導波路型受光器 | |
| JPH03185771A (ja) | 受光素子 | |
| JPH0722641A (ja) | 受光素子 | |
| JP2004241681A (ja) | 半導体受光装置及びその製造方法 | |
| JP2001308366A (ja) | フォトダイオード | |
| JPH042175A (ja) | 半導体受光素子 | |
| JPH0832097A (ja) | 受光素子の製造方法 |