JPH08179369A - 薄膜トランジスタ液晶表示装置およびその駆動法 - Google Patents

薄膜トランジスタ液晶表示装置およびその駆動法

Info

Publication number
JPH08179369A
JPH08179369A JP32248794A JP32248794A JPH08179369A JP H08179369 A JPH08179369 A JP H08179369A JP 32248794 A JP32248794 A JP 32248794A JP 32248794 A JP32248794 A JP 32248794A JP H08179369 A JPH08179369 A JP H08179369A
Authority
JP
Japan
Prior art keywords
thin film
liquid crystal
film transistor
potential
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32248794A
Other languages
English (en)
Inventor
Mutsumi Kimura
睦 木村
Yoneji Takubo
米治 田窪
Yutaka Minamino
裕 南野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP32248794A priority Critical patent/JPH08179369A/ja
Publication of JPH08179369A publication Critical patent/JPH08179369A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【目的】 本発明は、薄膜トランジスタ液晶表示装置に
おいて、全白から全黒までに必要とされるソース電圧振
幅の変化量の低減を目的とする。 【構成】 ゲート配線1、ソース配線2、蓄積容量配線
3、画素電極4、薄膜トランジスタ5、対向電極6が形
成され、蓄積容量配線と画素電極間に蓄積容量8が存在
し、画素電極4と対向電極6間に液晶容量7が存在する
薄膜トランジスタ液晶表示装置において、薄膜トランジ
スタ5のオン期間にソース配線2の電位が画素電極4に
伝達され、対向電極6に補償電位が印加され、オフ期間
に対向電極6の電位が変化して、画素電極4の電位が変
調される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、低ソース電圧振幅を実
現する薄膜トランジスタ液晶表示装置に関するものであ
る。
【0002】
【従来の技術】薄膜トランジスタ液晶表示装置は、近
年、ワークステーション、パーソナルコンピュータ、ポ
ータブルテレビ等に広く利用されており、さらに利用範
囲は拡大する傾向にある。従来の薄膜トランジスタ液晶
表示装置における問題として、ソース電圧振幅が大きい
ことが挙げられる。ソース電圧低減を実現する手段とし
ては、特開平02−000913号公報、特開平02−
157815号公報で提案されているような、蓄積容量
配線電位を積極的に変化させて画素電位を変調する方
法、特開昭62−049399号公報で提案されている
ような、対向電位を変化させて画素電位を変調する方法
等が挙げられる。しかし、これらの方法の意図するとこ
ろは、ソース電圧振幅の絶対値の低減であり、全白から
全黒までに必要とされるソース電圧振幅の変化量の低減
ではない。特に、蓄積容量配線電位を変化させる方法で
は、液晶の誘電率異方性に起因する容量変化で、ソース
電圧振幅の変化量はかえって増大する。低消費電力駆
動、ドライバのコスト低減に対しては、ソース電圧振幅
の絶対値、変化量ともに低減してゆくのが望ましい。
【0003】
【発明が解決しようとする課題】そこで、本発明は、薄
膜トランジスタ液晶表示装置において、全白から全黒ま
でに必要とされるソース電圧振幅の変化量の低減を目的
とする。
【0004】
【課題を解決するための手段】上記の問題を解決するた
めに、本発明は、第1の基板上にゲート配線、ソース配
線、蓄積容量配線がマトリクス状に形成され、ゲート配
線とソース配線との各交点に画素電極、および、ゲート
配線の電位によりソース配線と画素電極の導通を調節す
る薄膜トランジスタが形成され、第1の基板に対向して
設置された第2の基板上に対向電極が形成された薄膜ト
ランジスタ液晶表示装置で、蓄積容量配線と画素電極間
に蓄積容量が存在し、画素電極と対向電極間に液晶容量
が存在する、あるいは、前段のゲート配線が蓄積容量配
線を兼用している、薄膜トランジスタ液晶表示装置にお
いて、薄膜トランジスタのオン期間にソース配線の電位
が画素電極に伝達され、対向電極に補償電位が印加さ
れ、オフ期間に対向電極の電位が変化して、画素電極の
電位が変調される。
【0005】
【作用】上記の手段によれば、液晶の誘電率異方性に起
因する容量変化により、液晶容量の透過率(T)−ソー
ス電圧振幅(V)特性を、従来例に比べて急峻にするこ
とができる。このため、全白から全黒までに必要とされ
るソース電圧振幅の変化量を、低減することができる。
【0006】
【実施例】本発明の実施例における薄膜トランジスタ液
晶表示装置の、等価回路図を(図1)に、電位関係図を
(図2)に、T−V特性図を(図3)に示す。
【0007】(図1)において、1はゲート配線、2は
ソース配線、3は蓄積容量配線で、第1の基板上にマト
リクス状に形成されている。本実施例では、前段のゲー
ト配線が蓄積容量配線3を兼用している。4は画素電
極、5はゲート配線1の電位によりソース配線2と画素
電極4の導通を調節する薄膜トランジスタで、ゲート配
線1とソース配線2との各交点に形成されている。6は
第1の基板に対向して設置された第2の基板上に形成さ
れた対向電極である。7は画素電極4と対向電極6間に
存在する液晶容量7で、8は蓄積容量配線3と画素電極
4間に形成された蓄積容量で、9は薄膜トランジスタ5
のゲートドレイン寄生容量である。
【0008】(図2)において、101はゲート配線1
に印加されるゲート電位、102はソース配線2に印加
されるソース電位、103は前段のゲート配線が兼用し
ている蓄積容量配線3に印加される蓄積容量配線電位、
106は対向電極に印加される対向電位である。
【0009】(図3)において、横軸はソース電圧振幅
(片側)、縦軸はパネルの透過率を示す。液晶容量の透
過率(T)−ソース電圧振幅(V)特性が、急峻になっ
ていることがわかる。実際に、従来はソース電圧振幅
(片側)2.5Vで得ていたのと同等のコントラストを
得るのに、ソース電圧振幅(片側)1.5Vで実現する
ことが可能である。
【0010】なお、本実施例では、走査線毎に液晶容量
に印加される電圧の極性を反転したが、フレーム毎に極
性を反転する駆動についても、同様の効果が期待でき
る。
【0011】
【発明の効果】以上に説明したように、本発明によれ
ば、液晶の誘電率異方性に起因する容量変化により、液
晶容量の透過率(T)−ソース電圧振幅(V)特性を従
来例に比べて急峻にすることができ、このため、全白か
ら全黒までに必要とされるソース電圧振幅の変化量を、
低減することができる。
【図面の簡単な説明】
【図1】本発明の実施例における薄膜トランジスタ液晶
表示装置の等価回路図
【図2】本発明の実施例における薄膜トランジスタ液晶
表示装置に印加される電位の電位関係図
【図3】本発明の実施例における薄膜トランジスタ液晶
表示装置の液晶容量の透過率(T)−ソース電圧振幅
(V)特性図
【符号の説明】
1 ゲート配線 2 ソース配線 3 蓄積容量配線 4 画素電極 5 薄膜トランジスタ 6 対向電極 7 液晶容量 8 蓄積容量 9 副寄生容量 101 ゲート電位 102 ソース電位 103 蓄積容量配線電位 106 対向電位

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】第1の基板上にゲート配線、ソース配線、
    蓄積容量配線がマトリクス状に形成され、前記ゲート配
    線と前記ソース配線との各交点に画素電極、および、前
    記ゲート配線の電位により前記ソース配線と前記画素電
    極の導通を調節する薄膜トランジスタが形成され、前記
    第1の基板に対向して設置された第2の基板上に対向電
    極が形成された薄膜トランジスタ液晶表示装置で、前記
    蓄積容量配線と前記画素電極間に蓄積容量が存在し、前
    記画素電極と前記対向電極間に液晶容量が存在すること
    を特徴とする、薄膜トランジスタ液晶表示装置。
  2. 【請求項2】前段のゲート配線が蓄積容量配線を兼用し
    ている、請求項1記載の薄膜トランジスタ液晶表示装
    置。
  3. 【請求項3】薄膜トランジスタのオン期間にソース配線
    の電位が画素電極に伝達され、対向電極に補償電位が印
    加され、オフ期間に対向電極の電位が変化して、画素電
    極の電位が変調されることを特徴とする、請求項1記載
    の薄膜トランジスタ液晶表示装置の駆動法。
JP32248794A 1994-12-26 1994-12-26 薄膜トランジスタ液晶表示装置およびその駆動法 Pending JPH08179369A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32248794A JPH08179369A (ja) 1994-12-26 1994-12-26 薄膜トランジスタ液晶表示装置およびその駆動法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32248794A JPH08179369A (ja) 1994-12-26 1994-12-26 薄膜トランジスタ液晶表示装置およびその駆動法

Publications (1)

Publication Number Publication Date
JPH08179369A true JPH08179369A (ja) 1996-07-12

Family

ID=18144193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32248794A Pending JPH08179369A (ja) 1994-12-26 1994-12-26 薄膜トランジスタ液晶表示装置およびその駆動法

Country Status (1)

Country Link
JP (1) JPH08179369A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010152384A (ja) * 2010-02-10 2010-07-08 Seiko Epson Corp 電気光学装置及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010152384A (ja) * 2010-02-10 2010-07-08 Seiko Epson Corp 電気光学装置及び電子機器

Similar Documents

Publication Publication Date Title
KR100712024B1 (ko) 액정 표시 장치
US20080291146A1 (en) Liquid crystal display with coupling line for adjusting common voltage and driving method thereof
KR100440360B1 (ko) 액정표시장치및그구동방법
US7768489B2 (en) Method for driving a liquid crystal display
KR100239013B1 (ko) 스위칭 소자용 박막 트랜지스터를 갖는 액정 디스플레이 디바이 스
US20040263701A1 (en) Electrophoretic display apparatus
US8217873B2 (en) Liquid crystal display device for improving color washout effect
JPH08179370A (ja) 薄膜トランジスタ液晶表示装置およびその駆動法
US7728804B2 (en) Liquid crystal display device and driving method thereof
US7528815B2 (en) Driving circuit and method for liquid crystal display panel
US20080129902A1 (en) Liquid crystal display panel having dielectric compensating layer
JP3182350B2 (ja) 液晶表示装置の駆動法
JP3054913B2 (ja) アクティブマトリクス液晶ディスプレイ
US6864868B2 (en) Control device of a liquid crystal display device
JPH0566386A (ja) 液晶表示装置の駆動方法
JPH02216121A (ja) 液晶表示装置
JP3610415B2 (ja) スイッチング回路及びこの回路を有する表示装置
JP4326242B2 (ja) 液晶表示装置
JP3245733B2 (ja) 液晶表示装置およびその駆動方法
JPH08179369A (ja) 薄膜トランジスタ液晶表示装置およびその駆動法
JPH10161084A (ja) 液晶表示装置およびその駆動方法
KR20000006515A (ko) 액정표시소자의구동방법
JPH06148675A (ja) アクティブマトリクス型液晶表示装置
JP3361265B2 (ja) 表示装置
JPH09179098A (ja) 表示装置