JPH08179339A - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JPH08179339A JPH08179339A JP32302294A JP32302294A JPH08179339A JP H08179339 A JPH08179339 A JP H08179339A JP 32302294 A JP32302294 A JP 32302294A JP 32302294 A JP32302294 A JP 32302294A JP H08179339 A JPH08179339 A JP H08179339A
- Authority
- JP
- Japan
- Prior art keywords
- segment
- electrode
- liquid crystal
- crystal display
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 データライン間の容量負荷の差を少なくして
表示むらを小さく抑え、高品位の画像を表示することが
できる液晶表示素子を提供する。 【構成】 ドットマトリックス表示領域ＭＤと、特定の
絵柄を表示するためのセグメント電極３ａを有するセグ
メント表示領域ＳＤとを備える液晶表示素子において、
前記セグメント表示領域ＳＤのセグメント電極３ａが複
数の小面積の電極パターン３ａ-1，３ａ-2，３ａ-3，３
ａ-4に分割され、その各電極パターン３ａ-1，３ａ-2，
３ａ-3，３ａ-4がそれぞれ前記ドットマトリックス表示
領域ＭＤにおける異なるデータライン２に接続されてい
る。
表示むらを小さく抑え、高品位の画像を表示することが
できる液晶表示素子を提供する。 【構成】 ドットマトリックス表示領域ＭＤと、特定の
絵柄を表示するためのセグメント電極３ａを有するセグ
メント表示領域ＳＤとを備える液晶表示素子において、
前記セグメント表示領域ＳＤのセグメント電極３ａが複
数の小面積の電極パターン３ａ-1，３ａ-2，３ａ-3，３
ａ-4に分割され、その各電極パターン３ａ-1，３ａ-2，
３ａ-3，３ａ-4がそれぞれ前記ドットマトリックス表示
領域ＭＤにおける異なるデータライン２に接続されてい
る。
Description
【０００１】
【産業上の利用分野】本発明は液晶で光の透過を制御し
て画像を表示する液晶表示素子に関する。
て画像を表示する液晶表示素子に関する。
【０００２】
【従来の技術】この種の液晶表示素子として、基板の表
示領域がドットマトリックス表示領域と、所定の形状の
セグメント電極を有するセグメント表示領域とに区分さ
れ、前記ドットマトリックス表示領域では各ドット画素
により逐次所望の文字や図形等を表示し、セグメント表
示領域では前記セグメント電極の形状に応じる特定の絵
柄、例えば特定の絵記号や大型文字等を表示するように
したものが提供されている。
示領域がドットマトリックス表示領域と、所定の形状の
セグメント電極を有するセグメント表示領域とに区分さ
れ、前記ドットマトリックス表示領域では各ドット画素
により逐次所望の文字や図形等を表示し、セグメント表
示領域では前記セグメント電極の形状に応じる特定の絵
柄、例えば特定の絵記号や大型文字等を表示するように
したものが提供されている。
【０００３】この液晶表示素子においては、図４（Ａ）
に示すように、その一方のガラス等の透明基板１に、Ｉ
ＴＯ等の透明導電膜からなる複数のデータライン２が配
列形成され、さらに前記データライン２の一端側におい
て、所定の形状をなした面積の大きなＩＴＯ等の透明導
電膜からなる複数のセグメント電極３ａ，３ｂ，３ｃ，
３ｄがデータライン２の配列方向に沿って形成されてい
る。
に示すように、その一方のガラス等の透明基板１に、Ｉ
ＴＯ等の透明導電膜からなる複数のデータライン２が配
列形成され、さらに前記データライン２の一端側におい
て、所定の形状をなした面積の大きなＩＴＯ等の透明導
電膜からなる複数のセグメント電極３ａ，３ｂ，３ｃ，
３ｄがデータライン２の配列方向に沿って形成されてい
る。
【０００４】ここで、例えばセグメント電極３ａは三角
形状をなす電極、セグメント電極３ｂは「カナ」という
文字形状をなす電極、セグメント３ｃは「小文字」とい
う文字形状をなす電極、セグメント電極３ｄは前記セグ
メント電極３ａとは向きが逆の三角形状をなす電極とな
っている。
形状をなす電極、セグメント電極３ｂは「カナ」という
文字形状をなす電極、セグメント３ｃは「小文字」とい
う文字形状をなす電極、セグメント電極３ｄは前記セグ
メント電極３ａとは向きが逆の三角形状をなす電極とな
っている。
【０００５】そしてセグメント電極３ａは、これと隣接
して配置した前記データライン２のうちの１本のデータ
ライン２ａの端部に接続し、セグメント電極３ｂは
「カ」のパターン部分と「ナ」のパターン部分とが導通
して１単位の電極として、これと隣接して配置した前記
データライン２のうちの１本のデータライン２ｂの端部
に接続し、セグメント電極３ｃは「小」のパターン部分
と「文」のパターン部分と「字」のパターン部分とが互
いに導通して１単位の電極として、これと隣接して配置
した前記データライン２のうちの１本のデータライン２
ｃの端部に接続し、セグメント電極３ｄはこれと隣接し
て配置した前記データライン２のうちの１本のデータラ
イン２ｄの端部に接続している。
して配置した前記データライン２のうちの１本のデータ
ライン２ａの端部に接続し、セグメント電極３ｂは
「カ」のパターン部分と「ナ」のパターン部分とが導通
して１単位の電極として、これと隣接して配置した前記
データライン２のうちの１本のデータライン２ｂの端部
に接続し、セグメント電極３ｃは「小」のパターン部分
と「文」のパターン部分と「字」のパターン部分とが互
いに導通して１単位の電極として、これと隣接して配置
した前記データライン２のうちの１本のデータライン２
ｃの端部に接続し、セグメント電極３ｄはこれと隣接し
て配置した前記データライン２のうちの１本のデータラ
イン２ｄの端部に接続している。
【０００６】また、図４（Ｂ）には液晶表示素子の他方
のガラス等の透明基板４を示してあり、この基板４に
は、ＩＴＯ等の透明導電膜からなる複数の走査ライン５
が配列形成され、これら走査ライン５が前記データライ
ン２と直交する方向に延びている。そして、これら複数
の走査ライン５のうちの一方側の最端列に配置する走査
ライン５ａには、前記各セグメント電極３ａ，３ｂ，３
ｃ，３ｄに対応する形状のパターン電極５ａ′が形成さ
れている。
のガラス等の透明基板４を示してあり、この基板４に
は、ＩＴＯ等の透明導電膜からなる複数の走査ライン５
が配列形成され、これら走査ライン５が前記データライ
ン２と直交する方向に延びている。そして、これら複数
の走査ライン５のうちの一方側の最端列に配置する走査
ライン５ａには、前記各セグメント電極３ａ，３ｂ，３
ｃ，３ｄに対応する形状のパターン電極５ａ′が形成さ
れている。
【０００７】そして液晶表示素子は、図５および図６に
示すように、前記一方の基板１と他方の基板４とをその
透明導電膜の形成面を互いに対向させ、かつ枠状のシー
ル材６を介して接合し、その両基板１，４と前記シール
材６とで囲まれた空間内に液晶ＬＣを封入して組み立て
られている。
示すように、前記一方の基板１と他方の基板４とをその
透明導電膜の形成面を互いに対向させ、かつ枠状のシー
ル材６を介して接合し、その両基板１，４と前記シール
材６とで囲まれた空間内に液晶ＬＣを封入して組み立て
られている。
【０００８】この液晶表示素子においては、一方の基板
１に形成されたデータライン２と他方の基板４に形成さ
れた走査ライン５とが立体的に交差して多数のドット画
素が構成され、これらドット画素が集合する領域の部分
がドットマトリックス表示領域ＭＤとなっており、また
一方の基板１に形成されたセグメント電極３ａ，３ｂ，
３ｃ，３ｄが他方の基板４に形成されたパターン電極５
ａ′と対向する領域の部分がセグメント表示領域ＳＤと
なっている。
１に形成されたデータライン２と他方の基板４に形成さ
れた走査ライン５とが立体的に交差して多数のドット画
素が構成され、これらドット画素が集合する領域の部分
がドットマトリックス表示領域ＭＤとなっており、また
一方の基板１に形成されたセグメント電極３ａ，３ｂ，
３ｃ，３ｄが他方の基板４に形成されたパターン電極５
ａ′と対向する領域の部分がセグメント表示領域ＳＤと
なっている。
【０００９】そして各走査ライン５に順次走査信号を供
給し、これに同期して各データライン２にデータ信号を
供給して、ドットマトリックス表示領域ＭＤでは、各ド
ット画素により逐次所望の文字や図形等を表示し、セグ
メント表示領域ＳＤでは前記セグメント電極３ａ，３
ｂ，３ｃ，３ｄの形状に対応する特定の絵柄を表示する
ものである。
給し、これに同期して各データライン２にデータ信号を
供給して、ドットマトリックス表示領域ＭＤでは、各ド
ット画素により逐次所望の文字や図形等を表示し、セグ
メント表示領域ＳＤでは前記セグメント電極３ａ，３
ｂ，３ｃ，３ｄの形状に対応する特定の絵柄を表示する
ものである。
【００１０】
【発明が解決しようとする課題】しかしながら、この従
来の液晶表示素子においては、面積の大きいセグメント
電極３ａ，３ｂ，３ｃ，３ｄにつながっているデータラ
イン２ａ，２ｂ，２ｃ，２ｄと、セグメント電極３ａ，
３ｂ，３ｃ，３ｄにつながっていない他のデータライン
２とでは、そのライン容量負荷に差が生じ、つまり面積
の大きいセグメント電極３ａ，３ｂ，３ｃ，３ｄにつな
がっているデータライン２ａ，２ｂ，２ｃ，２ｄの容量
負荷が、セグメント電極３ａ，３ｂ，３ｃ，３ｄにつな
がっていないデータライン２の容量負荷よりも大きくな
り、このため各ドット画素によりドットマトリックス表
示領域ＭＤにおいて画像を表示するときに、セグメント
電極３ａ，３ｂ，３ｃ，３ｄにつながっているデータラ
イン２ａ，２ｂ，２ｃ，２ｄ上のドット画素と、セグメ
ント電極３ａ，３ｂ，３ｃ，３ｄにつながっていないデ
ータライン２上のドット画素とではラインごとに印加す
る電圧が同じであっても各ドット画素の液晶分子にかか
る電界の強さに差が生じ、この結果、光の透過量がその
ドット画素ごとで異なって大きな表示むらが発生し、表
示品位が低下する難点がある。
来の液晶表示素子においては、面積の大きいセグメント
電極３ａ，３ｂ，３ｃ，３ｄにつながっているデータラ
イン２ａ，２ｂ，２ｃ，２ｄと、セグメント電極３ａ，
３ｂ，３ｃ，３ｄにつながっていない他のデータライン
２とでは、そのライン容量負荷に差が生じ、つまり面積
の大きいセグメント電極３ａ，３ｂ，３ｃ，３ｄにつな
がっているデータライン２ａ，２ｂ，２ｃ，２ｄの容量
負荷が、セグメント電極３ａ，３ｂ，３ｃ，３ｄにつな
がっていないデータライン２の容量負荷よりも大きくな
り、このため各ドット画素によりドットマトリックス表
示領域ＭＤにおいて画像を表示するときに、セグメント
電極３ａ，３ｂ，３ｃ，３ｄにつながっているデータラ
イン２ａ，２ｂ，２ｃ，２ｄ上のドット画素と、セグメ
ント電極３ａ，３ｂ，３ｃ，３ｄにつながっていないデ
ータライン２上のドット画素とではラインごとに印加す
る電圧が同じであっても各ドット画素の液晶分子にかか
る電界の強さに差が生じ、この結果、光の透過量がその
ドット画素ごとで異なって大きな表示むらが発生し、表
示品位が低下する難点がある。
【００１１】本発明はこのような点に着目してなされた
もので、その目的とするところは、データライン間のラ
イン容量の差を少なくして表示むらを小さく抑え、高品
位の画像を表示することができる液晶表示素子を提供す
ることにある。
もので、その目的とするところは、データライン間のラ
イン容量の差を少なくして表示むらを小さく抑え、高品
位の画像を表示することができる液晶表示素子を提供す
ることにある。
【００１２】
【課題を解決するための手段】本発明はこのような目的
を達成するために、複数のデータラインと走査ラインを
交差対向させてなるドットマトリックス表示領域と、特
定の文字や図形等の絵柄を表示するために特定のパター
ンに形成されたセグメント電極を有するセグメント表示
領域とを備える液晶表示素子において、前記セグメント
表示領域のセグメント電極を複数の小面積の電極パター
ンに分割し、その各電極パターンをそれぞれ前記ドット
マトリックス表示領域における異なるデータラインに接
続するようにしたものである。
を達成するために、複数のデータラインと走査ラインを
交差対向させてなるドットマトリックス表示領域と、特
定の文字や図形等の絵柄を表示するために特定のパター
ンに形成されたセグメント電極を有するセグメント表示
領域とを備える液晶表示素子において、前記セグメント
表示領域のセグメント電極を複数の小面積の電極パター
ンに分割し、その各電極パターンをそれぞれ前記ドット
マトリックス表示領域における異なるデータラインに接
続するようにしたものである。
【００１３】
【作用】セグメント表示領域のセグメント電極が複数の
小面積の電極パターンに分割され、この分割された小面
積の電極パターンがドットマトリックス表示領域におけ
る異なるデータラインに接続されているから、セグメン
ト電極の電極パターンにつながったデータラインのライ
ン容量が小さくなり、電極パターンにつながったデータ
ラインと電極パターンにつながっていないデータライン
との間のライン容量の差が小さくなる。したがって各ド
ット画素によりドットマトリックス表示領域で画像を表
示するときに各ドット画素の液晶分子にかかる電界の強
さがほぼ均一化し、これにより表示むらの少ない高品位
の表示を確保することが可能となる。
小面積の電極パターンに分割され、この分割された小面
積の電極パターンがドットマトリックス表示領域におけ
る異なるデータラインに接続されているから、セグメン
ト電極の電極パターンにつながったデータラインのライ
ン容量が小さくなり、電極パターンにつながったデータ
ラインと電極パターンにつながっていないデータライン
との間のライン容量の差が小さくなる。したがって各ド
ット画素によりドットマトリックス表示領域で画像を表
示するときに各ドット画素の液晶分子にかかる電界の強
さがほぼ均一化し、これにより表示むらの少ない高品位
の表示を確保することが可能となる。
【００１４】
【実施例】以下、本発明の一実施例について図１ないし
図３を参照して説明する。なお、図４ないし図６に示す
従来の液晶表示素子と対応する部分には同一の符号を付
してその説明を省略する。
図３を参照して説明する。なお、図４ないし図６に示す
従来の液晶表示素子と対応する部分には同一の符号を付
してその説明を省略する。
【００１５】図１（Ａ）にはデータライン２およびセグ
メント電極３ａ，３ｂ，３ｃ，３ｄを形成した基板１を
示してあり、この図に示すように、本発明においては、
各セグメント電極３ａ，３ｂ，３ｃ，３ｄがそれぞれ複
数の小面積の電極パターンに分割されている。
メント電極３ａ，３ｂ，３ｃ，３ｄを形成した基板１を
示してあり、この図に示すように、本発明においては、
各セグメント電極３ａ，３ｂ，３ｃ，３ｄがそれぞれ複
数の小面積の電極パターンに分割されている。
【００１６】すなわち、全体が三角形状をなすセグメン
ト電極３ａにおいては、そのデータライン配列方向に沿
って等分に４つの電極パターン３ａ-1，３ａ-2，３ａ-
3，３ａ-4に分割してある。また「カナ」の形状をなす
セグメント電極３ｂにおいては、その「カ」の部分の電
極パターン３ｂ-1と、「ナ」の部分の電極パターン３ｂ
-2との２つに分割してある。さらに、「小文字」の形状
をなすセグメント電極３ｃにおいては、「小」の形状を
なす電極パターン３ｃ-1と、「文」の形状をなす電極パ
ターン３ｃ-2と、「字」の形状をなす電極パターン３ｃ
-3との３つに分割してある。そして前記「小」の電極パ
ターン３ｃ-1における互いに分離すべき部分はそれぞれ
リードによりつながっていて、その全体が単一の電極パ
ターン３ｃ-1として構成され、前記「字」の電極パター
ン３ｃ-3における互いに分離すべき部分もそれぞれリー
ドによりつながっていて、その全体が単一の電極パター
ン３ｃ-3として構成されている。また、全体が三角形状
をなすセグメント電極３ｄにおいては、セグメント電極
３ａと同様に４つの電極パターン３ｄ-1，３ｄ-2，３ｄ
-3，３ｄ-4に分割してある。
ト電極３ａにおいては、そのデータライン配列方向に沿
って等分に４つの電極パターン３ａ-1，３ａ-2，３ａ-
3，３ａ-4に分割してある。また「カナ」の形状をなす
セグメント電極３ｂにおいては、その「カ」の部分の電
極パターン３ｂ-1と、「ナ」の部分の電極パターン３ｂ
-2との２つに分割してある。さらに、「小文字」の形状
をなすセグメント電極３ｃにおいては、「小」の形状を
なす電極パターン３ｃ-1と、「文」の形状をなす電極パ
ターン３ｃ-2と、「字」の形状をなす電極パターン３ｃ
-3との３つに分割してある。そして前記「小」の電極パ
ターン３ｃ-1における互いに分離すべき部分はそれぞれ
リードによりつながっていて、その全体が単一の電極パ
ターン３ｃ-1として構成され、前記「字」の電極パター
ン３ｃ-3における互いに分離すべき部分もそれぞれリー
ドによりつながっていて、その全体が単一の電極パター
ン３ｃ-3として構成されている。また、全体が三角形状
をなすセグメント電極３ｄにおいては、セグメント電極
３ａと同様に４つの電極パターン３ｄ-1，３ｄ-2，３ｄ
-3，３ｄ-4に分割してある。
【００１７】そして各セグメント電極３ａ，３ｂ，３
ｃ，３ｄの電極パターン３ａ-1，３ａ-2，３ａ-3，３ａ
-4、３ｂ-1，３ｂ-2、３ｃ-1，３ｃ-2，３ｃ-3、３ｄ-
1，３ｄ-2，３ｄ-3，３ｄ-4は、基板１に配列形成され
たデータライン２のうちのその電極パターンとほぼ同列
的に配置する１本のデータライン２にそれぞれ接続され
ている。
ｃ，３ｄの電極パターン３ａ-1，３ａ-2，３ａ-3，３ａ
-4、３ｂ-1，３ｂ-2、３ｃ-1，３ｃ-2，３ｃ-3、３ｄ-
1，３ｄ-2，３ｄ-3，３ｄ-4は、基板１に配列形成され
たデータライン２のうちのその電極パターンとほぼ同列
的に配置する１本のデータライン２にそれぞれ接続され
ている。
【００１８】他方の基板４においては、図１（Ｂ）に示
すように、従来と同様の走査ライン５が形成されている
とともに、その最端列の走査ライン５ａにパターン電極
５ａ′が形成されている。なお、前記パターン電極５
ａ′は、一方の基板１の各セグメント電極３ａ，３ｂ，
３ｃ，３ｄの全体に跨がって対向することが可能な大き
さをもつ例えば矩形状のパターンとしてもよい。
すように、従来と同様の走査ライン５が形成されている
とともに、その最端列の走査ライン５ａにパターン電極
５ａ′が形成されている。なお、前記パターン電極５
ａ′は、一方の基板１の各セグメント電極３ａ，３ｂ，
３ｃ，３ｄの全体に跨がって対向することが可能な大き
さをもつ例えば矩形状のパターンとしてもよい。
【００１９】一方の基板１と他方の基板４は、図２およ
び図３に示すように、枠状のシール材６を介して接合さ
れ、かつその両基板１，４と前記シール材６とで囲まれ
た空間内に液晶ＬＣが封入されて液晶表示素子として組
み立てられている。
び図３に示すように、枠状のシール材６を介して接合さ
れ、かつその両基板１，４と前記シール材６とで囲まれ
た空間内に液晶ＬＣが封入されて液晶表示素子として組
み立てられている。
【００２０】このような構成の液晶表示素子において
は、面積の大きいセグメント電極３ａ，３ｂ，３ｃ，３
ｄがそれぞれ複数の面積の小さい電極パターン３ａ-1，
３ａ-2，３ａ-3，３ａ-4、３ｂ-1，３ｂ-2、３ｃ-1，３
ｃ-2，３ｃ-3、３ｄ-1，３ｄ-2，３ｄ-3，３ｄ-4に分割
され、その分割された面積の小さい電極パターンがデー
タライン２につながっているものであり、したがって例
えばセグメント電極３ａにおける一つの電極パターン３
ａ-4につながったデータライン２と、このデータライン
２と隣り合って前記セグメント電極３ａにおける他の一
つの電極パターン３ａ-3につながったデータライン２と
の間での容量負荷の差が小さくなる。
は、面積の大きいセグメント電極３ａ，３ｂ，３ｃ，３
ｄがそれぞれ複数の面積の小さい電極パターン３ａ-1，
３ａ-2，３ａ-3，３ａ-4、３ｂ-1，３ｂ-2、３ｃ-1，３
ｃ-2，３ｃ-3、３ｄ-1，３ｄ-2，３ｄ-3，３ｄ-4に分割
され、その分割された面積の小さい電極パターンがデー
タライン２につながっているものであり、したがって例
えばセグメント電極３ａにおける一つの電極パターン３
ａ-4につながったデータライン２と、このデータライン
２と隣り合って前記セグメント電極３ａにおける他の一
つの電極パターン３ａ-3につながったデータライン２と
の間での容量負荷の差が小さくなる。
【００２１】またセグメント電極３ａにおける一つの電
極パターン３ａ-4につながったデータライン２と、この
データライン２と隣り合って配置し、電極パターンには
つながっていないデータライン２との間での容量負荷の
差も小さくなる。すなわち、基板１に配列形成された各
データライン２相互の容量負荷がほぼ均等化される。
極パターン３ａ-4につながったデータライン２と、この
データライン２と隣り合って配置し、電極パターンには
つながっていないデータライン２との間での容量負荷の
差も小さくなる。すなわち、基板１に配列形成された各
データライン２相互の容量負荷がほぼ均等化される。
【００２２】したがって、各ドット画素によりドットマ
トリックス表示領域ＭＤにおいて画像を表示するとき
に、各ドット画素の液晶分子にかかる電界の強さがほぼ
同一に保たれ、このため各ドット画素での光の透過量が
ほぼ均一化し、表示むらの少ない高品位の表示状態を確
保することができる。
トリックス表示領域ＭＤにおいて画像を表示するとき
に、各ドット画素の液晶分子にかかる電界の強さがほぼ
同一に保たれ、このため各ドット画素での光の透過量が
ほぼ均一化し、表示むらの少ない高品位の表示状態を確
保することができる。
【００２３】セグメント表示領域ＳＤにおいて、各セグ
メント電極３ａ，３ｂ，３ｃ，３ｄを介して特定の絵記
号や図柄を表示するときには、そのセグメント電極３
ａ，３ｂ，３ｃ，３ｄごとの各電極パターンに駆動回路
のコントローラで同時にデータ信号を供給する。
メント電極３ａ，３ｂ，３ｃ，３ｄを介して特定の絵記
号や図柄を表示するときには、そのセグメント電極３
ａ，３ｂ，３ｃ，３ｄごとの各電極パターンに駆動回路
のコントローラで同時にデータ信号を供給する。
【００２４】なお、本発明は単純マトリックス型の液晶
表示素子として構成する場合に限らず、アクティブマト
リックス型の液晶表示素子として構成する場合であって
も適用することが可能である。
表示素子として構成する場合に限らず、アクティブマト
リックス型の液晶表示素子として構成する場合であって
も適用することが可能である。
【００２５】
【発明の効果】以上説明したように本発明によれば、セ
グメント表示領域のセグメント電極を複数の小面積の電
極パターンに分割し、その各電極パターンをそれぞれド
ットマトリックス表示領域における異なるデータライン
に接続するようにしたから、セグメント電極の電極パタ
ーンにつながったデータラインのライン容量を小さく保
って電極パターンにつながったデータラインと電極パタ
ーンにつながっていないデータラインとの間の容量負荷
の差を小さくすることができ、したがってドットマトリ
ックス表示領域だけでなくセグメント表示領域を含めた
全ての領域での液晶分子にかかる電界の強さをほぼ均一
にして表示むらの少ない高品位の表示を確保することが
できる。
グメント表示領域のセグメント電極を複数の小面積の電
極パターンに分割し、その各電極パターンをそれぞれド
ットマトリックス表示領域における異なるデータライン
に接続するようにしたから、セグメント電極の電極パタ
ーンにつながったデータラインのライン容量を小さく保
って電極パターンにつながったデータラインと電極パタ
ーンにつながっていないデータラインとの間の容量負荷
の差を小さくすることができ、したがってドットマトリ
ックス表示領域だけでなくセグメント表示領域を含めた
全ての領域での液晶分子にかかる電界の強さをほぼ均一
にして表示むらの少ない高品位の表示を確保することが
できる。
【図１】本発明の一実施例に係る液晶表示素子における
一対の基板を示す平面図。
一対の基板を示す平面図。
【図２】その一対の基板を接合して組み立てた液晶表示
素子の平面図。
素子の平面図。
【図３】その液晶表示素子の断面図。
【図４】従来の液晶表示素子における一対の基板を示す
平面図。
平面図。
【図５】その一対の基板を接合して組み立てた液晶表示
素子の平面図。
素子の平面図。
【図６】その液晶表示素子の断面図。
２…データライン ３ａ，３ｂ，３ｃ，３ｄ…セグメント電極 ３ａ-1，３ａ-2，３ａ-3，３ａ-4…電極パターン ３ｂ-1，３ｂ-2…電極パターン ３ｃ-1，３ｃ-2，３ｃ-3…電極パターン ３ｄ-1，３ｄ-2，３ｄ-3，３ｄ-4…電極パターン ＭＤ…ドットマトリックス表示領域 ＳＤ…セグメント表示領域
Claims (1)
- 【請求項１】複数のデータラインと走査ラインを交差対
向させてなるドットマトリックス表示領域と、特定の文
字や図形等の絵柄を表示するために特定のパターンに形
成されたセグメント電極を有するセグメント表示領域と
を備える液晶表示素子において、 前記セグメント表示領域のセグメント電極が複数の小面
積の電極パターンに分割され、その各電極パターンがそ
れぞれ前記ドットマトリックス表示領域における異なる
データラインに接続されていることを特徴とする液晶表
示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32302294A JPH08179339A (ja) | 1994-12-26 | 1994-12-26 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32302294A JPH08179339A (ja) | 1994-12-26 | 1994-12-26 | 液晶表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08179339A true JPH08179339A (ja) | 1996-07-12 |
Family
ID=18150255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32302294A Pending JPH08179339A (ja) | 1994-12-26 | 1994-12-26 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08179339A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003140180A (ja) * | 2001-11-02 | 2003-05-14 | Seiko Instruments Inc | 液晶表示装置 |
| JP2008009386A (ja) * | 2006-05-31 | 2008-01-17 | Nikon Corp | 液晶表示素子、表示装置、観察装置およびカメラ |
| WO2008082845A1 (en) * | 2006-12-28 | 2008-07-10 | Motorola Inc. | Apparatus and method to display icons and graphic text |
-
1994
- 1994-12-26 JP JP32302294A patent/JPH08179339A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003140180A (ja) * | 2001-11-02 | 2003-05-14 | Seiko Instruments Inc | 液晶表示装置 |
| JP2008009386A (ja) * | 2006-05-31 | 2008-01-17 | Nikon Corp | 液晶表示素子、表示装置、観察装置およびカメラ |
| WO2008082845A1 (en) * | 2006-12-28 | 2008-07-10 | Motorola Inc. | Apparatus and method to display icons and graphic text |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI328128B (en) | Liquid crystal display | |
| US10488684B2 (en) | Display apparatus having a reduced-width bezel and method of manufacturing the same | |
| JP2008040472A (ja) | 軟性部材およびこれを含む液晶表示装置 | |
| JPH06160910A (ja) | 表示デバイス | |
| JPH08179339A (ja) | 液晶表示素子 | |
| JPH10111517A (ja) | 液晶表示装置 | |
| US5621554A (en) | Liquid crystal display device having interconnecting lines between column electrodes and method of driving the display device | |
| JPH02212887A (ja) | 表示装置 | |
| JPH01302396A (ja) | 液晶表示装置 | |
| JP4112675B2 (ja) | 液晶駆動ｉｃ、液晶駆動ｉｃ用基板、及びそれらを用いた液晶駆動装置 | |
| JP2000221534A (ja) | 電気光学装置及びそれを用いた電子機器 | |
| JPH08184857A (ja) | 液晶表示装置 | |
| JPS60175029A (ja) | 液晶表示装置 | |
| JP2005128084A5 (ja) | ||
| KR0146898B1 (ko) | 액정표시장치 구동시 게이트 라인의 전계보상 시스템 | |
| JPH01253791A (ja) | 液晶表示パネル | |
| JP2002229051A (ja) | 液晶表示素子 | |
| JPH10311989A (ja) | 液晶表示素子 | |
| JPH0434548Y2 (ja) | ||
| JP2627388B2 (ja) | ドットマトリックス式液晶表示装置 | |
| JP2007065354A (ja) | 液晶表示装置 | |
| JP3456020B2 (ja) | 表示装置 | |
| JPH0467167B2 (ja) | ||
| JPH08160877A (ja) | ディスプレイ装置 | |
| JPH02139525A (ja) | 表示パネルのアクティブマトリックス基板 |