JPH08178795A - Ｌｃｄパネル欠陥検査装置 - Google Patents
Ｌｃｄパネル欠陥検査装置Info
- Publication number
- JPH08178795A JPH08178795A JP31715194A JP31715194A JPH08178795A JP H08178795 A JPH08178795 A JP H08178795A JP 31715194 A JP31715194 A JP 31715194A JP 31715194 A JP31715194 A JP 31715194A JP H08178795 A JPH08178795 A JP H08178795A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- circuit
- pixels
- lcd panel
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Testing Of Optical Devices Or Fibers (AREA)
- Liquid Crystal (AREA)
- Image Processing (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】 ＬＣＤパネル欠陥検査において、ディジタル
画像を用いて、画像入力クロックに同期したパイプライ
ン処理で積和および微分演算により、ＬＣＤパネル上の
欠陥部分のみを強調する。低コントラストのＬＣＤパネ
ルにおいても１画素単位で欠陥を検出することを可能に
する。 【構成】 光電変換スキャナ１０１とＡ／Ｄ変換回路１
０２から得られた画像データは微分演算回路１０３によ
り欠陥部分のみ強調される微分値を出力する。微分演算
回路１０３は、各画素において中心ｎ（ｎは奇数）画素
の領域の画素値の積算の２倍から中心ｎ画素領域の左隣
ｎ画素の領域の画素値の積算と中心ｎ画素領域の右隣ｎ
画素の領域の画素値の積算とを引いた値を微分値として
出力する。また、微分値と欠陥の閾値との比較を行う欠
陥判定回路１０４と、欠陥を記録する欠陥メモリ１０５
と、欠陥を表示する欠陥表示回路１０６とを備えてい
る。
画像を用いて、画像入力クロックに同期したパイプライ
ン処理で積和および微分演算により、ＬＣＤパネル上の
欠陥部分のみを強調する。低コントラストのＬＣＤパネ
ルにおいても１画素単位で欠陥を検出することを可能に
する。 【構成】 光電変換スキャナ１０１とＡ／Ｄ変換回路１
０２から得られた画像データは微分演算回路１０３によ
り欠陥部分のみ強調される微分値を出力する。微分演算
回路１０３は、各画素において中心ｎ（ｎは奇数）画素
の領域の画素値の積算の２倍から中心ｎ画素領域の左隣
ｎ画素の領域の画素値の積算と中心ｎ画素領域の右隣ｎ
画素の領域の画素値の積算とを引いた値を微分値として
出力する。また、微分値と欠陥の閾値との比較を行う欠
陥判定回路１０４と、欠陥を記録する欠陥メモリ１０５
と、欠陥を表示する欠陥表示回路１０６とを備えてい
る。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＣＤパネル欠陥検査
装置に関し、特に、ディジタル画像を用いてＬＣＤパネ
ルの欠陥を画素単位で検出するＬＣＤパネル欠陥検査装
置に関する。
装置に関し、特に、ディジタル画像を用いてＬＣＤパネ
ルの欠陥を画素単位で検出するＬＣＤパネル欠陥検査装
置に関する。
【０００２】
【従来の技術】従来のＬＣＤパネル欠陥検査装置は、特
開平０３―０５３２９１号公報に示されるように、画像
を入力する光電変換スキャナと、入力された映像信号を
ディジタルの画像データに変換するＡ／Ｄ変換回路と、
変換された画像データを記録する画像メモリと、記録さ
れた画像データを水平方向に投影していき画像データの
累積和を求めていく投影回路と、指定された閾値で二値
化する二値化回路と、二値化された画像データの個数、
面積、および位置を計測する計測回路とを備えている。
開平０３―０５３２９１号公報に示されるように、画像
を入力する光電変換スキャナと、入力された映像信号を
ディジタルの画像データに変換するＡ／Ｄ変換回路と、
変換された画像データを記録する画像メモリと、記録さ
れた画像データを水平方向に投影していき画像データの
累積和を求めていく投影回路と、指定された閾値で二値
化する二値化回路と、二値化された画像データの個数、
面積、および位置を計測する計測回路とを備えている。
【０００３】
【発明が解決しようとする課題】従来のＬＣＤパネル欠
陥検査装置では、投影回路により水平方向の投影を行っ
た後に欠陥の判定を行っている。そのため、ＬＣＤパネ
ルの横縞欠陥の検査しかできない。即ち１ラインの内の
どの部分に欠陥があるかが判定できないという欠点があ
る。
陥検査装置では、投影回路により水平方向の投影を行っ
た後に欠陥の判定を行っている。そのため、ＬＣＤパネ
ルの横縞欠陥の検査しかできない。即ち１ラインの内の
どの部分に欠陥があるかが判定できないという欠点があ
る。
【０００４】また、画素単位での欠陥検査を行う場合、
入力したＬＣＤパネルの画像データは低コントラストの
ため画像データ自身を用いて画像データに対して閾値を
設定し欠陥判定を行うと、実際に欠陥でない部分を誤っ
て欠陥と判定してしまうという欠点がある。
入力したＬＣＤパネルの画像データは低コントラストの
ため画像データ自身を用いて画像データに対して閾値を
設定し欠陥判定を行うと、実際に欠陥でない部分を誤っ
て欠陥と判定してしまうという欠点がある。
【０００５】
【課題を解決するための手段】本発明のＬＣＤパネル欠
陥検査装置は、被検査ＬＣＤパネルを光電変換スキャナ
で走査して読み出した映像信号をディジタル値の画像デ
ータに変換するＡ／Ｄ変換回路と、前記画像データから
微分値を出力する微分演算回路と、前記微分値と欠陥の
閾値との比較を行い二値化された欠陥判定結果を出力す
る欠陥判定回路と、前記欠陥判定結果を記録する欠陥メ
モリと、前記欠陥メモリの内容を表示する欠陥表示回路
とを含むことを特徴とする。
陥検査装置は、被検査ＬＣＤパネルを光電変換スキャナ
で走査して読み出した映像信号をディジタル値の画像デ
ータに変換するＡ／Ｄ変換回路と、前記画像データから
微分値を出力する微分演算回路と、前記微分値と欠陥の
閾値との比較を行い二値化された欠陥判定結果を出力す
る欠陥判定回路と、前記欠陥判定結果を記録する欠陥メ
モリと、前記欠陥メモリの内容を表示する欠陥表示回路
とを含むことを特徴とする。
【０００６】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【０００７】図１は、本発明の一実施例を示すブロック
図である。
図である。
【０００８】図１に示すＬＣＤパネル欠陥検査装置は、
被検査ＬＣＤパネルを光電変換スキャナ１０１で読み出
した映像信号１ａをディジタル値の画像データ１ｂに変
換するＡ／Ｄ変換回路１０２と、画像データ１ｂから欠
陥部分のみ強調するために微分値１ｃを出力する微分演
算回路１０３と、微分値１ｃと欠陥の閾値との比較を行
い、二値化された欠陥判定結果１ｄを出力する欠陥判定
回路１０４と、欠陥判定結果１ｄを記録する欠陥メモリ
１０５と、欠陥判定結果１ｄを表示する欠陥表示回路１
０６とを備えている。
被検査ＬＣＤパネルを光電変換スキャナ１０１で読み出
した映像信号１ａをディジタル値の画像データ１ｂに変
換するＡ／Ｄ変換回路１０２と、画像データ１ｂから欠
陥部分のみ強調するために微分値１ｃを出力する微分演
算回路１０３と、微分値１ｃと欠陥の閾値との比較を行
い、二値化された欠陥判定結果１ｄを出力する欠陥判定
回路１０４と、欠陥判定結果１ｄを記録する欠陥メモリ
１０５と、欠陥判定結果１ｄを表示する欠陥表示回路１
０６とを備えている。
【０００９】図２は、図１における微分演算回路１０３
の動作を説明するための図である。□は画像データの１
画素を示している。○のついた画素をｓとし、ｓに関す
る微分値Ｓを計算する。ｓを中心に同一ラインのｎ（ｎ
は奇数）画素分の領域をとり、これをｂフィールドとす
る。ｂフィールドの左側ｎ画素分の領域をａフィールド
とし、ｂフィールドの右側ｎ画素分の領域をｃフィール
ドとする。ａ，ｂ，ｃ各フィールドの画素値の合計をそ
れぞれＡ，Ｂ，Ｃとする。ａ〜ｃフィールドの個々の画
素値をｄ0 ，ｄ1 ，・・・・，ｄ3n-1とすると、微分値Ｓは
以下の式で計算する。
の動作を説明するための図である。□は画像データの１
画素を示している。○のついた画素をｓとし、ｓに関す
る微分値Ｓを計算する。ｓを中心に同一ラインのｎ（ｎ
は奇数）画素分の領域をとり、これをｂフィールドとす
る。ｂフィールドの左側ｎ画素分の領域をａフィールド
とし、ｂフィールドの右側ｎ画素分の領域をｃフィール
ドとする。ａ，ｂ，ｃ各フィールドの画素値の合計をそ
れぞれＡ，Ｂ，Ｃとする。ａ〜ｃフィールドの個々の画
素値をｄ0 ，ｄ1 ，・・・・，ｄ3n-1とすると、微分値Ｓは
以下の式で計算する。
【００１０】 図３は、図１における微分演算回路１０３を詳細に示す
ブロック図である。この微分演算回路１０３は、（式
１）の処理をパイプライン方式で実現している。シフト
レジスタはｎ画素分のデータをシフトする。シフトレジ
スタにより、ａフィールドのデータを２ｎ画素分、ｂフ
ィールドのデータをｎ画素分シフトして、ａ，ｂ，ｃフ
ィールドを同一のタイミングで処理する。積和回路はｎ
画素分のデータを加算する回路である。積和回路により
Ａ，Ｂ，Ｃを算出する。定数倍回路によりＡを−Ａ、Ｂ
を２Ｂ、Ｃを−Ｃにし、上記３値を加算回路により足し
合わせている。加算回路の結果が微分値Ｓである。
ブロック図である。この微分演算回路１０３は、（式
１）の処理をパイプライン方式で実現している。シフト
レジスタはｎ画素分のデータをシフトする。シフトレジ
スタにより、ａフィールドのデータを２ｎ画素分、ｂフ
ィールドのデータをｎ画素分シフトして、ａ，ｂ，ｃフ
ィールドを同一のタイミングで処理する。積和回路はｎ
画素分のデータを加算する回路である。積和回路により
Ａ，Ｂ，Ｃを算出する。定数倍回路によりＡを−Ａ、Ｂ
を２Ｂ、Ｃを−Ｃにし、上記３値を加算回路により足し
合わせている。加算回路の結果が微分値Ｓである。
【００１１】図４は、図３における積和回路の動作を説
明するための図である。画像データはスキャン方向に１
画素ずつ入力される。パイプライン処理を行うため、画
像データの入力と同期して次々に積和演算の結果を出力
する。そのために１画素前の積和結果を利用する。ａ，
ｂ，ｃフィールドともに積和する領域は１画素分だけず
れているのでずれた画素分だけを加減する。１画素分前
の処理におけるａ，ｂ，ｃフィールドの積和結果をそれ
ぞれＡ’，Ｂ’，Ｃ’とし、各フィールドの最左画素の
値をａ’，ｂ’，ｃ’とする。画像データｄが入力され
たときのａ，ｂ，ｃフィールドの積和結果をそれぞれ
Ａ，Ｂ，Ｃとすると Ａ＝Ａ’−ａ’＋ｂ’ Ｂ＝Ｂ’−ｂ’＋ｃ’ Ｃ＝Ｃ’−ｃ’＋ｄ となる。このようにして積和回路の演算処理を効率よく
行う構成をとっている。
明するための図である。画像データはスキャン方向に１
画素ずつ入力される。パイプライン処理を行うため、画
像データの入力と同期して次々に積和演算の結果を出力
する。そのために１画素前の積和結果を利用する。ａ，
ｂ，ｃフィールドともに積和する領域は１画素分だけず
れているのでずれた画素分だけを加減する。１画素分前
の処理におけるａ，ｂ，ｃフィールドの積和結果をそれ
ぞれＡ’，Ｂ’，Ｃ’とし、各フィールドの最左画素の
値をａ’，ｂ’，ｃ’とする。画像データｄが入力され
たときのａ，ｂ，ｃフィールドの積和結果をそれぞれ
Ａ，Ｂ，Ｃとすると Ａ＝Ａ’−ａ’＋ｂ’ Ｂ＝Ｂ’−ｂ’＋ｃ’ Ｃ＝Ｃ’−ｃ’＋ｄ となる。このようにして積和回路の演算処理を効率よく
行う構成をとっている。
【００１２】図５は、図３に示すシフトレジスタおよび
積和回路の具体例を示した回路図である。ＣＬＫは画像
データの入力クロックである。ＳＲはｎクロックのシフ
トレジスタ、ＳＵＢは入力Ｐ，Ｑに対してＰ−Ｑを出力
する減算器、ＡＤＤは入力Ｐ，Ｑに対しＰ＋Ｑを出力す
る加算器、ＦＦはフリップ・フロップである。出力Ｃは
ｃフィールドの積和結果であり、１クロック前の結果か
らｎ画素前の画素値を減算し、新しい画像データを加算
した結果を出力している。出力Ｂはｂフィールドの積和
結果であり、１クロック前の結果から２ｎ画素前のデー
タを減算し、ｎ画素前のデータを加算した結果を出力し
ている。出力Ａはａフィールドの積和結果であり、１ク
ロック前の結果から３ｎ画素前のデータを減算し、２ｎ
画素前のデータを加算した結果を出力している。
積和回路の具体例を示した回路図である。ＣＬＫは画像
データの入力クロックである。ＳＲはｎクロックのシフ
トレジスタ、ＳＵＢは入力Ｐ，Ｑに対してＰ−Ｑを出力
する減算器、ＡＤＤは入力Ｐ，Ｑに対しＰ＋Ｑを出力す
る加算器、ＦＦはフリップ・フロップである。出力Ｃは
ｃフィールドの積和結果であり、１クロック前の結果か
らｎ画素前の画素値を減算し、新しい画像データを加算
した結果を出力している。出力Ｂはｂフィールドの積和
結果であり、１クロック前の結果から２ｎ画素前のデー
タを減算し、ｎ画素前のデータを加算した結果を出力し
ている。出力Ａはａフィールドの積和結果であり、１ク
ロック前の結果から３ｎ画素前のデータを減算し、２ｎ
画素前のデータを加算した結果を出力している。
【００１３】図６は、欠陥検出結果の一例を示す図であ
る。（１）が図１における画像データ１ｂであり、
（２）が図１における微分演算回路の出力として得られ
る微分値１ｃである。横軸が画素を表し、（１）の縦軸
が画素値を（２）の縦軸が微分値１ｃを表す。中央２本
の縦一点鎖線の内側６画素が実際のＬＣＤパネルの欠陥
部分である。（２）の横破線が閾値、斜線の部分が欠陥
と判定された部分である。画像データ１ｂをそのまま用
いて欠陥を判定しようとしても、どの値を閾値にしても
欠陥でない部分まで欠陥と誤って判断されてしまう。微
分演算回路１０３から得られる微分値１ｃを用いること
により欠陥部分のみが強調され、欠陥であると判定され
る。
る。（１）が図１における画像データ１ｂであり、
（２）が図１における微分演算回路の出力として得られ
る微分値１ｃである。横軸が画素を表し、（１）の縦軸
が画素値を（２）の縦軸が微分値１ｃを表す。中央２本
の縦一点鎖線の内側６画素が実際のＬＣＤパネルの欠陥
部分である。（２）の横破線が閾値、斜線の部分が欠陥
と判定された部分である。画像データ１ｂをそのまま用
いて欠陥を判定しようとしても、どの値を閾値にしても
欠陥でない部分まで欠陥と誤って判断されてしまう。微
分演算回路１０３から得られる微分値１ｃを用いること
により欠陥部分のみが強調され、欠陥であると判定され
る。
【００１４】
【発明の効果】本発明のＬＣＤパネル欠陥検査装置は、
ディジタル画像を用いて、演算対象画素の近傍画素を積
和した後、更に微分を行うことにより、ＬＣＤパネル上
の欠陥部分のみを強調することができる。そのため、１
画素単位で欠陥を検出することが可能となる。
ディジタル画像を用いて、演算対象画素の近傍画素を積
和した後、更に微分を行うことにより、ＬＣＤパネル上
の欠陥部分のみを強調することができる。そのため、１
画素単位で欠陥を検出することが可能となる。
【００１５】また、画像入力クロックに同期したパイプ
ライン処理ができるため検査処理を高速化することが可
能となる。
ライン処理ができるため検査処理を高速化することが可
能となる。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１に示す微分演算回路１０３の動作を説明す
るための微分領域を示す図である。
るための微分領域を示す図である。
【図３】図１に示す微分演算回路１０３の一実施例を示
すブロック図である。
すブロック図である。
【図４】図３に示す積和回路の動作を説明するための積
和領域を示す図である。
和領域を示す図である。
【図５】図３に示すシフトレジスタおよび積和回路の具
体例を示した回路図である。
体例を示した回路図である。
【図６】欠陥検出結果の一例を示す図である。
１０１ 光電変換スキャナ １０２ Ａ／Ｄ変換回路 １０３ 微分演算回路 １０４ 欠陥判定回路 １０５ 欠陥メモリ １０６ 欠陥表示回路 １ａ 映像信号 １ｂ 画像データ １ｃ 微分値 １ｄ 欠陥判定結果
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｆ 9/00 ３５２ 7426−5Ｈ
Claims (2)
- 【請求項１】 被検査ＬＣＤパネルを光電変換スキャナ
で走査して読み出した映像信号をディジタル値の画像デ
ータに変換するＡ／Ｄ変換回路と、前記画像データから
微分値を出力する微分演算回路と、前記微分値と欠陥の
閾値との比較を行い二値化された欠陥判定結果を出力す
る欠陥判定回路と、前記欠陥判定結果を記録する欠陥メ
モリと、前記欠陥メモリの内容を表示する欠陥表示回路
とを含むことを特徴とするＬＣＤパネル欠陥検査装置。 - 【請求項２】 前記微分演算回路が、ｎ画素分のデータ
をシフトし、複数のフィールドを同一のタイミングで処
理するシフトレジスタと、ｎ画素分のデータを加算する
３つの積和回路と、前記３つの積和回路のの出力の１つ
に−１を掛け、前記３つの積和回路のの出力の他の１つ
に２を掛け、前記３つの積和回路のの出力のさらに他の
１つに−１を掛ける定数倍回路と、この定数倍回路の出
力を加算する加算回路とを有することを特徴とする請求
項１記載のＬＣＤパネル欠陥検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31715194A JPH08178795A (ja) | 1994-12-20 | 1994-12-20 | Ｌｃｄパネル欠陥検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31715194A JPH08178795A (ja) | 1994-12-20 | 1994-12-20 | Ｌｃｄパネル欠陥検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08178795A true JPH08178795A (ja) | 1996-07-12 |
Family
ID=18085021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31715194A Pending JPH08178795A (ja) | 1994-12-20 | 1994-12-20 | Ｌｃｄパネル欠陥検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08178795A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001281166A (ja) * | 2000-03-30 | 2001-10-10 | Dainippon Screen Mfg Co Ltd | 周期性パターンの欠陥検査方法および装置 |
| US7532316B2 (en) * | 2006-08-02 | 2009-05-12 | Fujitsu Limited | Display panel inspection apparatus and method |
| US7720277B2 (en) | 2004-08-09 | 2010-05-18 | Kabushiki Kaisha Toshiba | Three-dimensional-information reconstructing apparatus, method and program |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06323954A (ja) * | 1993-05-11 | 1994-11-25 | Toshiba Eng Co Ltd | 斑検出方法および装置 |
| JPH08145848A (ja) * | 1994-11-18 | 1996-06-07 | Sharp Corp | 液晶パネル欠陥検査装置 |
-
1994
- 1994-12-20 JP JP31715194A patent/JPH08178795A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06323954A (ja) * | 1993-05-11 | 1994-11-25 | Toshiba Eng Co Ltd | 斑検出方法および装置 |
| JPH08145848A (ja) * | 1994-11-18 | 1996-06-07 | Sharp Corp | 液晶パネル欠陥検査装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001281166A (ja) * | 2000-03-30 | 2001-10-10 | Dainippon Screen Mfg Co Ltd | 周期性パターンの欠陥検査方法および装置 |
| US7720277B2 (en) | 2004-08-09 | 2010-05-18 | Kabushiki Kaisha Toshiba | Three-dimensional-information reconstructing apparatus, method and program |
| US7532316B2 (en) * | 2006-08-02 | 2009-05-12 | Fujitsu Limited | Display panel inspection apparatus and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3924796B2 (ja) | パターン位置の計測方法および計測装置 | |
| JPH08178795A (ja) | Ｌｃｄパネル欠陥検査装置 | |
| JP2710527B2 (ja) | 周期性パターンの検査装置 | |
| JPH04240557A (ja) | 欠陥検出方法 | |
| JPH10232933A (ja) | 印刷物の目視検査補助装置 | |
| JP2003203218A (ja) | 外観検査装置および方法 | |
| JPS62212506A (ja) | 欠陥検出方法 | |
| JP2625429B2 (ja) | 画像処理方法 | |
| JPH06147855A (ja) | 画像検査方法 | |
| JP3127087B2 (ja) | 濃淡画像のエッジ検出処理方法および装置 | |
| JPS6055474A (ja) | 画像間差異検出装置 | |
| JP2676990B2 (ja) | 配線パターン検査装置 | |
| JP2973789B2 (ja) | ラベル領域周囲長算出装置 | |
| JP3144067B2 (ja) | プリント配線基板の検査装置 | |
| JP2843389B2 (ja) | ボンディングボール検査装置 | |
| JP3267372B2 (ja) | パターンマッチング検査におけるマッチングパターン信号生成方法とその装置 | |
| JPH0544725Y2 (ja) | ||
| JP3175946B2 (ja) | 物体位置計測方法およびその装置 | |
| JPS63186383A (ja) | 画像処理装置 | |
| JP2000028333A (ja) | パターン欠陥検出方法およびパターン欠陥検出装置 | |
| JPH0359362B2 (ja) | ||
| JPH0129643Y2 (ja) | ||
| JPH03149676A (ja) | 画像認識方法 | |
| JPH09167964A (ja) | 画像処理装置の画像入力回路 | |
| JPH0642260B2 (ja) | ２値化方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971021 |