JPH09167964A - 画像処理装置の画像入力回路 - Google Patents

Abstract

(57)【要約】 【課題】 アナログ画像信号をサンプリングする際のク
ロック周波数を上げることなく解像度を向上させること
ができる画像処理装置の画像入力回路を提供する。 【解決手段】 サンプリングクロックの１／２の周波数
を有する第１の分周信号及び第１の分周信号とは位相が
１８０°相違する第２の分周信号を発生させる分周器
と、第１及び第２の分周信号のそれぞれのタイミングに
よりアナログ画像信号をサンプリングしデジタル化する
第１及び第２のＡ／Ｄ変換器と、第１の分周信号のタイ
ミングによりメモリアドレスを発生させるアドレスジェ
ネレータと、メモリアドレスに基づき第１及び第２のＡ
／Ｄ変換器から出力されたデジタル画像信号をそれぞれ
記憶する第１及び第２のフレームメモリと、を有し、前
記第１及び第２のフレームメモリに記憶されたデジタル
画像信号を合成することによりサンプリングクロックに
より規定される解像度の２倍の水平解像度を有するデジ
タル画像信号を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、カメラから入力さ
れたアナログ画像信号をデジタル化し、このデジタル画
像をフレームメモリに記憶するための画像処理装置の画
像入力回路において、アナログ画像信号をサンプリング
する際のクロック周波数を上げることなく解像度を向上
させることが可能な画像入力回路に関する。

【０００２】

【従来の技術】画像処理装置はカメラ等により撮影され
た画像を解析することにより、対称物体の位置や形状あ
るいは寸法などを計測する装置であり、人間の視覚によ
る計測や検査作業を自動化するための重要な装置となっ
ている。カメラにより撮影された２次元画像はカメラ内
でビデオ規格の信号に変換されアナログ画像信号として
出力されるが、画像処理装置の画像入力回路では、この
アナログ画像信号をデジタル画像信号に変換し、さらに
このデジタル画像信号をフレームメモリと呼ばれる記憶
回路内の元の２次元画像の位置に対応したメモリアドレ
スに記憶している。

【０００３】図５は従来の画像入力回路の一例を示した
ものである。アナログ画像信号１はビデオアンプ２にお
いて増幅・整形された後、Ａ／Ｄ変換器７に入力され
る。また、Ａ／Ｄ変換器７においてアナログ画像信号を
サンプリングするためのクロックは、クロック発生器３
から分周器４を経てＡ／Ｄ変換器７に入力される。Ａ／
Ｄ変換器７では入力されたアナログ画像信号がクロック
の周期によってサンプリングされ、デジタル画像信号に
変換される。このデジタル画像信号はフレームメモリ８
に入力され記憶されるが、このときのフレームメモリ８
内の記憶場所を指定するアドレスは、分周器４からの信
号に同期してメモリアドレスを出力するアドレスジェネ
レータ５からの入力によって決定される。フレームメモ
リ８に記憶されたデジタル画像信号はＣＰＵバス６に出
力され、これに接続された図示しない画像処理部におい
て２値化処理等の画像処理が行われることになる。一般
に、Ａ／Ｄ変換器に入力されるクロック周波数を１２Ｍ
Ｈｚ程度に設定すると、水平５１２画素×垂直４８０画
素のデジタル画像信号がフレームメモリに記憶される。

【０００４】最近、計測や検査における解析精度を向上
させるために、高解像度解析に適応した画像処理装置へ
のニーズが高まってきている。すなわち従来の画像処理
装置の解像度は水平５１２画素×垂直４８０画素が最も
一般的であったが、最近では水平解像度を１０２４画素
とした画像処理装置も出現してきている。このような画
像処理装置では、従来のものよりカメラのＣＣＤ受光素
子数を多くしたり、あるいは画像入力回路のＡ／Ｄ変換
器においてアナログ画像信号サンプルする際のクロック
周波数を従来の２倍に上げるなどして、従来よりも高い
解像度を実現させている。特にクロック周波数を従来の
２倍に上げる方法は、カメラのＣＣＤ受光素子数を多く
する方法よりも、安価でかつ容易に装置を構成できるた
めに、画像処理装置の解像度を向上させる手法として最
も用いられている。

【０００５】

【発明が解決しようとする課題】しかし、この方法で
は、クロック周波数を２倍にしたことによりフレームメ
モリに記憶されるデジタル画像信号のデータ量も従来の
２倍となるので、フレームメモリの容量が２倍になると
ともに画像処理時間も２倍となってしまう。また、Ａ／
Ｄ変換器やフレームメモリに使用される記憶回路も高い
クロック周波数によるサンプリングに対応した、より性
能の高いものが要求されるようになる。

【０００６】さらに、実際の画像処理においては、処理
時間を短縮化するために、処理の第１段階において低解
像度にておおまかな画像処理を行うことにより着目領域
を抽出し、処理の第２段階においてこの着目領域につい
てのみ高解像度にて画像処理を行わせるようにアルゴリ
ズムを構成している場合がある。前述のクロック周波数
を２倍にする方法においてこのアルゴリズムを適用した
場合、フレームメモリには高解像度の画像データしか記
憶されていないために、処理の第１段階において使用す
る低解像度の画像データを得るために、フレームメモリ
に記憶されている高解像度の画像データを間引くことに
より低解像度の画像データを得るという、いわゆる間引
き処理が必要となり、画像処理が冗長となって画像処理
速度が低下するという問題を生ずる。さらにまた、従来
使用していた低解像度用の画像処理ソフトウェアがその
ままでは使えないという問題も生ずる。

【０００７】本発明の課題は、上記従来技術の問題点を
解決し、アナログ画像信号をサンプリングする際のクロ
ック周波数を上げることなく解像度を向上させることが
でき、なおかつ従来の画像処理手法が適用できるような
画像処理装置の画像入力回路を提供することにある。

【０００８】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、入力画像と同一の解像度（低解像度）
を有する画像データが記憶された第１のフレームメモリ
と、この第１のフレームメモリに記憶された画像データ
中の相互に隣接する画素間を補間した画像データが記憶
された第２のフレームメモリを有する構成とし、高解像
度の画像データは第１のフレームメモリと第２のフレー
ムメモリの画像データを合成することに得るようにし
た。

【０００９】すなわち本発明の画像処理装置の画像入力
回路は、サンプリングクロックを発生させるクロック発
生器と、該サンプリングクロックの１／２の周波数を有
する第１の分周信号及び該第１の分周信号とは位相が１
８０°相違する第２の分周信号をそれぞれ発生させる分
周器と、前記第１の分周信号のタイミングによりカメラ
から入力されたアナログ画像信号をサンプリングしデジ
タル化する第１のＡ／Ｄ変換器と、前記第２の分周信号
のタイミングにより前記アナログ画像信号をサンプリン
グしデジタル化する第２のＡ／Ｄ変換器と、前記第１の
分周信号のタイミングにより画像の２次元位置に対応し
たメモリアドレスを発生させるアドレスジェネレータ
と、該メモリアドレスに基づき前記第１のＡ／Ｄ変換器
から出力されたデジタル画像信号を記憶する第１のフレ
ームメモリと、前記メモリアドレスに基づき前記第２の
Ａ／Ｄ変換器から出力されたデジタル画像信号を記憶す
る第２のフレームメモリと、を有し、前記第１及び第２
のフレームメモリに記憶されたデジタル画像信号を合成
することによりサンプリングクロックにより規定される
解像度の２倍の水平解像度を有するデジタル画像信号を
得ることができるようにした。

【００１０】上記の構成により、第２のＡ／Ｄ変換器か
らは、第１のＡ／Ｄ変換器に対して分周信号の位相差分
（１８０°）だけずれたデジタル画像信号が出力され
る。また、それぞれのＡ／Ｄ変換器から出力されたデジ
タル画像信号を第１及び第２の各フレームメモリに格納
するためのメモリアドレスを発生させるアドレスジェネ
レータは、第１のＡ／Ｄ変換器に入力されるサンプリン
グクロックと同一のタイミングでメモリアドレスを出力
する。これにより、第１のフレームメモリにはサンプリ
ングクロックにより規定される解像度の画像データが記
憶され、また第２のフレームメモリには第１のフレーム
メモリに記憶された画像データのうち水平方向に隣接し
た画素の間を補間した画像データが記憶されることにな
る。したがって、両フレームメモリに記憶された画像デ
ータを合成すれば、水平解像度においてサンプリングク
ロックにより規定される解像度の２倍の解像度をもった
画像データが得られることになる。

【００１１】

【発明の実施の形態】以下、図面を使用し本発明の実施
形態を詳細に説明する。図１は本発明における画像処理
装置の画像入力回路の構成を示したものである。図示し
ないカメラにより撮影され得られたアナログ画像信号１
は、まずビデオアンプ２に入力され増幅される。クロッ
ク発生器３はアナログ画像信号をサンプリングする際の
クロック信号（サンプリングクロック）を発生する。分
周器４はサンプリングクロックの１／２の周波数を有す
る第１の分周信号及びこの第１の分周信号とは位相が１
８０°相違する第２の分周信号をそれぞれ発生する。第
１のＡ／Ｄ変換器９は第１の分周信号のタイミングによ
りビデオアンプ２において増幅されたアナログ画像信号
をサンプリングしデジタル化する。同様に、第２のＡ／
Ｄ変換器１０は第２の分周信号のタイミングによりビデ
オアンプ２において増幅されたアナログ画像信号をサン
プリングしデジタル化する。

【００１２】アドレスジェネレータ５は分周器４より出
力された第１の分周信号のタイミングにより画像の２次
元位置に対応したメモリアドレスを発生する。第１のＡ
／Ｄ変換器９及び第２のＡ／Ｄ変換器１０から出力され
るデジタル画像信号は、それぞれアドレスジェネレータ
５から出力されたメモリアドレスにしたがって、第１の
フレームメモリ１１及び第２のフレームメモリ１２に記
憶される。両フレームメモリに記憶されたデジタル画像
信号は、ＣＰＵバス６を介して図示しないプロセッサに
出力され、このプロセッサにおいて画像処理が施され
る。

【００１３】図２は各ブロックの動作をタイミングチャ
ートにより示したものである。クロックはクロック発生
器３から出力されるクロック信号を示すパルス列であ
り、現在最も一般的な水平５１２画素×垂直４８０画素
の画像データを得る場合にはクロック周波数は２４ＭＨ
ｚとなる。分周Ｑ１及び分周Ｑ２はクロックを１／２の
周波数に分周した信号であり、クロックの周波数を２４
ＭＨｚとした場合は分周Ｑ１及び分周Ｑ２の周波数はと
もに１２ＭＨｚとなる。しかし、分周Ｑ１と分周Ｑ２と
は位相が互いに１８０°異なっており、それぞれ第１の
Ａ／Ｄ変換器９及び第２のＡ／Ｄ変換器１０のサンプリ
ングクロックとして使用されるとともに、分周Ｑ１につ
いてはアドレスジェネレータ５から出力されるメモリア
ドレスの出力タイミングも制御する。

【００１４】第１のＡ／Ｄ変換器９は入力された分周Ｑ
１のパルスの立ち上がりのタイミングにより、また第２
のＡ／Ｄ変換器１０は入力された分周Ｑ２のパルスの立
ち上がりのタイミングにより、増幅されたアナログ画像
信号をそれぞれサンプリングするので、図２に示すよう
に、第２Ａ／Ｄ出力は第１Ａ／Ｄ出力に対して分周信号
の位相差分（１８０°）だけずれて出力される。また、
アドレスジェネレータ５から出力されるメモリアドレス
を含んだアドレス出力は分周Ｑ１と同じタイミングで出
力されるので、アドレス出力のタイミングチャートは第
１Ａ／Ｄ出力と同一になる。この場合の第１及び第２の
各フレームメモリへの各Ａ／Ｄ変換器からの入力タイミ
ングは、図２の第１フレームメモリ入力及び第２フレー
ムメモリ入力のタイミングチャートに示すように、それ
ぞれ第１及び第２Ａ／Ｄ出力のノッチ部分となる。

【００１５】すなわち第１のフレームメモリ１１には図
２に示す第１フレームメモリ入力のタイミングにより第
１のＡ／Ｄ変換器９から出力されたデジタル画像信号が
入力されるとともに、このデジタル画像信号はアドレス
ジェネレータ５から出力されたメモリアドレスによって
規定されるフレームメモリ内の記憶アドレスに記憶され
る。同様に、第２のフレームメモリ１２には図２に示す
第２フレームメモリ入力のタイミングにより第２のＡ／
Ｄ変換器１０から出力されたデジタル画像信号が入力さ
れるとともに、このデジタル画像信号はアドレスジェネ
レータ５から出力されたメモリアドレスによって規定さ
れるフレームメモリ内の記憶アドレスに記憶される。

【００１６】以上の処理により、第１のフレームメモリ
１１には水平５１２画素×垂直４８０画素の画像データ
が記憶されるが、これはクロック周波数を２４ＭＨｚと
したときの従来の低解像度の画像処理装置のフレームメ
モリの記憶内容とまったく同じものとなる。一方、第２
のフレームメモリ１２には第１のフレームメモリ１１と
同様に水平５１２画素×垂直４８０画素の画像データが
記憶されるが、この画像データの内容は第１のフレーム
メモリ１１に記憶された画像データのうち水平方向に隣
接した画素の間を補間したデータとなる。

【００１７】第１のフレームメモリ１１と第２のフレー
ムメモリ１２の画像データを合成することにより、クロ
ック周波数は従来の低解像度（水平５１２画素×垂直４
８０画素）の場合と同様に２４ＭＨｚとしながらも、水
平解像度については従来の２倍となる水平１０２４画素
×垂直４８０画素の高解像度の画像データが得られるこ
とになる。したがって、第１のフレームメモリ１１に記
憶されている低解像度の画像データと、第１のフレーム
メモリ１１と第２のフレームメモリ１２の画像データを
合成することによって得られる高解像度の画像データと
を、適宜使い分けることにより、従来から使用されてい
る処理時間を短縮化するためのアルゴリズム、例えば、
処理の第１段階において低解像度にておおまかな画像処
理を行うことにより着目領域を抽出し、処理の第２段階
においてこの着目領域についてのみ高解像度にて画像処
理を行わせるようなアルゴリズムにも容易に適用可能な
ものとなる。

【００１８】

【実施例】ここで、本発明の一実施例として、実際の画
像処理においてよく用いられている、微分フィルタ処理
を行った後の得られたエッジ部分の画像を使用すること
により対称物体のエッジ位置を高精度に計測するとい
う、画像処理技術への適用について説明する。図３はそ
の具体的な画像の一例を示したものである。これは、画
面全体を第１のフレームメモリ１１に記憶された低解像
度の画像データを参照して２値化処理を行ったものであ
る。２値化処理により、画像内の対称物体の存在する領
域が白画素領域２１となり、対称物体の存在しない背景
領域が黒画素領域２２となっている。そこで、白画素領
域２１から黒画素領域２２に渡りなおかつ水平方向に引
かれた実線２３に対して、黒画素から白画素に変化する
位置を検出することにする。

【００１９】まず、第１のフレームメモリ１１に記憶さ
れた低解像度の画像データよりおおよそのエッジ位置を
検出する。この位置を仮にExと呼ぶことにする。次に、
Exの座標の水平方向の前後６画素を第１及び第２のフレ
ームメモリからそれぞれ抽出する。すなわち低解像度の
画像データが記憶された第１のフレームメモリ１１から
は、エッジ位置と仮定したEx1(0)の前後３画素の合計７
画素を抽出し、これらをEx1(-3) 〜Ex1(+3) とする。ま
た、第１のフレームメモリ１１に記憶された画像データ
のうち水平方向に隣接した画素の間を補間したデータが
記憶された第２のフレームメモリ１２からは、エッジ位
置と仮定したEx1(0)に相当する位置の座標Ex2(0)を中心
として前後３画素の合計７画素を抽出し、これらをEx2
(-3) 〜Ex2(+3) とする。

【００２０】ここで抽出されたEx1(-3) 〜Ex1(+3) 及び
Ex2(-3) 〜Ex2(+3) の合計１４個の画像データの位置関
係について述べると、これらの画像データを含む第１の
フレームメモリ１１及び第２のフレームメモリ１２の画
像データは、図２に示す第１フレームメモリ入力及び第
１フレームメモリ入力のタイミングにより得られたもの
であるから、この場合のこれら画像データの水平方向の
位置関係は図４に示すようになる。よって、これら１４
個の画像データを並び替えて本来の画素順に整列させる
と、画面左より、Ex1(-3) 、Ex2(-3) 、Ex1(-2) 、Ex2
(-2) 、Ex1(-1)、Ex2(-1) 、Ex1(0)、Ex2(0)、Ex1(+1)
、Ex2(+1) 、Ex1(+2) 、Ex2(+2) 、Ex1(+3) 、Ex2(+3)
となる。

【００２１】次に、これら１４個の画像データに対して
微分フィルタ処理を行う。すなわち相互に隣接する画素
データの微分値を算出する。この場合式（１）に示すよ
うな演算を行うことになる。

【００２２】

【数１】

【００２３】式（１）に示すように１４個の画像データ
から１３個の微分データが得られる。ここで、この１３
個の微分データの最大値を抽出する。仮に、｜Ex1(0)−
Ex2(0)｜の値が最も大きい微分データであったとする
と、その前後４画素を含む微分データ５個を新たに選択
する。この例では｜Ex1(-1) −Ex2(-1) ｜、｜Ex2(-1)
−Ex1(0)｜、｜Ex1(0)−Ex2(0)｜、｜Ex2(0)−Ex1(+1)
｜、｜Ex1(+1) −Ex2(+1) ｜がその５個の微分データに
相当する。

【００２４】最後に、この５個の微分データに対してサ
ブピクセル処理を施すことにより、正確なエッジ位置を
算出する。サブピクセル処理については、例えば、江尻
正員監修の「画像処理産業応用総覧」の下巻（１９９４
年発行、フジ・テクノシステム、１０〜１３頁）などに
詳細に記述されているが、ここでは説明を省略する。

【００２５】このように、本実施例の場合、最初、第１
のフレームメモリ１１に記憶された低解像度の画像デー
タよりおおよそのエッジ位置を検出し、しかる後、この
おおよそのエッジ位置の近傍についてのみ第１のフレー
ムメモリ１１及び第２のフレームメモリ１２に記憶され
た画像データを合成することにより高解像度の画像デー
タを得ることとし、この高解像度の画像データに対して
画像処理を施すようにすることで、実質的には水平解像
度が２倍の画像入力をしたものと同等の計測精度が得ら
れるようにした。

【００２６】以上、本発明においては、画像入力回路に
Ａ／Ｄ変換器及びフレームメモリをそれぞれ２個設け、
２つのＡ／Ｄ変換器におけるアナログ画像信号のサンプ
リングのタイミングを１８０°ずらすようにすることに
より、クロック周波数を上げることなく水平解像度を２
倍に向上させた高解像度の画像データが得られるように
したが、Ａ／Ｄ変換器及びフレームメモリをそれぞれ３
個以上設けることにより、水平解像度を３倍以上に向上
させた画像データが得られるようにすることも、本発明
の技術範囲内で可能である。例えば、Ａ／Ｄ変換器及び
フレームメモリをそれぞれ３個設け、３つのＡ／Ｄ変換
器におけるアナログ画像信号のサンプリングのタイミン
グをそれぞれ１２０°ずつずらすようにすることによ
り、水平解像度を３倍に向上させた画像データを得るこ
とも可能となる。

【００２７】

【発明の効果】以上説明したように、本発明の画像処理
装置の画像入力回路によれば、画像入力回路にＡ／Ｄ変
換器及びフレームメモリをそれぞれ２個設け、２つのＡ
／Ｄ変換器におけるアナログ画像信号のサンプリングの
タイミングをずらすようにすることにより、ＣＣＤの受
光素子数を多くしたり、クロック周波数を上げることな
く、水平解像度を２倍に向上させた高解像度の画像デー
タが得られるようになったとともに、サンプリングのク
ロック周波数により規定される低解像度の画像データも
同時に得られるようになった。これにより、Ａ／Ｄ変換
器やフレームメモリに使用される記憶回路は、高いクロ
ック周波数に対応したものを特に使用する必要はなく、
従来の低解像度用のものがそのまま適用できるものとな
った。

【００２８】また、低解像度用のＡ／Ｄ変換器及びフレ
ームメモリを２倍の個数にした本発明の回路は、記憶容
量及び性能をアップさせた記憶回路を用いたＡ／Ｄ変換
器及びフレームメモリを使用する従来の回路と比較し
て、価格的にも安価なものとなった。

【００２９】さらに、画像処理ソフトウェアについて
は、その大部分は従来のソフトウェア資産をそのまま活
用し、高精度で計測する個所のみ一部ソフトウェアを追
加することにより対応できるため、ソフトウェアの開発
が短期間にできるという利点もある。例えば、本発明で
は、低解像度の画像データは第１のフレームメモリに記
憶されており、また高解像度の画像データは第１及び第
２のフレームメモリに記憶されている画像データを合成
することにより得られるので、処理の第１段階において
低解像度の画像データを用い、処理の第２段階において
高解像度の画像データを用いるという、従来よく使用さ
れているこの画像処理アルゴリズムにも容易に適用でき
る。

【図面の簡単な説明】

【図１】本発明による画像入力回路の一例を示す図であ
る。

【図２】図１の画像入力回路を起動するための信号のタ
イミングチャートを示す図である。

【図３】本発明の一実施例であるエッジ位置の計測画面
の一例を示す図である。

【図４】本発明の一実施例であるエッジ位置の第１及び
第２のフレームメモリの画像データの配置と関係を示す
図である。

【図５】従来の画像処理装置に使用されている画像入力
回路のブロック図である。

【符号の説明】

１ アナログ画像信号 ３ クロック発生器 ４ 分周器 ５ アドレスジェネレータ ９ 第１のＡ／Ｄ変換器 １０ 第２のＡ／Ｄ変換器 １１ 第１のフレームメモリ １２ 第２のフレームメモリ

Claims (1)

【特許請求の範囲】
1. 【請求項１】サンプリングクロックを発生させるクロッ
   ク発生器と、該サンプリングクロックの１／２の周波数
   を有する第１の分周信号及び該第１の分周信号とは位相
   が１８０°相違する第２の分周信号をそれぞれ発生させ
   る分周器と、前記第１の分周信号のタイミングによりカ
   メラから入力されたアナログ画像信号をサンプリングし
   デジタル化する第１のＡ／Ｄ変換器と、前記第２の分周
   信号のタイミングにより前記アナログ画像信号をサンプ
   リングしデジタル化する第２のＡ／Ｄ変換器と、前記第
   １の分周信号のタイミングにより画像の２次元位置に対
   応したメモリアドレスを発生させるアドレスジェネレー
   タと、該メモリアドレスに基づき前記第１のＡ／Ｄ変換
   器から出力されたデジタル画像信号を記憶する第１のフ
   レームメモリと、前記メモリアドレスに基づき前記第２
   のＡ／Ｄ変換器から出力されたデジタル画像信号を記憶
   する第２のフレームメモリと、を有し、前記第１及び第
   ２のフレームメモリに記憶されたデジタル画像信号を合
   成することによりサンプリングクロックにより規定され
   る解像度の２倍の水平解像度を有するデジタル画像信号
   を得ることを特徴とする画像処理装置の画像入力回路。