JPH0817357B2 - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH0817357B2 JPH0817357B2 JP63238714A JP23871488A JPH0817357B2 JP H0817357 B2 JPH0817357 B2 JP H0817357B2 JP 63238714 A JP63238714 A JP 63238714A JP 23871488 A JP23871488 A JP 23871488A JP H0817357 B2 JPH0817357 B2 JP H0817357B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- output
- input
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は網同期装置などの通信装置に使用する。位相
同期回路においてフレーム同期はずれを検出する回路に
係り、特に冗長構成された位相同期回路におけるフレー
ム同期はずれの検出および同期確立に好適な回路に関す
る。
同期回路においてフレーム同期はずれを検出する回路に
係り、特に冗長構成された位相同期回路におけるフレー
ム同期はずれの検出および同期確立に好適な回路に関す
る。
従来のフレーム同期はずれ検出およびフレーム同期の
確立は、特開昭59−79667号公報に記載のように、カウ
ンタANDゲートを組みあわせ、位相同期回路とは全く独
立に設置して、実施していた。この従来のフレーム同期
回路を第３図および第４図を使用して説明する。
確立は、特開昭59−79667号公報に記載のように、カウ
ンタANDゲートを組みあわせ、位相同期回路とは全く独
立に設置して、実施していた。この従来のフレーム同期
回路を第３図および第４図を使用して説明する。
第３図は従来のフレーム同期回路および位相同期回路
の構成図である。
の構成図である。
位相同期回路１は、入力クロックINと分周器５および
その出力クロックとの位相差を比較する位相比較器２と
ローパスフィルタ３、電圧制御発振器４から成る。フレ
ーム同期回路６は、位相同期回路１の出力クロックOUT
のクロック数を計数するカウンタ７と、出力フレーム信
号FOと入力フレーム信号FIの位相を比較して位相の不一
致を検出するANDゲート９およびインバータ13と、FOとF
Iの位相の一致を検出するANDゲート10と、FOとFIの位相
比較結果によりフレーム同期はずれ信号ERを検出するフ
リップフロップ12と、フレーム同期はずれ信号ERが検出
された場合に入力フレーム信号FIをカウンタ７に入力し
てカウンタを初期設定するためのANDゲート８と、ANDゲ
ート10と８の出力のいづれかによりフリップフロップ12
をリセットするためのORゲート11から成る。
その出力クロックとの位相差を比較する位相比較器２と
ローパスフィルタ３、電圧制御発振器４から成る。フレ
ーム同期回路６は、位相同期回路１の出力クロックOUT
のクロック数を計数するカウンタ７と、出力フレーム信
号FOと入力フレーム信号FIの位相を比較して位相の不一
致を検出するANDゲート９およびインバータ13と、FOとF
Iの位相の一致を検出するANDゲート10と、FOとFIの位相
比較結果によりフレーム同期はずれ信号ERを検出するフ
リップフロップ12と、フレーム同期はずれ信号ERが検出
された場合に入力フレーム信号FIをカウンタ７に入力し
てカウンタを初期設定するためのANDゲート８と、ANDゲ
ート10と８の出力のいづれかによりフリップフロップ12
をリセットするためのORゲート11から成る。
第４図は、第３図に示すフレーム同期回路の動作を説
明するタイミングチャートである。
明するタイミングチャートである。
カウンタ７は位相同期回路１の出力クロックOUTを一
定数計数（本例では５クロック）することにより出力フ
レーム信号FOを生成する。ANDゲート９および10で入力
フレーム信号FIとの位相が比較され、第４図の区間Ａに
示すように位相が一致すればANDゲート10の出力が“1"
となりフリップフロップ12はリセットされ、フレーム同
期はずれ信号ERは“0"となる。一方、入力フレーム信号
FIの位相がずれ、フレーム同期はずれが生じた場合は第
４図の区間Ｂに示すように、位相が不一致となりANDゲ
ート９の出力が“1"となりフリップフロップ12がセット
され、フレーム同期はずれ信号ERが“1"となる。さら
に、ERが“1"の場合、カウンタ７はANDゲート８により
取り込まれた入力フレーム信号FIがロード端子に入力さ
れることで初期設定され、この時点から出力クロックOU
Tの一定数計数による出力フレーム信号FOが生成される
ので、出力フレーム信号の位相は入力フレーム信号の位
相と再び一致して、フレーム同期が確立する。
定数計数（本例では５クロック）することにより出力フ
レーム信号FOを生成する。ANDゲート９および10で入力
フレーム信号FIとの位相が比較され、第４図の区間Ａに
示すように位相が一致すればANDゲート10の出力が“1"
となりフリップフロップ12はリセットされ、フレーム同
期はずれ信号ERは“0"となる。一方、入力フレーム信号
FIの位相がずれ、フレーム同期はずれが生じた場合は第
４図の区間Ｂに示すように、位相が不一致となりANDゲ
ート９の出力が“1"となりフリップフロップ12がセット
され、フレーム同期はずれ信号ERが“1"となる。さら
に、ERが“1"の場合、カウンタ７はANDゲート８により
取り込まれた入力フレーム信号FIがロード端子に入力さ
れることで初期設定され、この時点から出力クロックOU
Tの一定数計数による出力フレーム信号FOが生成される
ので、出力フレーム信号の位相は入力フレーム信号の位
相と再び一致して、フレーム同期が確立する。
上記従来技術では、フレーム同期の確立および同期は
ずれの検出は、位相同期回路とは全く独立に設置されて
いるため、周波数同期の他にフレーム同期も必要となる
装置においては、構成部品点数が多くなるという問題が
ある。
ずれの検出は、位相同期回路とは全く独立に設置されて
いるため、周波数同期の他にフレーム同期も必要となる
装置においては、構成部品点数が多くなるという問題が
ある。
本発明の目的は、構成部品点数が少なく、かつ従来と
同等なフレーム同期の確立および同期はずれの検出も可
能なフレーム同期機能付位相同期回路を提供することに
ある。
同等なフレーム同期の確立および同期はずれの検出も可
能なフレーム同期機能付位相同期回路を提供することに
ある。
上記目的は、位相同期回路の構成要素である位相比較
周波数発生用メモリにフレーム同期はずれ検出用のウィ
ンドウ波形を記憶させておき、このウィンドウ波形と入
力フレーム信号の位相を比較して一致、不一致を判定す
ること。さらに不一致と判定された場合には、判定後の
入力フレーム信号によりメモリのアドレス情報作成手段
を初期設定して出力フレーム信号の位相を入力フレーム
信号の位相にあわせることにより達成される。
周波数発生用メモリにフレーム同期はずれ検出用のウィ
ンドウ波形を記憶させておき、このウィンドウ波形と入
力フレーム信号の位相を比較して一致、不一致を判定す
ること。さらに不一致と判定された場合には、判定後の
入力フレーム信号によりメモリのアドレス情報作成手段
を初期設定して出力フレーム信号の位相を入力フレーム
信号の位相にあわせることにより達成される。
入力フレーム信号と出力フレーム信号の位相が変動し
てフレーム同期はずれが発生した場合、入力フレーム信
号とウィンドウ波形の位相も変動する。このため、入力
フレーム信号でこのウィンドウ波形を打ち抜くことで、
フレーム同期はずれは検出できる。さらに、このフレー
ム同期はずれの検出結果と、入力フレーム信号のAND条
件により、メモリのアドレス情報生成手段を初期設定す
ることで、フレーム同期はずれ検出直後の入力フレーム
の位相に、出力の位相をあわせることができる。
てフレーム同期はずれが発生した場合、入力フレーム信
号とウィンドウ波形の位相も変動する。このため、入力
フレーム信号でこのウィンドウ波形を打ち抜くことで、
フレーム同期はずれは検出できる。さらに、このフレー
ム同期はずれの検出結果と、入力フレーム信号のAND条
件により、メモリのアドレス情報生成手段を初期設定す
ることで、フレーム同期はずれ検出直後の入力フレーム
の位相に、出力の位相をあわせることができる。
以下、本発明の一実施例を第１図および第２図を用い
て説明する。
て説明する。
第１図は本発明の一実施例によるフレーム同期機能付
位相同期回路の構成図である。
位相同期回路の構成図である。
INは入力クロック、OUTは出力クロック、14は入力ク
ロックINと出力クロックOUTの位相差を検出する位相比
較器、15はローパスフィルタ16は位相比較器14が検出し
た入力クロックINと出力クロックOUTの位相差に応じた
電圧により発振周波数を変える電圧制御発振器、17は出
力クロックを計数するカウンタ、18はカウンタ17の出力
により位相比較用クロックCLKを位相比較器14に供給す
るリードオンリメモリ（ROM）であり、本発明ではこの
メモリ18に出力フレーム信号FOならびにフレーム同期は
ずれ検出用のウィンドウ波形のデータも記憶させてあ
る。19はＤ入力にメモリ19からのウィンドウ信号をORゲ
ート21を通して入力し、入力フレーム信号FIをクロック
入力とするフリップフロップであり、ウィンドウ波形を
入力フレーム信号FIで打抜いたフレーム同期はずれ信号
ERをＱ端子から出力する。20はフレーム同期はずれが発
生した場合に入力フレーム信号を取り込み、カウンタ17
を初期設定する信号を作成するANDゲート、21は強制的
に入力フレーム信号FIによりカウンタ17を初期設定して
入力フレーム信号FIと出力フレーム信号FOの位相を一致
させるためのマニュアル信号MANと、メモリ18の出力で
あるウィンドウ波形との論理和をとるORゲートである。
ロックINと出力クロックOUTの位相差を検出する位相比
較器、15はローパスフィルタ16は位相比較器14が検出し
た入力クロックINと出力クロックOUTの位相差に応じた
電圧により発振周波数を変える電圧制御発振器、17は出
力クロックを計数するカウンタ、18はカウンタ17の出力
により位相比較用クロックCLKを位相比較器14に供給す
るリードオンリメモリ（ROM）であり、本発明ではこの
メモリ18に出力フレーム信号FOならびにフレーム同期は
ずれ検出用のウィンドウ波形のデータも記憶させてあ
る。19はＤ入力にメモリ19からのウィンドウ信号をORゲ
ート21を通して入力し、入力フレーム信号FIをクロック
入力とするフリップフロップであり、ウィンドウ波形を
入力フレーム信号FIで打抜いたフレーム同期はずれ信号
ERをＱ端子から出力する。20はフレーム同期はずれが発
生した場合に入力フレーム信号を取り込み、カウンタ17
を初期設定する信号を作成するANDゲート、21は強制的
に入力フレーム信号FIによりカウンタ17を初期設定して
入力フレーム信号FIと出力フレーム信号FOの位相を一致
させるためのマニュアル信号MANと、メモリ18の出力で
あるウィンドウ波形との論理和をとるORゲートである。
この位相同期回路は、電圧制御発振器16の出力からカ
ウンタ17で作成したアドレス情報によりメモリ18を制御
し、メモリ18から出力される位相比較用クロックCLKと
入力クロックINの位相差を位相比較器14で検出し、ロー
パスフィルタ15を通して電圧制御発振器16の制御電圧と
することで出力クロックOUTを生成する。
ウンタ17で作成したアドレス情報によりメモリ18を制御
し、メモリ18から出力される位相比較用クロックCLKと
入力クロックINの位相差を位相比較器14で検出し、ロー
パスフィルタ15を通して電圧制御発振器16の制御電圧と
することで出力クロックOUTを生成する。
メモリ18に記憶されている出力フレーム信号FOおよび
ウィンドウ波形Ｗは、第２図に示す様に出力フレーム信
号FOは入力フレーム信号FIと同じ波形であり、ウィンド
ウ信号は入力フレーム信号FIの立ち上り前後の一定時間
ｔの範囲で“0"他の範囲で“1"となる信号である。
ウィンドウ波形Ｗは、第２図に示す様に出力フレーム信
号FOは入力フレーム信号FIと同じ波形であり、ウィンド
ウ信号は入力フレーム信号FIの立ち上り前後の一定時間
ｔの範囲で“0"他の範囲で“1"となる信号である。
第２図の区間Ａのようにフレーム同期が確立している
状態では、入力フレーム信号FIとウィンドウ波形Ｗは重
ならないのでフレーム同期検出用のフリップフロップ19
のＱ出力は“0"である。しかし、第２図の区間Ｂのよう
に入力フレーム信号FIの位相が変動し、フレーム同期は
ずれが発生して、入力フレーム信号FIとウィンドウ波形
Ｗが重なった場合、フリップフロップ19のＱ出力は“1"
となりフレーム同期はずれが検出できる。
状態では、入力フレーム信号FIとウィンドウ波形Ｗは重
ならないのでフレーム同期検出用のフリップフロップ19
のＱ出力は“0"である。しかし、第２図の区間Ｂのよう
に入力フレーム信号FIの位相が変動し、フレーム同期は
ずれが発生して、入力フレーム信号FIとウィンドウ波形
Ｗが重なった場合、フリップフロップ19のＱ出力は“1"
となりフレーム同期はずれが検出できる。
フレーム同期はずれの検出範囲はメモリ18に記憶させ
るウィンドウ波形Ｗの巾2tにより決まるので、フレーム
同期はずれの検出範囲を任意に設定できる。また出力フ
レーム信号FOもメモリ18に記憶させるので、入力フレー
ム信号FIに対し任意の位相で設定できるため、第３図で
示した従来のフレーム同期検出回路より柔軟な回路が構
成できる。
るウィンドウ波形Ｗの巾2tにより決まるので、フレーム
同期はずれの検出範囲を任意に設定できる。また出力フ
レーム信号FOもメモリ18に記憶させるので、入力フレー
ム信号FIに対し任意の位相で設定できるため、第３図で
示した従来のフレーム同期検出回路より柔軟な回路が構
成できる。
さらにフレーム同期はずれ信号ERが検出された場合、
ANDゲート20により入力フレーム信号FIを取込みカウン
タ17のロード端子に入力することでカウンタ17は初期設
定される。この時点からメモリ18は入力フレーム信号FI
に同期して制御されるので、出力フレーム信号FOの位相
は入力フレーム信号FIの位相と再び一致して、フレーム
同期が確立する。
ANDゲート20により入力フレーム信号FIを取込みカウン
タ17のロード端子に入力することでカウンタ17は初期設
定される。この時点からメモリ18は入力フレーム信号FI
に同期して制御されるので、出力フレーム信号FOの位相
は入力フレーム信号FIの位相と再び一致して、フレーム
同期が確立する。
また、任意の時間にマニュアル信号MANを“1"にして
入力することでフリップフロップ19のＤ入力はORゲート
21を通して“1"となるので、上記のフレーム同期はずれ
が検出された場合と同様に入力フレーム信号FIによりカ
ウンタ17が初期設定される。この結果出力フレーム信号
FOの位相を入力フレーム信号FIの位相にあわせることが
できる。
入力することでフリップフロップ19のＤ入力はORゲート
21を通して“1"となるので、上記のフレーム同期はずれ
が検出された場合と同様に入力フレーム信号FIによりカ
ウンタ17が初期設定される。この結果出力フレーム信号
FOの位相を入力フレーム信号FIの位相にあわせることが
できる。
本実施例によれば、従来の位相同期回路の構成にフリ
ップフロップ19およびANDゲート20とORゲート21を各１
個追加するだけでよいため、フレーム同期機能を備えた
位相同期回路を安価に提供できる。さらにメモリ18に記
憶させる出力フレーム信号FOの位相およびウィンドウ信
号Ｗの巾ｔの設定を変えることにより従来のフレーム同
期回路より柔軟な構成のフレーム同期機能を提供できる
という効果がある。
ップフロップ19およびANDゲート20とORゲート21を各１
個追加するだけでよいため、フレーム同期機能を備えた
位相同期回路を安価に提供できる。さらにメモリ18に記
憶させる出力フレーム信号FOの位相およびウィンドウ信
号Ｗの巾ｔの設定を変えることにより従来のフレーム同
期回路より柔軟な構成のフレーム同期機能を提供できる
という効果がある。
本発明によれば、フレーム同期の確立およびフレーム
同期はずれの検出機能も付加した位相同期回路を少ない
部品点数で経済的に実現できるという効果がある。
同期はずれの検出機能も付加した位相同期回路を少ない
部品点数で経済的に実現できるという効果がある。
第１図は本発明の一実施例を示すフレーム同期回路を備
えた位相同期回路の構成図、 第２図は第１図に示す位相同期回路の動作を示すタイミ
ングチャート、 第３図は従来のフレーム同期回路と位相同期回路の構成
図、 第４図は第３図の回路動作を説明するタイミングチャー
トである。 符号の説明 １……位相同期回路、2,14……位相比較器、3,15……ロ
ーパスフィルタ、4,16……電圧制御発振器、５……分周
器、６……フレーム同期回路、7,17……カウンタ、８〜
10,20……ANDゲート、11,21……ORゲート、12,19……フ
リップフロップ、13……インバータ、18……リードオン
リメモリ。
えた位相同期回路の構成図、 第２図は第１図に示す位相同期回路の動作を示すタイミ
ングチャート、 第３図は従来のフレーム同期回路と位相同期回路の構成
図、 第４図は第３図の回路動作を説明するタイミングチャー
トである。 符号の説明 １……位相同期回路、2,14……位相比較器、3,15……ロ
ーパスフィルタ、4,16……電圧制御発振器、５……分周
器、６……フレーム同期回路、7,17……カウンタ、８〜
10,20……ANDゲート、11,21……ORゲート、12,19……フ
リップフロップ、13……インバータ、18……リードオン
リメモリ。
Claims (1)
- 【請求項１】発振周波数を制御可能な発振手段と、該発
振手段の出力周波数からアドレス情報を作成する手段
と、該アドレス情報作成手段により制御されて位相比較
周波数信号を出力する記憶出段と、該位相比較周波数信
号と外部から入力する基準クロックとの位相差を検出す
る位相比較手段とを備え、該位相比較手段の出力により
前記発振手段の周波数を制御する位相同期回路におい
て、前記入力基準クロックの他に外部から入力する基準
フレーム信号を入力し、前記記憶手段に入力フレーム信
号と前記発振手段から作成される出力フレーム信号との
位相差の許容範囲または不許容範囲を示す信号を出力す
る情報を持たせ、前記入力フレーム信号が許容範囲信号
と重ならないこと、または不許容信号と重なることを検
出する手段を設けたことを特徴とする位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63238714A JPH0817357B2 (ja) | 1988-09-26 | 1988-09-26 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63238714A JPH0817357B2 (ja) | 1988-09-26 | 1988-09-26 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0287734A JPH0287734A (ja) | 1990-03-28 |
| JPH0817357B2 true JPH0817357B2 (ja) | 1996-02-21 |
Family
ID=17034178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63238714A Expired - Lifetime JPH0817357B2 (ja) | 1988-09-26 | 1988-09-26 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817357B2 (ja) |
-
1988
- 1988-09-26 JP JP63238714A patent/JPH0817357B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0287734A (ja) | 1990-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06244717A (ja) | 発振器クロック信号生成回路 | |
| KR0138220B1 (ko) | 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 | |
| EP0798861A1 (en) | Phase synchronization system | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| EP0214676A1 (en) | Clock signal regenerator arrangement | |
| US5500627A (en) | Precision duty cycle phase lock loop | |
| US6954510B2 (en) | Phase-locked loop lock detector circuit and method of lock detection | |
| US6218907B1 (en) | Frequency comparator and PLL circuit using the same | |
| JP2008541685A (ja) | 到達時間同期ループ | |
| JPH0817357B2 (ja) | 位相同期回路 | |
| JP2877185B2 (ja) | クロック発生器 | |
| KR100272576B1 (ko) | 클럭복원을위한위상비교장치 | |
| JP2736702B2 (ja) | 非同期検出回路 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| US6559725B1 (en) | Phase noise reduction system for frequency synthesizer and method thereof | |
| KR930004859B1 (ko) | 위상 고정 루프 회로의 위상 검출장치 | |
| JPH02180429A (ja) | Ｐｌｌ回路 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| KR910008999Y1 (ko) | Pll을 이용한 모드 판별회로 | |
| JP3077723B2 (ja) | 周波数位相比較回路 | |
| JPH03175821A (ja) | 位相同期回路 | |
| JPH11308098A (ja) | 同期検出装置 | |
| JP2004080123A (ja) | 位相同期発振回路 | |
| JPH04337924A (ja) | 同期検出回路 | |
| JPH04334127A (ja) | 位相同期回路 |