JPH08162357A - Ceramic electronic part - Google Patents
Ceramic electronic partInfo
- Publication number
- JPH08162357A JPH08162357A JP6297144A JP29714494A JPH08162357A JP H08162357 A JPH08162357 A JP H08162357A JP 6297144 A JP6297144 A JP 6297144A JP 29714494 A JP29714494 A JP 29714494A JP H08162357 A JPH08162357 A JP H08162357A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- electrode
- layer
- sintered body
- ceramic sintered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、例えば積層コンデン
サ、積層インダクタ、積層複合部品、多層基板などのよ
うなセラミック電子部品に関して特に、外部電極構造が
改良されたセラミック電子部品に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic electronic component such as a laminated capacitor, a laminated inductor, a laminated composite component and a multilayer substrate, and more particularly to a ceramic electronic component having an improved external electrode structure.
【０００２】[0002]
【従来の技術】従来のセラミック電子部品の一例として
積層コンデンサを、図１１を参照して説明する。2. Description of the Related Art A multilayer capacitor as an example of a conventional ceramic electronic component will be described with reference to FIG.
【０００３】積層コンデンサ１は、チタン酸バリウムな
どの誘電体セラミックよりなるセラミック焼結体２を用
いて構成されている。セラミック焼結体２内には、セラ
ミック層を介して重なり合うように複数の内部電極３が
形成されている。また、セラミック焼結体２の両端部に
は、各々外部電極４ａ，４ｂが形成されている。そし
て、複数の内部電極３は交互に外部電極４ａ，４ｂに電
気的に接続されている。The monolithic capacitor 1 is composed of a ceramic sintered body 2 made of a dielectric ceramic such as barium titanate. In the ceramic sintered body 2, a plurality of internal electrodes 3 are formed so as to overlap with each other with a ceramic layer interposed therebetween. External electrodes 4a and 4b are formed on both ends of the ceramic sintered body 2, respectively. The plurality of inner electrodes 3 are electrically connected to the outer electrodes 4a and 4b alternately.
【０００４】内部電極３は、通常ＰｄまたはＡｇ−Ｐｄ
合金やＮｉなどの貴金属材料から形成されている。ま
た、外部電極４ａ，４ｂは各々３層構造の電極層から構
成されている。例えば、外部電極４ａにおいて、セラミ
ック焼結体２に接する最下層として、ＡｇまたはＡｇ−
Ｐｄ合金を含有する導電ペーストを塗布し、焼き付ける
ことにより形成された第１の電極層５ａが形成されてい
る。この第１の電極層５ａは、内部電極３との電気的接
続の信頼性を高めるために形成されている。The internal electrode 3 is usually Pd or Ag-Pd.
It is formed from a noble metal material such as an alloy or Ni. The external electrodes 4a and 4b are each composed of an electrode layer having a three-layer structure. For example, in the external electrode 4a, Ag or Ag- is used as the lowermost layer in contact with the ceramic sintered body 2.
A first electrode layer 5a formed by applying and baking a conductive paste containing a Pd alloy is formed. The first electrode layer 5a is formed to enhance the reliability of electrical connection with the internal electrode 3.
【０００５】第１の電極層５ａの表面上には、Ｎｉなど
の半田食われを生じにくい材料のメッキ層からなる第２
の電極層６ａが形成されている。半田食われとは、この
積層コンデンサ１をプリント回路基板などに実装する場
合、第１の電極層５ａとプリント回路基板上の配線電極
とを直接半田付けすると、第１の電極層５ａを構成する
Ａｇ成分が溶融半田内に拡散し、電極層が消失する現象
をいう。この半田食われ現象を防止するために、第２の
電極層６ａを半田食われを生じにくいＮｉなどのメッキ
層によって形成し、半田食われの遮断層として機能させ
ている。On the surface of the first electrode layer 5a, a second plating layer made of a material such as Ni that is less likely to be eroded by solder is formed.
Electrode layer 6a is formed. When the multilayer capacitor 1 is mounted on a printed circuit board or the like, the solder erosion constitutes the first electrode layer 5a when the first electrode layer 5a and the wiring electrode on the printed circuit board are directly soldered. A phenomenon in which an Ag component diffuses into molten solder and the electrode layer disappears. In order to prevent this solder erosion phenomenon, the second electrode layer 6a is formed by a plating layer of Ni or the like that is less likely to cause solder erosion, and functions as a solder erosion blocking layer.
【０００６】さらに、第２の電極層４ａの表面上にはＳ
ｎまたはＳｎ−Ｐｂ合金などの材料のメッキ層からなる
第３の電極層７ａが形成されている。第２の電極層６ａ
に用いたＮｉなどの材料は、半田付け性が十分でない。
従って、良好な半田付け性を要するこれらの材料を用い
たメッキ層を形成し、外部電極４ａとプリント回路基板
上の配線電極との接続性を確保している。Further, S is formed on the surface of the second electrode layer 4a.
A third electrode layer 7a formed of a plated layer of a material such as n or Sn-Pb alloy is formed. Second electrode layer 6a
The materials such as Ni used for the above have insufficient solderability.
Therefore, a plating layer is formed using these materials that require good solderability to ensure the connectivity between the external electrode 4a and the wiring electrode on the printed circuit board.
【０００７】[0007]
【発明が解決しようとする課題】従来の積層コンデンサ
１は、セラミック焼結体２を金属ペースト中に浸漬した
りして外部電極４ａ，４ｂの第１の電極層５ａ，５ｂが
形成されている。このため、外部電極４ａ，４ｂの各電
極層５ａ〜７ａは、セラミック焼結体２の両端部におい
て、セラミック焼結体２の端面、上面、底面及び両側面
の５面にまたがって形成されている。そして、プリント
回路基板上に載置して半田付けにより実装すると、接続
のための半田付け層８ａ，８ｂは、第３の電極層７ａと
融合して積層コンデンサ１をプリント回路基板上に固定
し、電気的接続を確保する。特に、接続用の半田付け層
８ａ，８ｂは、セラミック焼結体２の底面に延びて形成
された第３の電極層７ａの領域に回り込むことにより、
プリント回路基板と積層コンデンサ１とをより強固に固
定している。In the conventional multilayer capacitor 1, the first electrode layers 5a and 5b of the external electrodes 4a and 4b are formed by immersing the ceramic sintered body 2 in a metal paste. . For this reason, the electrode layers 5a to 7a of the external electrodes 4a and 4b are formed at both ends of the ceramic sintered body 2 so as to extend over the end surface, the top surface, the bottom surface, and both side surfaces of the ceramic sintered body 2. There is. Then, when it is placed on the printed circuit board and mounted by soldering, the soldering layers 8a and 8b for connection are fused with the third electrode layer 7a to fix the multilayer capacitor 1 on the printed circuit board. , Secure electrical connection. In particular, the soldering layers 8a and 8b for connection are wound around the area of the third electrode layer 7a formed to extend to the bottom surface of the ceramic sintered body 2,
The printed circuit board and the multilayer capacitor 1 are more firmly fixed.
【０００８】このように実装される積層コンデンサ１
は、半田付け処理における加熱・冷却過程による温度変
動によって熱応力の影響を受ける。特に、アルミニウム
回路基板を用いた場合には、膨張・収縮量が大きいた
め、熱応力の影響も大きくなる。また、動作時の周囲の
温度変動によって回路基板が膨張・収縮して撓むこと等
による物理的ストレスの影響を受ける。このような場合
に、従来の積層コンデンサ１は、外部電極４ａ，４ｂが
半田付け層８ａ，８ｂによりプリント回路基板と強固に
固定されているため、熱応力や物理的ストレスの多くが
外部電極４ａ，４ｂを通してセラミック焼結体２に伝え
られることになる。その結果、特に外部電極４ａ，４ｂ
とセラミック焼結体２との境界近傍に応力集中が生じ、
クラック９が発生し、積層コンデンサ１の機能が失われ
るという問題が生じた。Multilayer capacitor 1 mounted in this way
Is affected by thermal stress due to temperature fluctuations due to heating / cooling processes in the soldering process. In particular, when an aluminum circuit board is used, the amount of expansion and contraction is large, so that the effect of thermal stress is also large. Further, the circuit board is affected by physical stress due to expansion and contraction of the circuit board and bending due to ambient temperature fluctuations during operation. In such a case, in the conventional multilayer capacitor 1, since the external electrodes 4a and 4b are firmly fixed to the printed circuit board by the soldering layers 8a and 8b, most of thermal stress and physical stress are generated in the external electrode 4a. , 4b is transmitted to the ceramic sintered body 2. As a result, especially the external electrodes 4a, 4b
Stress concentration occurs near the boundary between the ceramic sintered body 2 and
There was a problem that cracks 9 occurred and the function of the multilayer capacitor 1 was lost.
【０００９】本発明の目的は、セラミック電子部品に加
わる外部からのストレスの影響を低減し、セラミック焼
結体にクラックを生じることのない信頼性に優れたセラ
ミック電子部品を提供することである。An object of the present invention is to provide a highly reliable ceramic electronic component which reduces the effect of external stress applied to the ceramic electronic component and does not cause cracks in the ceramic sintered body.
【００１０】[0010]
【課題を解決するための手段及びその作用・効果】本発
明によるセラミック電子部品は、下部表面側が実装され
る面とされているセラミック焼結体と、セラミック焼結
体の内部に形成された内部電極と、実装面上の配線電極
に電気的に接続される外部電極とを備えている。また、
外部電極は、セラミック焼結体の端部付近の外表面に導
電ペーストを付与し、焼結して形成された第１の電極層
と、第１の電極層の外側に形成された第２の電極層と、
第２の電極層の外側に形成され、実装面上の配線電極と
半田付けされる第３の電極層とを有している。第１及び
第３の電極層は、セラミック焼結体の端面側から下部表
面中央側へ延びて形成されており、セラミック焼結体の
下部表面上において露出している第３の電極層の露出部
分は、第１の電極層に対してセラミック焼結体の端面方
向に後退した形状に形成されている。A ceramic electronic component according to the present invention comprises a ceramic sintered body whose lower surface side is a surface to be mounted, and an internal portion formed inside the ceramic sintered body. An electrode and an external electrode electrically connected to the wiring electrode on the mounting surface are provided. Also,
The external electrode has a first electrode layer formed by applying a conductive paste to the outer surface near the end of the ceramic sintered body and sintering, and a second electrode layer formed outside the first electrode layer. An electrode layer,
The third electrode layer is formed outside the second electrode layer and is soldered to the wiring electrode on the mounting surface. The first and third electrode layers are formed to extend from the end face side of the ceramic sintered body toward the lower surface center side, and the third electrode layer exposed on the lower surface of the ceramic sintered body is exposed. The portion is formed in a shape receding in the direction of the end surface of the ceramic sintered body with respect to the first electrode layer.
【００１１】従来の構造を有するセラミック電子部品で
は、セラミック焼結体に発生したクラックの発生場所な
どから考察して、外部電極と半田付け層の結合構造が比
較的剛な構造を有しており、この結果、熱応力や外部か
らのストレスが外部電極を伝播し外部電極とセラミック
焼結体との境界部分に応力集中を生じさせたものと考え
られる。従って、本発明においては、外部電極と半田付
け層との結合構造が柔な構造となるように構成されてい
る。すなわち、第３の電極層をセラミック焼結体の端面
方向に後退させることにより、セラミック焼結体の下部
表面において半田付け層と第３の電極層との溶融結合領
域が減少し、半田付け層と外部電極との融着部は、主に
セラミック焼結体の下部表面以外の領域の第３の電極層
表面との間で構成される。このような構造により、外部
からセラミック電子部品に加えられるストレスは柔軟な
構造となった半田付け層及び外部電極の変形により吸収
され、セラミック焼結体に伝えられるストレス成分が緩
和される。このような成分によりセラミック焼結体のク
ラックの発生などを防止することができる。In the ceramic electronic component having the conventional structure, the bonding structure between the external electrode and the soldering layer has a relatively rigid structure in consideration of the location of cracks generated in the ceramic sintered body. As a result, it is considered that thermal stress and external stress propagated through the external electrode and caused stress concentration at the boundary between the external electrode and the ceramic sintered body. Therefore, in the present invention, the connecting structure between the external electrode and the soldering layer is configured to be a flexible structure. That is, by retracting the third electrode layer toward the end surface of the ceramic sintered body, the fusion bonding region between the soldering layer and the third electrode layer on the lower surface of the ceramic sintered body is reduced, and the soldering layer is reduced. The fused portion between the external electrode and the external electrode is mainly configured between the surface of the third electrode layer in a region other than the lower surface of the ceramic sintered body. With such a structure, external stress applied to the ceramic electronic component is absorbed by the deformation of the soldering layer and the external electrode having a flexible structure, and the stress component transmitted to the ceramic sintered body is relaxed. Such components can prevent the occurrence of cracks in the ceramic sintered body.
【００１２】また、本発明の限定された局面に従えば、
第３の電極層は、セラミック焼結体の下部表面上の第１
の電極層の領域上を覆うように形成されている。そし
て、樹脂層が、セラミック焼結体の下部表面上に延びた
第３の電極層の少なくとも先端部を覆うように形成され
ている。According to a limited aspect of the invention,
The third electrode layer is the first electrode on the lower surface of the ceramic sintered body.
Is formed so as to cover the region of the electrode layer. The resin layer is formed so as to cover at least the tip of the third electrode layer extending on the lower surface of the ceramic sintered body.
【００１３】この構造において、樹脂層は半田が付着し
ないため、セラミック焼結体の下部表面上の第３の電極
層の先端部を樹脂層で覆うことにより、第３の電極層と
半田付け層との融着領域を減少させることができる。な
お、この樹脂層は、少なくともセラミック焼結体の下部
表面上に位置する第３の電極層の先端部を覆えばよく、
さらにはセラミック焼結体の側面及び上面に位置する第
３の電極層の先端部を覆ってもよい。In this structure, solder does not adhere to the resin layer. Therefore, by covering the tip of the third electrode layer on the lower surface of the ceramic sintered body with the resin layer, the third electrode layer and the soldering layer can be formed. It is possible to reduce the fusion area with. The resin layer may cover at least the tip of the third electrode layer located on the lower surface of the ceramic sintered body,
Furthermore, the tip of the third electrode layer located on the side surface and the upper surface of the ceramic sintered body may be covered.
【００１４】さらに、本発明の他の局面に従うセラミッ
ク電子部品は、セラミック焼結体の下部表面上において
第１の電極層の先端部上方を覆う樹脂層を備えている。
この樹脂層は、その先端部が第３の電極層の先端部と当
接する形状に形成されている。Further, a ceramic electronic component according to another aspect of the present invention includes a resin layer covering the upper end portion of the first electrode layer on the lower surface of the ceramic sintered body.
This resin layer is formed in such a shape that its tip portion abuts on the tip portion of the third electrode layer.
【００１５】この構成においては、第３の電極層を用い
て実装面上の配線電極と半田付けされる。そして、この
第３の電極層は、セラミック焼結体の下部表面上におい
て、樹脂層によってその形成領域がセラミック焼結体の
端面側に後退して形成される。このような構造により、
半田付け層がセラミック焼結体の下部表面側に回り込ん
で形成されることが防止され、第３の電極層と半田付け
層との柔軟な融着構造が構成される。これによって外部
からのストレスを緩和し、セラミック焼結体内部のクラ
ックの発生を防止することができる。In this structure, the third electrode layer is used to solder the wiring electrodes on the mounting surface. Then, the third electrode layer is formed on the lower surface of the ceramic sintered body by the resin layer so that the formation region thereof recedes toward the end surface side of the ceramic sintered body. With this structure,
The soldering layer is prevented from forming around the lower surface side of the ceramic sintered body, and a flexible fusion bonding structure between the third electrode layer and the soldering layer is formed. As a result, the stress from the outside can be relieved and the generation of cracks inside the ceramic sintered body can be prevented.
【００１６】本発明の他の限定された局面に従うセラミ
ック電子部品において、第２の電極層は、その内側及び
外側に形成される他の電極層よりも弾性度が大きく、か
つ導電性を有する導電性樹脂層により構成されている。
この構成は、上記の第３の電極層の構成に付加して構成
されている。従って、その作用においては、以下の導電
性樹脂層の作用がさらに付加されることとなる。すなわ
ち、半田付け層と接合された第３の電極層を介して外部
からのストレスが加えられた場合、第２の電極層は他の
電極層に比べて弾性度が大きいため、この第２の電極層
が変形し、ストレスを緩和する。この為、ストレスがさ
らに下層の第１の電極層あるいはセラミック焼結体に伝
えられるのを防止し、セラミック焼結体のクラックの発
生を防止することができる。In the ceramic electronic component according to another limited aspect of the present invention, the second electrode layer has a conductivity higher than that of the other electrode layers formed inside and outside thereof and is conductive. It is composed of a resin layer.
This structure is added to the structure of the third electrode layer described above. Therefore, in the action, the action of the conductive resin layer described below is further added. That is, when external stress is applied through the third electrode layer joined to the soldering layer, the second electrode layer has a higher elasticity than the other electrode layers, so that the second electrode layer has a higher elasticity. The electrode layer is deformed and stress is relieved. Therefore, it is possible to prevent the stress from being transmitted to the lower first electrode layer or the ceramic sintered body, and to prevent the generation of cracks in the ceramic sintered body.
【００１７】本発明の他の限定された局面に従うセラミ
ック電子部品において、第２の電極層と第３の電極層と
の間に、その内側及び外側に形成される他の電極層より
も破断強度の小さい材料よりなる低強度合金層が形成さ
れている。この構成も、上記の導電性樹脂層と同様に、
セラミック焼結体の下部表面上における後退した形状を
有する第３の電極層構造に付加して構成される。そし
て、低強度合金層は、半田付け層を介して外部電極に外
力によるストレスが加わった場合、他の電極層よりも先
にこの低強度合金層が部分的な亀裂や破断を生じ、これ
によって外部からのストレスを吸収する働きをなす。従
って、この低強度合金層より下層にある電極層あるいは
セラミック焼結体に外力の影響が及ぶことを防止し、結
果的にセラミック焼結体のクラックの発生を防止するこ
とができる。In the ceramic electronic component according to another limited aspect of the present invention, the breaking strength is higher between the second electrode layer and the third electrode layer than the other electrode layers formed inside and outside thereof. The low-strength alloy layer is formed of a material having a small size. This configuration also, like the conductive resin layer,
It is configured in addition to the third electrode layer structure having a recessed shape on the lower surface of the ceramic sintered body. Then, the low-strength alloy layer causes partial cracking or rupture of this low-strength alloy layer before other electrode layers when stress is applied to the external electrode through the soldering layer due to an external force, and thereby, It acts to absorb external stress. Therefore, it is possible to prevent an external force from affecting the electrode layer or the ceramic sintered body located below the low-strength alloy layer, and consequently prevent the ceramic sintered body from cracking.
【００１８】さらに、本発明の他の局面に従うセラミッ
ク電子部品は、第１の電極層が二つの電極層の積層構造
を有している。上層側の電極層は、少なくともセラミッ
ク焼結体の下部表面において、下層側の電極層よりもセ
ラミック焼結体の端面方向に向かって後退した形状に形
成されている。そして、セラミック焼結体の下部表面に
おいて、上層側の電極層から露出した下層側の電極層
は、半田の濡れ性の低い導電材料で形成されている。Further, in the ceramic electronic component according to another aspect of the present invention, the first electrode layer has a laminated structure of two electrode layers. The electrode layer on the upper layer side is formed at least on the lower surface of the ceramic sintered body so as to recede toward the end surface direction of the ceramic sintered body from the electrode layer on the lower layer side. Then, on the lower surface of the ceramic sintered body, the lower electrode layer exposed from the upper electrode layer is formed of a conductive material having low solder wettability.
【００１９】この構成において、第３の電極層は、第１
の電極層の下層側の電極層に対してセラミック焼結体の
端面方向に向かって後退した形状に形成されているた
め、セラミック焼結体の下部表面において、半田付け層
と第３の電極層との接合領域は従来の構造に比べ減少さ
れている。さらに、第３の電極層から露出した第１の電
極層の下層側の電極層は、半田の濡れ性の低い導電材料
により形成されることにより、この電極層と半田付け層
とが融着されるのを防止している。従って、セラミック
焼結体の下部表面において、半田付け層が後退した形状
を有する第３の電極層とのみ接合する。これによって第
３の電極層と半田付け層との結合構造に柔軟性を持た
せ、外力によるストレスの緩和を図っている。In this structure, the third electrode layer is the first
The electrode layer on the lower side of the electrode layer is formed so as to recede toward the end face direction of the ceramic sintered body, so that the soldering layer and the third electrode layer are formed on the lower surface of the ceramic sintered body. The junction area with and is reduced compared to the conventional structure. Further, the electrode layer on the lower side of the first electrode layer exposed from the third electrode layer is formed of a conductive material having low solder wettability, so that the electrode layer and the soldering layer are fused to each other. To prevent it. Therefore, only the third electrode layer having the recessed shape of the soldering layer is bonded to the lower surface of the ceramic sintered body. As a result, the joint structure between the third electrode layer and the soldering layer has flexibility, and the stress due to external force is alleviated.
【００２０】さらに、本発明の他の局面に従うセラミッ
ク電子部品は、下部表面側が実装される面とされている
セラミック焼結体と、セラミック焼結体の内部に形成さ
れた内部電極と、実装面上の配線電極に電気的に接続さ
れる外部電極とを備えている。外部電極は、セラミック
焼結体の端部付近の外表面に導電ペーストを付与し、焼
結することにより、少なくともセラミック焼結体の端部
から下部表面の中央側へ延びて形成された第１の電極層
と、第１の電極層の外側に形成された第２の電極層と、
第２の電極層の外側に形成され、実装面上の配線電極と
半田付けされる第３の電極層と有している。そして、第
３の電極層は、セラミック焼結体の端面上の領域にのみ
形成されている。Furthermore, a ceramic electronic component according to another aspect of the present invention is a ceramic sintered body whose lower surface side is a surface to be mounted, internal electrodes formed inside the ceramic sintered body, and a mounting surface. And an external electrode electrically connected to the upper wiring electrode. The external electrode is formed by applying a conductive paste to the outer surface near the end of the ceramic sintered body and sintering it to extend at least from the end of the ceramic sintered body to the center side of the lower surface. An electrode layer, and a second electrode layer formed outside the first electrode layer,
It has a third electrode layer formed outside the second electrode layer and soldered to the wiring electrodes on the mounting surface. Then, the third electrode layer is formed only in the region on the end surface of the ceramic sintered body.
【００２１】このような構造においては、半田付け層と
接合される第３の電極層は、セラミック焼結体の両端面
上において平面的な形状に形成されるため、第３の電極
層と半田付け層との接合構造が柔軟な構造となる。この
ため、この熱応力や外力によるストレスの緩和効果が大
きくなり、外部電極の内側の電極層及びセラミック焼結
体への外力の影響を抑制することができ、セラミック焼
結体のクラックの発生を防止することができる。In such a structure, since the third electrode layer joined to the soldering layer is formed in a flat shape on both end faces of the ceramic sintered body, it is soldered to the third electrode layer. The joining structure with the attachment layer becomes a flexible structure. Therefore, the effect of relieving the stress caused by the thermal stress or the external force becomes large, the influence of the external force on the electrode layer inside the external electrode and the ceramic sintered body can be suppressed, and the cracking of the ceramic sintered body can be prevented. Can be prevented.
【００２２】さらに、本発明の限定された局面に従うセ
ラミック電子部品は、第１の電極層と第２の電極層との
間に、自身の内側及び外側に形成される他の電極層より
も弾性度が大きく、かつ導電性を有する導電性樹脂層を
備えている。この構成は、上記の第３の電極層の構成に
付加して構成されている。従って、その作用において
は、以下の導電性樹脂層の作用がさらに付加される。す
なわち、半田付け層と接合された第３の電極層を介して
外部からのストレスが加えられた場合、導電性樹脂層
は、他の電極層に比べて弾性度が大きいため、この導電
性樹脂層が変形し、ストレスを緩和する。このため、ス
トレスがさらに下層側の電極層あるいはセラミック焼結
体に伝えられるのを防止し、セラミック焼結体のクラッ
クの発生を防止することができる。Furthermore, the ceramic electronic component according to the limited aspect of the present invention is more elastic than the other electrode layers formed inside and outside itself between the first electrode layer and the second electrode layer. A conductive resin layer having a high degree of conductivity is provided. This structure is added to the structure of the third electrode layer described above. Therefore, in the operation, the following operation of the conductive resin layer is further added. That is, when an external stress is applied through the third electrode layer joined to the soldering layer, the conductive resin layer has a higher elasticity than the other electrode layers. The layers deform and relieve stress. Therefore, it is possible to prevent the stress from being further transmitted to the electrode layer or the ceramic sintered body on the lower layer side and to prevent the generation of cracks in the ceramic sintered body.
【００２３】さらに、本発明の他の限定された局面に従
うセラミック電子部品は、第２の電極層と第３の電極層
との間に、その内側及び外側に形成される他の電極層よ
りも破断強度の小さい材料よりなる低強度合金層が形成
されている。この構成も、上記の導電性樹脂層と同様
に、セラミック焼結体の端面上にのみ形成された形状を
有する第３の電極層構造に付加して構成される。そし
て、低強度合金層は、半田付け層を介して外部電極に外
力によるストレスが加わった場合、他の電極層よりも先
にこの低強度合金層が部分的な亀裂や破断を生じ、これ
によって外部からのストレスを吸収する働きをなす。従
って、この低強度合金層より下層にある電極層あるいは
セラミック焼結体に外力の影響が及ぶことを防止し、結
果的にセラミック焼結体のクラックの発生を防止するこ
とができる。Further, according to another limited aspect of the present invention, the ceramic electronic component has a second electrode layer and a third electrode layer which are formed inside and outside the other electrode layers. A low-strength alloy layer made of a material having a small breaking strength is formed. Similar to the above-mentioned conductive resin layer, this structure is also added to the third electrode layer structure having a shape formed only on the end face of the ceramic sintered body. Then, the low-strength alloy layer causes partial cracking or rupture of this low-strength alloy layer before other electrode layers when stress is applied to the external electrode through the soldering layer due to an external force, and thereby, It acts to absorb external stress. Therefore, it is possible to prevent an external force from affecting the electrode layer or the ceramic sintered body located below the low-strength alloy layer, and consequently prevent the ceramic sintered body from cracking.
【００２４】[0024]
【発明の実施例】以下、図面を参照しつつ実施例を説明
することにより、本発明を明らかにする。BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be clarified by describing embodiments with reference to the drawings.
【００２５】第１の実施例 図１は、本発明の第１の実施例によるチップ型積層コン
デンサの外観を示す斜視図であり、図２は、その断面構
造図である。 First Embodiment FIG. 1 is a perspective view showing the external appearance of a chip type multilayer capacitor according to the first embodiment of the present invention, and FIG. 2 is a sectional structural view thereof.
【００２６】積層コンデンサ１０は、セラミック焼結体
１１を用いて構成されている。セラミック焼結体１１
は、チタン酸バリウムなどの誘電体セラミックよりな
り、その内部に内部電極１２（一つの内部電極のみ代表
して付番する）が形成されている。The multilayer capacitor 10 is constructed by using a ceramic sintered body 11. Ceramic sintered body 11
Is made of a dielectric ceramic such as barium titanate, and an internal electrode 12 (only one internal electrode is numbered as a representative) is formed therein.
【００２７】内部電極１２は、セラミック層を介して重
なり合うように配置されている。複数の内部電極１２
は、交互にその端部がセラミック焼結体１１の一方端面
側と他方端面側に露出している。The internal electrodes 12 are arranged so as to overlap with each other with a ceramic layer interposed therebetween. Multiple internal electrodes 12
Are alternately exposed at one end face side and the other end face side of the ceramic sintered body 11.
【００２８】セラミック焼結体１１の両端部には外部電
極１３ａ，１３ｂが形成されている。外部電極１３ａ，
１３ｂは共に同じ構造を有しており、説明の便宜上、以
下では一方の外部電極１３ａを参照して説明する。External electrodes 13a and 13b are formed on both ends of the ceramic sintered body 11. External electrode 13a,
Both 13b have the same structure, and for convenience of explanation, they will be described below with reference to one external electrode 13a.
【００２９】第１の電極層１４ａは、Ａｇ、Ａｇ−Ｐ
ｄ、Ｃｕなどの金属粉末を成分とする導電ペーストをセ
ラミック焼結体１１の端面及び上下面並びに側面に塗布
し、乾燥させた後、焼き付けることにより形成されてい
る。そして、第１の電極層１４ａは、１０〜１００μｍ
程度の厚みを有し、かつセラミック焼結体１１の端面に
強固に密着されている。The first electrode layer 14a is made of Ag or Ag-P.
It is formed by applying a conductive paste containing a metal powder such as d or Cu to the end faces, upper and lower faces and side faces of the ceramic sintered body 11, drying it, and then baking it. And the 1st electrode layer 14a is 10-100 micrometers.
It has a certain thickness and is firmly adhered to the end surface of the ceramic sintered body 11.
【００３０】第２の電極層１５ａは、第１の電極層１４
ａの表面を覆うように形成されている。第２の電極層１
５ａは、ＮｉやＣｕなどの材料からなる電極層を厚み２
〜３μｍ程度にメッキすることにより形成されている。
この第２の電極層１５ａは第１の電極層１４ａの半田食
われされるのを防止するために形成されている。The second electrode layer 15a corresponds to the first electrode layer 14
It is formed so as to cover the surface of a. Second electrode layer 1
5a is an electrode layer made of a material such as Ni or Cu having a thickness of 2
It is formed by plating to about 3 μm.
The second electrode layer 15a is formed in order to prevent the first electrode layer 14a from being eroded by solder.
【００３１】さらに、第３の電極層１６ａは、第２の電
極層１５ａの表面を覆うように形成されている。第３の
電極層１６ａは、Ｓｎ、Ｓｎ−Ｐｂ合金などを厚み３〜
５μｍ程度にメッキすることにより形成されている。こ
の電極層は、回路基板１００上での実装の際に、外部電
極１３ａと配線電極１０１との半田付け性を高めるため
に形成されている。Further, the third electrode layer 16a is formed so as to cover the surface of the second electrode layer 15a. The third electrode layer 16a is made of Sn, Sn—Pb alloy, or the like and has a thickness of 3 to
It is formed by plating to about 5 μm. This electrode layer is formed in order to enhance solderability between the external electrode 13a and the wiring electrode 101 during mounting on the circuit board 100.
【００３２】さらに、セラミック焼結体１１の表面上に
はエポキシ樹脂層１７が形成されている。このエポキシ
樹脂層１７は、セラミック焼結体１１の上面、下面及び
両側面上に延びる外部電極１３ａ，１３ｂの先端部を覆
うように形成されている。特に、重要な点は、セラミッ
ク焼結体１１の下面、すなわち回路基板あるいは配線電
極と対面する表面（以下、下部表面と称する）上におい
て、外部電極１３ａ，１３ｂの先端部を覆っていること
である。従って、セラミック焼結体１１の下部表面上に
おいて外部電極の第３の電極層１５ａの露出表面は、セ
ラミック焼結体１１の両端部近傍に限定されている。エ
ポキシ樹脂層１７は半田との付着性がない。従って、図
２に示すように、この積層コンデンサ１０を回路基板１
００の配線電極１０１上に半田付けした場合、半田付け
層１８ａは第３の電極層１５ａの露出表面とのみ融着
し、エポキシ樹脂層１７表面とは融着しない。このた
め、半田付け層１８ａは主にセラミック焼結体１１の端
面上に位置する第３の電極層１５ａの端面側領域と接合
し、下部表面側には回り込んで形成されない。この結
果、半田付け層１８ａと外部電極１３ａとの接合構造
は、従来のように半田付け層がセラミック焼結体の下部
表面側に回り込んだ様な剛な構造に比べ、柔軟な構造と
なっている。従って、半田付け工程時の加熱冷却による
熱応力や、回路基板の撓み等による物理的ストレスなど
が半田付け層１８ａから外部電極１３ａに加えられた場
合でも、この半田付け層１８ａと外部電極１３ａとの接
合構造近傍においてそのストレスを緩和することができ
る。その結果、セラミック焼結体１１に伝えられるスト
レスが低減され、クラックの発生が防止できる。Further, an epoxy resin layer 17 is formed on the surface of the ceramic sintered body 11. The epoxy resin layer 17 is formed so as to cover the tip ends of the external electrodes 13a and 13b extending on the upper surface, the lower surface and both side surfaces of the ceramic sintered body 11. In particular, the important point is that the tips of the external electrodes 13a and 13b are covered on the lower surface of the ceramic sintered body 11, that is, on the surface facing the circuit board or the wiring electrode (hereinafter referred to as the lower surface). is there. Therefore, the exposed surface of the third electrode layer 15a of the external electrode on the lower surface of the ceramic sintered body 11 is limited to the vicinity of both ends of the ceramic sintered body 11. The epoxy resin layer 17 has no adhesiveness to solder. Therefore, as shown in FIG.
When it is soldered on the wiring electrode 101 of No. 00, the soldering layer 18a is fused only to the exposed surface of the third electrode layer 15a and not to the surface of the epoxy resin layer 17. Therefore, the soldering layer 18a is mainly joined to the end face side region of the third electrode layer 15a located on the end face of the ceramic sintered body 11 and is not formed around the lower surface side. As a result, the joint structure between the soldering layer 18a and the external electrode 13a has a flexible structure as compared with the conventional rigid structure in which the soldering layer is wrapped around the lower surface side of the ceramic sintered body. ing. Therefore, even when thermal stress due to heating and cooling during the soldering process or physical stress due to bending of the circuit board or the like is applied to the external electrode 13a from the soldering layer 18a, the soldering layer 18a and the external electrode 13a The stress can be relieved in the vicinity of the junction structure. As a result, the stress transmitted to the ceramic sintered body 11 is reduced, and the occurrence of cracks can be prevented.
【００３３】なお、上記のエポキシ樹脂層１７に替え、
フェノール樹脂等を用いてもよい。これは、以下のエポ
キシ樹脂を用いる実施例においても同様に適用できる。In place of the above epoxy resin layer 17,
You may use phenol resin etc. This can be similarly applied to the following examples using the epoxy resin.
【００３４】第２の実施例 図３は、本発明の第２の実施例による積層コンデンサの
外観構造を示す斜視図であり、図４は、その断面構造図
である。第２の実施例は、第１の実施例に比べ、エポキ
シ樹脂層１７の形成位置のみが異なるものである。従っ
て、他の構成、すなわち参照番号２１〜２６及び２８
ａ，２８ｂは、各々第１の実施例の参照番号１１〜１６
及び１８ａ，１８ｂに相当するものである。 Second Embodiment FIG. 3 is a perspective view showing the external structure of a multilayer capacitor according to the second embodiment of the present invention, and FIG. 4 is a sectional structure view thereof. The second embodiment differs from the first embodiment only in the formation position of the epoxy resin layer 17. Therefore, other configurations, namely reference numbers 21-26 and 28
a and 28b are reference numbers 11 to 16 of the first embodiment, respectively.
And 18a and 18b.
【００３５】エポキシ樹脂層２７は、セラミック焼結体
２１の下部表面上に位置する外部電極２３ａ，２３ｂの
先端部表面のみを覆うように形成されている。これは、
半田付け層２８ａ，２８ｂがセラミック焼結体２１の下
部表面側に回り込んで形成されるのを防止するためであ
り、その効果は第１の実施例と同様に得ることができ
る。すなわち、第２の実施例のエポキシ樹脂層２７は、
半田付け層２８ａ，２８ｂの柔軟な接合構造を構成する
ためにさほど重要でない領域にエポキシ樹脂層を形成す
るのを省略したものである。The epoxy resin layer 27 is formed so as to cover only the tip end surfaces of the external electrodes 23a and 23b located on the lower surface of the ceramic sintered body 21. this is,
This is to prevent the soldering layers 28a and 28b from forming around the lower surface side of the ceramic sintered body 21, and the effect can be obtained as in the first embodiment. That is, the epoxy resin layer 27 of the second embodiment is
The formation of the epoxy resin layer in a region that is not so important for forming a flexible joint structure of the soldering layers 28a and 28b is omitted.
【００３６】第３の実施例 図５は、本発明の第３の実施例による積層コンデンサの
外観構造を示す斜視図であり、図６は、その断面構造図
である。 Third Embodiment FIG. 5 is a perspective view showing the external structure of a multilayer capacitor according to the third embodiment of the present invention, and FIG. 6 is a sectional structure view thereof.
【００３７】この積層コンデンサ３０は、セラミック焼
結体３１及び内部電極３２については第１及び第２の実
施例と同様の構成が用いられている。また、セラミック
焼結体３１の両端面に形成された外部電極３３ａ，３３
ｂは、各々同じ複数の電極層の積層構造を有している。
以下では、説明の便宜上、一方の外部電極３３ａを参照
してその構造を説明する。In this multilayer capacitor 30, the ceramic sintered body 31 and the internal electrode 32 have the same structure as in the first and second embodiments. In addition, external electrodes 33a, 33 formed on both end surfaces of the ceramic sintered body 31
b has a laminated structure of the same plurality of electrode layers.
Hereinafter, for convenience of description, the structure will be described with reference to one of the external electrodes 33a.
【００３８】第３の実施例においては、第１の実施例に
おける第１の電極層１４ａに相当する電極層が、第１の
電極層３４ａと第４の電極層３５ａの２層構造から構成
されている。下層側の第１の電極層３４ａは半田に濡れ
ないあるいは濡れにくい性質を有する材料の電極層と
し、上層の第４の電極層３５ａはメッキ付のよい電極層
として構成される。例えば、第１の電極層３４ａはＡｇ
などの金属粉末を成分とする導電ペースト内にガラスフ
リット４％程度含有させたものをセラミック焼結体３１
の両端面に塗布し、ガラスフリットの軟下点よりも２０
０℃高い温度で焼き付けることにより形成されている。In the third embodiment, the electrode layer corresponding to the first electrode layer 14a in the first embodiment is composed of the two-layer structure of the first electrode layer 34a and the fourth electrode layer 35a. ing. The first electrode layer 34a on the lower layer side is an electrode layer made of a material having a property of not getting wet or hardly getting wet by solder, and the fourth electrode layer 35a of the upper layer is formed as an electrode layer having good plating. For example, the first electrode layer 34a is Ag
A ceramic paste 31 containing about 4% of glass frit in a conductive paste containing a metal powder such as
Apply to both end faces of the glass frit, and it is 20
It is formed by baking at a temperature higher by 0 ° C.
【００３９】また、第４の電極層３５ａは、ガラスフリ
ットを含まず、Ａｇなどの金属粉末を成分とする導電ペ
ーストをセラミック焼結体３１の両端面に塗布し、第１
の電極層３４ａ内のガラスフリットの軟下点付近の温度
で焼き付けて形成されている。The fourth electrode layer 35a is formed by applying a conductive paste containing no glass frit and containing metal powder such as Ag as a component to both end surfaces of the ceramic sintered body 31.
It is formed by baking at a temperature near the soft lower point of the glass frit in the electrode layer 34a.
【００４０】さらに、第２の電極層３６ａは、第４の電
極層３５ａの表面を覆うように形成されている。この第
２の電極層３６ａは、第１の実施例と同様に、ＮｉやＣ
ｕなどの材料からなるメッキ層を厚み２〜３μｍ程度に
形成して構成され、第４の電極層３５ａの半田食われを
防止するために設けられている。Further, the second electrode layer 36a is formed so as to cover the surface of the fourth electrode layer 35a. This second electrode layer 36a is made of Ni or C, as in the first embodiment.
A plating layer made of a material such as u is formed to have a thickness of about 2 to 3 μm, and is provided to prevent solder erosion of the fourth electrode layer 35a.
【００４１】さらに、第３の電極層３７ａは第２の電極
層３６ａの表面上に形成されている。第３の電極層３７
ａは、第１の実施例による第３の電極層と同様に、Ｓ
ｎ、Ｓｎ−Ｐｂ合金などを厚み３〜５μｍ程度にメッキ
することにより形成されており、外部電極３３ａと回路
基板１００上の配線電極１０１との半田付け性を高める
ために形成されている。Further, the third electrode layer 37a is formed on the surface of the second electrode layer 36a. Third electrode layer 37
a is S, similar to the third electrode layer according to the first embodiment.
It is formed by plating n, Sn—Pb alloy or the like to a thickness of about 3 to 5 μm, and is formed to enhance the solderability of the external electrode 33a and the wiring electrode 101 on the circuit board 100.
【００４２】図６に示すように、この積層コンデンサ３
０を回路基板１００の配線電極１０１の表面に半田付け
すると、例えば半田付け層３８ａは第３の電極層３７ａ
表面と配線電極表面とにまたがって形成される。セラミ
ック焼結体３１の下部表面側においては、第１の電極層
３４ａの先端部が露出しているにも係わらず、半田付け
層３８ａはこの第１の電極層３４ａの露出表面に形成さ
れていない。これは、第１の電極層３４ａが半田の濡れ
性の低い材料から構成されているためである。このよう
な構造により、第１及び第２の実施例と同様に、外部電
極に加わるストレスを緩和し、セラミック焼結体３１の
クラックの発生を防止する。As shown in FIG. 6, this multilayer capacitor 3
When 0 is soldered to the surface of the wiring electrode 101 of the circuit board 100, for example, the soldering layer 38a becomes the third electrode layer 37a.
It is formed straddling the surface and the wiring electrode surface. On the lower surface side of the ceramic sintered body 31, the soldering layer 38a is formed on the exposed surface of the first electrode layer 34a, although the tip of the first electrode layer 34a is exposed. Absent. This is because the first electrode layer 34a is made of a material having low solder wettability. With such a structure, similarly to the first and second embodiments, the stress applied to the external electrodes is relaxed and the generation of cracks in the ceramic sintered body 31 is prevented.
【００４３】第４の実施例 図７は、本発明の第４の実施例による積層コンデンサ４
０の断面構造図である。この第４の実施例による積層コ
ンデンサ４０は、従来のように３層構造の外部電極の表
面上に部分的にエポキシ樹脂層２７を形成した後、さら
に電極層を構成したものである。以下、その外部電極の
構造につき、説明の便宜上、一方の外部電極４３ａを参
照して説明する。 Fourth Embodiment FIG. 7 shows a multilayer capacitor 4 according to a fourth embodiment of the present invention.
FIG. In the multilayer capacitor 40 according to the fourth embodiment, an epoxy resin layer 27 is partially formed on the surface of an external electrode having a three-layer structure as in the conventional case, and then an electrode layer is further configured. Hereinafter, the structure of the external electrode will be described with reference to one external electrode 43a for convenience of description.
【００４４】第１の電極層４４ａ、第２の電極層４５
ａ、第４の電極層４６ａは従来と同様に各々導電ペース
トの焼き付け層、半田食われ防止層及び半田メッキ層か
ら構成されている。そして、この３層の電極層はセラミ
ック焼結体１の両端部の上面、下面、両側面において対
称に形成されている。The first electrode layer 44a and the second electrode layer 45
The a and the fourth electrode layers 46a are each composed of a conductive paste baking layer, a solder corrosion preventing layer, and a solder plating layer, as in the conventional case. The three electrode layers are formed symmetrically on the upper surface, lower surface and both side surfaces of both ends of the ceramic sintered body 1.
【００４５】さらに、エポキシ樹脂層２７は、セラミッ
ク焼結体４１の下部表面側において第４の電極層４６ａ
の先端部を覆うように形成されている。そして、このエ
ポキシ樹脂層２７が形成された状態で、第５の電極層４
７ａが第４の電極層４６ａの表面上に形成されている。
第５の電極層４７ａは、ＮｉあるいはＣｕなどの材料の
メッキ層から構成されている。Further, the epoxy resin layer 27 is formed on the lower surface side of the ceramic sintered body 41 by the fourth electrode layer 46a.
Is formed so as to cover the tip of the. Then, in a state where the epoxy resin layer 27 is formed, the fifth electrode layer 4
7a is formed on the surface of the fourth electrode layer 46a.
The fifth electrode layer 47a is composed of a plated layer of a material such as Ni or Cu.
【００４６】さらに、第３の電極層４８ａが第５の電極
層４７ａの表面上に形成されている。この第３の電極層
４８ａはＳｎあるいはＳｎ−Ｐｂなどのメッキ層から構
成されている。Further, the third electrode layer 48a is formed on the surface of the fifth electrode layer 47a. The third electrode layer 48a is composed of a plating layer such as Sn or Sn-Pb.
【００４７】このような第５及び第３の電極層４７ａ，
４８ａは、セラミック焼結体４１の下部表面側におい
て、その先端部がエポキシ樹脂層２７の端面と当接する
位置に形成されており、この位置は第１の電極層４５ａ
の先端部に比べてセラミック焼結体４１の端面側に後退
している。従って、第３の電極層４８ａと融着して形成
される半田付け層４９ａは、エポキシ樹脂層２７によっ
てセラミック焼結体４１の下部表面側に回り込んで形成
されるのを阻害される。これにより、第１ないし第３の
実施例と同様に、半田付け層４９ａの接合構造が柔軟と
なり、セラミック焼結体１１内のクラックの発生が防止
される。Such fifth and third electrode layers 47a,
48a is formed on the lower surface side of the ceramic sintered body 41 at a position where its tip portion abuts on the end face of the epoxy resin layer 27, and this position is the first electrode layer 45a.
Is recessed toward the end face side of the ceramic sintered body 41 as compared with the front end portion of the. Therefore, the soldering layer 49a formed by fusion bonding with the third electrode layer 48a is prevented from being formed around the lower surface side of the ceramic sintered body 41 by the epoxy resin layer 27. As a result, similarly to the first to third embodiments, the joint structure of the soldering layer 49a becomes flexible, and the generation of cracks in the ceramic sintered body 11 is prevented.
【００４８】第５の実施例 図８（ａ）は、本発明の第５の実施例による積層コンデ
ンサの断面構造図である。この第５の実施例による積層
コンデンサ５０は、図３及び図４に示した第２の実施例
と比較して、第２の電極層５５ａ，５５ｂの構成のみが
相違し、それ以外の構成は第２の実施例と同様である。
従って、セラミック焼結体５１、内部電極５２、第１の
電極層５４ａ、５４ｂ、第３の電極層５６ａ、５６ｂ及
びエポキシ樹脂層２７は各々第２の実施例によるセラミ
ック焼結体２１、内部電極２２、第１の電極層２４ａ，
２４ｂ、第３の電極層２６ａ、２６ｂ及びエポキシ樹脂
層２７と同様であるため、再度の説明を省略する。 Fifth Embodiment FIG. 8A is a sectional structural view of a multilayer capacitor according to a fifth embodiment of the present invention. The multilayer capacitor 50 according to the fifth embodiment differs from the second embodiment shown in FIGS. 3 and 4 only in the configuration of the second electrode layers 55a and 55b, and other configurations are the same. This is similar to the second embodiment.
Therefore, the ceramic sintered body 51, the internal electrode 52, the first electrode layers 54a and 54b, the third electrode layers 56a and 56b, and the epoxy resin layer 27 are the ceramic sintered body 21 and the internal electrode according to the second embodiment, respectively. 22, the first electrode layer 24a,
24b, the third electrode layers 26a and 26b, and the epoxy resin layer 27 are the same as those of the first embodiment, and thus the repetitive description will be omitted.
【００４９】第５の実施例による第２の電極層５５ａ
は、エポキシ樹脂、フェノール樹脂、アクリル樹脂また
はシリコン樹脂などの熱硬化性樹脂に、Ａｇ、Ｃｕなど
の導電性粉末を分散させることにより構成されており、
かつその厚みは１０〜１００μｍの範囲に形成されてい
る。この導電性樹脂層からなる第２の電極層５５ａは、
他の電極層５４ａ、５６ａに比べ、弾性度が大きいた
め、外力が加わった場合、その外力による歪みは他の電
極層よりもこの第２の電極層５５ａに集中的に作用す
る。その結果、図８（ｂ）に示すように、この第２の電
極層５５ａの導電性樹脂層内に部分的に亀裂が入り、そ
の一部が剥離して変形を生じる。このような変形が生じ
ると、外部からのストレスがその変形によって吸収され
る。従ってセラミック焼結体５１側にはストレスが伝え
られず、セラミック焼結体５１内にクラックが発生する
のを防止することができる。しかも、導電性樹脂層は部
分的な亀裂が生じるにすぎず、外部電極間の導電性はな
お確保される。Second electrode layer 55a according to the fifth embodiment
Is formed by dispersing a conductive powder such as Ag or Cu in a thermosetting resin such as an epoxy resin, a phenol resin, an acrylic resin or a silicone resin,
Moreover, the thickness thereof is formed in the range of 10 to 100 μm. The second electrode layer 55a made of this conductive resin layer is
Since the degree of elasticity is larger than that of the other electrode layers 54a and 56a, when an external force is applied, the strain due to the external force acts more intensively on the second electrode layer 55a than on the other electrode layers. As a result, as shown in FIG. 8B, a crack is partially formed in the conductive resin layer of the second electrode layer 55a, and a part thereof is peeled off to cause deformation. When such deformation occurs, external stress is absorbed by the deformation. Therefore, no stress is transmitted to the side of the ceramic sintered body 51, and it is possible to prevent cracks from being generated in the ceramic sintered body 51. Moreover, the conductive resin layer is only partially cracked, and the conductivity between the external electrodes is still ensured.
【００５０】この第２の電極層５５ａの部分的剥離など
によるストレス緩和作用は、エポキシ樹脂層２７を用い
た半田付け層５７ａの柔軟な接合構造による作用と組合
わさって、外力などによるストレスに対する緩和作用を
より確実に行わせることになり、さらに信頼性の高い積
層コンデンサ５０を得ることができる。The stress relieving action due to the partial peeling of the second electrode layer 55a is combined with the action due to the flexible joint structure of the soldering layer 57a using the epoxy resin layer 27 to relieve the stress due to an external force or the like. The operation is performed more reliably, and the multilayer capacitor 50 having higher reliability can be obtained.
【００５１】第６の実施例 図９（ａ）は、本発明の第６の実施例による積層コンデ
ンサ６０の断面構造図である。この第６の実施例による
積層コンデンサ６０は、第５の実施例と同様に、半田付
け層６９ａ，６９ｂに接合される最外層の電極層６８
ａ，６８ｂの下層側に大きな歪みを吸収し得る層を設け
ることによりストレスを緩和するように構成している。
そして、そのような層として、他の電極層よりも破断強
度の低い電極層を構成している。 Sixth Embodiment FIG. 9A is a sectional structural view of a multilayer capacitor 60 according to a sixth embodiment of the present invention. The multilayer capacitor 60 according to the sixth embodiment has the outermost electrode layer 68 joined to the soldering layers 69a and 69b as in the fifth embodiment.
By providing a layer capable of absorbing a large strain on the lower layer side of a and 68b, the stress is relieved.
Then, as such a layer, an electrode layer having a lower breaking strength than other electrode layers is formed.
【００５２】すなわち、例えば外部電極６３ａの構成を
参照して、外部電極６３ａは、第１の電極層６４ａと第
３の電極層６８ａとの間に、第２の電極層６５ａ、第４
の電極層６６ａ及び第５の電極層６７ａが形成されてい
る。That is, referring to, for example, the structure of the external electrode 63a, the external electrode 63a includes the second electrode layer 65a and the fourth electrode layer 65a between the first electrode layer 64a and the third electrode layer 68a.
The electrode layer 66a and the fifth electrode layer 67a are formed.
【００５３】第２の電極層６５ａは、第１の電極層６４
ａの半田食われを防止するための層であり、Ｎｉあるい
はＣｕなどの材料から構成される。第４の電極層６６ａ
は、低強度合金層として形成されたもので、他の電極層
よりも破断強度の低い材料、例えばＳｎ−Ｐｂなどの材
料から構成される。The second electrode layer 65a is the same as the first electrode layer 64.
It is a layer for preventing solder erosion of a and is made of a material such as Ni or Cu. Fourth electrode layer 66a
Is formed as a low-strength alloy layer, and is made of a material having a lower breaking strength than other electrode layers, for example, a material such as Sn-Pb.
【００５４】さらに、第５の電極層６７ａは、第４の電
極層６６ａの半田食われを防止するために設けられた層
であり、ＮｉあるいはＣｕのメッキ層などから構成され
る。具体例として、第２の電極層６５ａは厚さが３μｍ
のＮｉメッキ層、第４の電極層６６ａが厚さ６μｍのＳ
ｎ−Ｐｂメッキ層、第５の電極層６７ａが厚みが４μｍ
以上、例えば１０μｍのＮｉメッキ層、そして第３の電
極層６８ａが厚さ３μｍのＳｎ−Ｐｂのメッキ層から構
成される。なお、第５の電極層６７ａの厚みは熱サイク
ル試験（温度範囲が−５５〜１２５℃、２００サイク
ル）を行い破断の有無を確認して定められている。すな
わち、低強度合金層である第４の電極層６６ａ表面に形
成されるＮｉメッキ層６７ａの膜厚が３μｍ以下の場合
には、このＮｉメッキ層６７ａが破断する問題が生じ
た。従って、この層の厚みを上記のように４μｍ以上と
定めている。Further, the fifth electrode layer 67a is a layer provided to prevent solder erosion of the fourth electrode layer 66a, and is composed of a Ni or Cu plating layer or the like. As a specific example, the second electrode layer 65a has a thickness of 3 μm.
Of the Ni plating layer and the fourth electrode layer 66a having a thickness of 6 μm
The thickness of the n-Pb plated layer and the fifth electrode layer 67a is 4 μm
As described above, for example, the Ni plating layer having a thickness of 10 μm and the third electrode layer 68a are formed of the Sn—Pb plating layer having a thickness of 3 μm. The thickness of the fifth electrode layer 67a is determined by performing a thermal cycle test (temperature range: −55 to 125 ° C., 200 cycles) and confirming the presence or absence of breakage. That is, when the thickness of the Ni plating layer 67a formed on the surface of the fourth electrode layer 66a, which is a low strength alloy layer, is 3 μm or less, the Ni plating layer 67a breaks. Therefore, the thickness of this layer is set to 4 μm or more as described above.
【００５５】また、第３の電極層６６ａの半田の破断強
度は、第２の電極層６５ａやＮｉメッキ層６７ａのＮｉ
の破断強度に比べて低い。このため、外部電極６３ａに
外力などによるストレスが加わった場合、そのストレス
が低強度の外部電極６６ａに集中し、部分的な破断や剥
離を生じさせる。その結果、図９（ｂ）に示すように、
第４の電極層６６ａの内部が部分的に破断し、あるいは
第５の電極層６７ａとの接合面において剥離を生じたり
して変形する。その結果、外部電極の変形によりストレ
スが緩和され、セラミック焼結体６１側に伝えられるの
を防止する。The breaking strength of the solder of the third electrode layer 66a depends on the Ni of the second electrode layer 65a and the Ni plating layer 67a.
It is lower than the breaking strength. Therefore, when stress is applied to the external electrode 63a due to an external force or the like, the stress is concentrated on the low-strength external electrode 66a, causing partial breakage or peeling. As a result, as shown in FIG.
The inside of the fourth electrode layer 66a is partially broken, or peeled off at the joint surface with the fifth electrode layer 67a to be deformed. As a result, the stress is relieved due to the deformation of the external electrode, and the stress is prevented from being transmitted to the ceramic sintered body 61 side.
【００５６】第７の実施例 図１０は、本発明の第７の実施例による積層コンデンサ
７０の断面構造を示す断面構造斜視図である。この積層
コンデンサ７０は、第１の実施例と比較して外部電極７
３ａ，７３ｂの構造が相違しており、セラミック焼結体
７１及び内部電極７２の構成は同様である。従って、こ
こでは主に外部電極７３ａ，７３ｂの構造について説明
する。 Seventh Embodiment FIG. 10 is a sectional structure perspective view showing a sectional structure of a multilayer capacitor 70 according to a seventh embodiment of the present invention. This multilayer capacitor 70 has the external electrode 7 as compared with the first embodiment.
The structures of 3a and 73b are different, and the configurations of the ceramic sintered body 71 and the internal electrode 72 are the same. Therefore, the structure of the external electrodes 73a and 73b will be mainly described here.
【００５７】例えば、一方の外部電極７３ａを参照し
て、第１の電極層７４ａは、セラミック焼結体７１の端
部においてセラミック焼結体７１の上面、下面、両側面
及び端面の５面にまたがって形成されている。この第１
の電極層７４ａはＡｇ、Ａｇ−Ｐｄ、Ｃｕなどの金属粉
末及び多量のガラス成分を含む導電ペーストを塗布し、
焼き付けることにより形成されている。For example, referring to one external electrode 73a, the first electrode layer 74a is formed on the upper surface, the lower surface, both side surfaces and the end surface of the ceramic sintered body 71 at the end of the ceramic sintered body 71. It is formed astride. This first
The electrode layer 74a is coated with a conductive paste containing a metal powder such as Ag, Ag-Pd, and Cu and a large amount of glass component,
It is formed by baking.
【００５８】第４の電極層７５ａは、導電性樹脂を、第
１の電極層７４ａのセラミック焼結体７１の端面上に位
置する領域にのみ塗布し、硬化処理して形成されてい
る。導電性樹脂としては、エポキシ樹脂、アクリル樹
脂、シリコン樹脂、フェノール樹脂などの熱硬化性樹脂
にＡｇ、Ｃｕなどの導電性粉末を分散させたものが用い
られる。The fourth electrode layer 75a is formed by applying a conductive resin only to a region of the first electrode layer 74a located on the end surface of the ceramic sintered body 71 and curing the resin. As the conductive resin, a thermosetting resin such as an epoxy resin, an acrylic resin, a silicon resin, or a phenol resin in which conductive powder such as Ag or Cu is dispersed is used.
【００５９】第２の電極層７６ａは、第４の電極層７５
ａの表面上にのみ形成されており、ＮｉあるいはＣｕな
どの材料のメッキ層から構成されている。さらに、第３
の電極層７７ａは、第２の電極層７６ａの表面上にその
形状に倣って形成されており、ＳｎあるいはＳｎ−Ｐｂ
などの材料のメッキ層から構成されている。The second electrode layer 76a is the fourth electrode layer 75.
It is formed only on the surface of a and is composed of a plated layer of a material such as Ni or Cu. Furthermore, the third
The electrode layer 77a is formed on the surface of the second electrode layer 76a according to its shape, and is formed of Sn or Sn-Pb.
It is composed of a plated layer of material such as.
【００６０】第７の実施例による積層コンデンサ７０
は、回路基板上の配線電極と半田によって接合される第
３の電極層７７ａがセラミック焼結体７１の端面側にの
み形成されており、すなわち下部表面側にほとんど形成
されていない。このため、回路基板側の配線電極と半田
付けを行った場合、半田付け層はセラミック焼結体７１
の端面側にのみ形成された第３の電極層７７ａの表面と
のみ接合される。このため、第１及び第２の実施例と同
様に、半田付け層と第３の電極層７７ａとの接合構造の
柔軟性により、ストレスを吸収し、セラミック焼結体７
１の内部にクラックが生じるのを防止することができ
る。Multilayer capacitor 70 according to the seventh embodiment.
The third electrode layer 77a bonded to the wiring electrodes on the circuit board by soldering is formed only on the end face side of the ceramic sintered body 71, that is, it is hardly formed on the lower surface side. Therefore, when the wiring electrode on the circuit board side is soldered, the soldering layer is the ceramic sintered body 71.
Is joined only to the surface of the third electrode layer 77a formed only on the end face side of the. Therefore, similar to the first and second embodiments, the flexibility of the joint structure between the soldering layer and the third electrode layer 77a absorbs the stress, and the ceramic sintered body 7
It is possible to prevent cracks from being generated inside 1.
【００６１】さらに、この構造は、外部電極の破断を防
止し得る効果も奏する。この効果について図１１を借用
して説明する。例えば、第４の電極層７５ａ、第２の電
極層７６ａ及び第３の電極層７７ａを第１の電極層７６
ａの表面の全面に回り込むように形成した場合には、外
部電極７３ａ全体がセラミック焼結体７１の端部の５面
（上面、下面、両側面、端面）を覆うキャップ状に構成
される。このような外部電極に対して基板側から熱スト
レスが加わると、導電性樹脂層である第４の電極層７５
ａが変形を生じた際、第３の電極層７７ａ側面の端部に
応力集中を生じ、図１１に示すような亀裂Ａが生じ、導
電性樹脂層より外側の外部電極全体が亀裂Ａに沿って切
断されるという現象が生じた。ところが、本実施例のよ
うに、第１の電極層７６ａより外側に形成される各電極
層をセラミック焼結体７１の端面側にのみ形成すること
により、上記のような応力集中が防止でき、外部電極の
切断も防止することができる。Further, this structure also has an effect of preventing breakage of the external electrodes. This effect will be described with reference to FIG. 11. For example, the fourth electrode layer 75a, the second electrode layer 76a, and the third electrode layer 77a are replaced with the first electrode layer 76.
When formed so as to wrap around the entire surface of a, the entire external electrode 73a is formed in a cap shape that covers the five surfaces (upper surface, lower surface, both side surfaces, end surface) of the end portion of the ceramic sintered body 71. When thermal stress is applied to such external electrodes from the substrate side, the fourth electrode layer 75, which is a conductive resin layer, is formed.
When a is deformed, stress concentration occurs at the end portion of the side surface of the third electrode layer 77a, and a crack A as shown in FIG. 11 occurs, and the entire external electrode outside the conductive resin layer follows the crack A. The phenomenon of being cut off occurred. However, by forming each electrode layer formed outside the first electrode layer 76a only on the end face side of the ceramic sintered body 71 as in the present embodiment, the stress concentration as described above can be prevented, It is also possible to prevent disconnection of the external electrodes.
【００６２】さらに、具体例として、以下のようなチッ
プ型セラミックコンデンサを製造し、その効果の確認の
ための試験を行った。 ・積層コンデンサ素子７０：サイズ４．５ｍｍ×３．２
ｍｍ ・第１の電極層７４ａ：ＰｂＯ７０重量％、ＳｉＯ2 ３
０重量％を含むガラス６重量％と、Ａｇ粉を含む導電ペ
ーストを積層コンデンサ素子の端面から１ｍｍの位置ま
で浸漬塗布し、乾燥した後、温度８００℃で焼成して形
成。Further, as a specific example, the following chip type ceramic capacitor was manufactured and a test for confirming its effect was conducted. -Multilayer capacitor element 70: size 4.5 mm x 3.2
mm First electrode layer 74a: PbO 70% by weight, SiO 2 3
6 wt% glass containing 0 wt% and a conductive paste containing Ag powder are applied by dipping to a position 1 mm from the end face of the multilayer capacitor element, dried, and then baked at a temperature of 800 ° C.
【００６３】・第４の電極層７５ａ：エポキシ系導電性
樹脂を積層コンデンサ素子の端面にのみ塗布した後、温
度１５０℃で１時間硬化させて形成。 ・第２の電極層７６ａ：Ｎｉメッキ層を厚さ２〜３μｍ
で形成。Fourth electrode layer 75a: formed by applying an epoxy type conductive resin only on the end face of the multilayer capacitor element and then curing it at a temperature of 150 ° C. for 1 hour. Second electrode layer 76a: Ni plating layer having a thickness of 2 to 3 μm
Formed by.
【００６４】・第３の電極層７６ａ：Ｓｎメッキ層を厚
さ２〜４μｍで形成。 さらに、比較のために以下の条件のチップ型セラミック
コンデンサを製造した。Third electrode layer 76a: Sn plating layer is formed with a thickness of 2 to 4 μm. Further, for comparison, a chip-type ceramic capacitor under the following conditions was manufactured.
【００６５】比較例１：第１の電極層７４ａとしてＰｂ
Ｏ７０重量％、ＳｉＯ2 ３０重量％を含むガラス３重量
％と、Ａｇ粉を含む導電ペーストを具体例と同様に形成
し、さらにその表面上にＮｉメッキ層、Ｓｎメッキ層を
順次形成した。Comparative Example 1: Pb as the first electrode layer 74a
A conductive paste containing Ag powder and 3% by weight of glass containing 70% by weight of O and 30% by weight of SiO 2 was formed in the same manner as in the specific example, and a Ni plating layer and a Sn plating layer were sequentially formed on the surface thereof.
【００６６】比較例２：具体例と同様な積層構造の外部
電極を積層コンデンサ素子の端部の５面を覆うように形
成した。作製した各積層コンデンサを各々３６個ずつア
ルミニウム金属基板に半田付けし、−５５〜１２５℃の
温度サイクル試験を行った。その結果を表１に示す。Comparative Example 2: An external electrode having a laminated structure similar to that of the specific example was formed so as to cover five faces of the end portion of the laminated capacitor element. Thirty-six pieces of each of the produced multilayer capacitors were soldered to an aluminum metal substrate, and a temperature cycle test of −55 to 125 ° C. was performed. Table 1 shows the results.
【００６７】[0067]
【表１】 [Table 1]
【００６８】不良品の判定は、静電容量の低下率が１０
％以上となるものを不良として判定した。表１に示す結
果より、導電性樹脂層を用いない比較例１では温度サイ
クル５０を超える範囲でセラミック焼結体内に発生する
クラックによる不良が生じた。また、セラミック焼結体
の端部の５面を覆うように外部電極を形成した比較例２
においては、温度サイクル２００を超える範囲でＮｉ、
Ｓｎメッキ層及び導電性樹脂層の破断により電極層が剥
離するオープン不良が発生した。In the judgment of defective products, the rate of decrease in capacitance is 10
Those having a percentage of not less than% were judged as defective. From the results shown in Table 1, in Comparative Example 1 in which the conductive resin layer was not used, defects due to cracks generated in the ceramic sintered body occurred in the range exceeding the temperature cycle of 50. Further, Comparative Example 2 in which external electrodes were formed so as to cover the five faces of the end of the ceramic sintered body.
In the range of over 200 temperature cycles,
Due to the breakage of the Sn plating layer and the conductive resin layer, an open defect occurred in which the electrode layer was peeled off.
【００６９】これに対し、本発明の具体例による積層コ
ンデンサでは温度サイクル５００までの範囲において不
良の発生は見られず、セラミック焼結体内のクラックや
外部電極層のクラックは共に生じなかった。On the other hand, in the multilayer capacitor according to the specific example of the present invention, no defect was observed in the range up to the temperature cycle 500, and neither cracks in the ceramic sintered body nor cracks in the external electrode layer occurred.
【００７０】なお、この実施例における導電性樹脂層７
５ａに替えて、例えばＳｎ−Ｐｂなどの低強度合金層を
用いても構わない。さらに、上記第１〜第７の実施例に
よる電極構造は積層コンデンサのみに限定されるもので
はなく、同様の電極構造が用いられるセラミック電子部
品に対し、広く適用することができる。The conductive resin layer 7 in this embodiment is used.
Instead of 5a, a low strength alloy layer such as Sn-Pb may be used. Furthermore, the electrode structures according to the above-mentioned first to seventh embodiments are not limited to the monolithic capacitors, but can be widely applied to ceramic electronic parts using the same electrode structure.
【図１】本発明の第１の実施例による積層コンデンサの
外観斜視図。FIG. 1 is an external perspective view of a multilayer capacitor according to a first embodiment of the present invention.
【図２】第１の実施例による積層コンデンサの断面構造
図。FIG. 2 is a sectional structural view of the multilayer capacitor according to the first embodiment.
【図３】本発明の第２の実施例による積層コンデンサの
外観斜視図。FIG. 3 is an external perspective view of a multilayer capacitor according to a second embodiment of the present invention.
【図４】なお、上記の第１〜第７の実施例に示した外部
電極構造は、積層積層コンデンサに適用されるのみなら
ず、他の同様の電極構造を有するセラミック電子部品に
適用することができる。第２の実施例による積層コンデ
ンサの断面構造図。FIG. 4 Note that the external electrode structures shown in the above-described first to seventh embodiments are applicable not only to a laminated multilayer capacitor but also to a ceramic electronic component having another similar electrode structure. You can FIG. 6 is a sectional structural view of a multilayer capacitor according to a second embodiment.
【図５】本発明の第３の実施例による積層コンデンサの
外観斜視図。FIG. 5 is an external perspective view of a multilayer capacitor according to a third embodiment of the present invention.
【図６】第３の実施例による積層コンデンサの断面構造
図。FIG. 6 is a sectional structural view of a multilayer capacitor according to a third embodiment.
【図７】本発明の第４の実施例による積層コンデンサの
断面構造図。FIG. 7 is a sectional structural view of a multilayer capacitor according to a fourth embodiment of the present invention.
【図８】（ａ）は本発明の第５の実施例による積層コン
デンサの断面構造図であり、（ｂ）は応力付加時の外部
電極の取り付け状態図。FIG. 8A is a sectional structural view of a multilayer capacitor according to a fifth embodiment of the present invention, and FIG. 8B is a mounting state diagram of external electrodes when stress is applied.
【図９】（ａ）は本発明の第６の実施例による積層コン
デンサの断面構造図であり、（ｂ）はその応力付加時の
取り付け状態図。FIG. 9A is a sectional structural view of a multilayer capacitor according to a sixth embodiment of the present invention, and FIG. 9B is a mounting state diagram when stress is applied thereto.
【図10】本発明の第７の実施例による積層コンデンサの
断面構造斜視図。FIG. 10 is a perspective view of a sectional structure of a multilayer capacitor in accordance with a seventh embodiment of the present invention.
【図11】従来の積層コンデンサの構造を示す斜視図。FIG. 11 is a perspective view showing the structure of a conventional multilayer capacitor.
１０，２０，３０，４０，５０，６０，７０…積層コン
デンサ １１，２１，３１，４１，５１，６１，７１…セラミッ
ク焼結体 １２，２２，３２，４２，５２，６２，７２…内部電極 １３ａ，２３ａ，３３ａ，４３ａ５３ａ，６３ａ，７３
ａ，１３ｂ，１３ｂ，２３ｂ，３３ｂ，４３ｂ，５３
ｂ，６３ｂ，７３ｂ…外部電極 １４ａ，１４ｂ，２４ａ，２４ｂ，３４ａ，３４ｂ，４
４ａ，４４ｂ，５４ａ，５４ｂ，６４ａ，６４ｂ，７４
ａ，７４ｂ…第１の電極層 １５ａ，１５ｂ，２５ａ，２５ｂ，３６ａ，３６ｂ，４
５ａ，４５ｂ，６５ａ，６５ｂ，７６ａ，７６ｂ…第２
の電極層 １６ａ，１６ｂ，２６ａ，２６ｂ，３７ａ，３７ｂ，４
８ａ，４８ｂ，５６ａ，５６ｂ，６８ａ，６８ｂ，７７
ａ，７７ｂ…第３の電極層 ３５ａ，３５ｂ…第４の電極層（図６） ４６ａ，４６ｂ…第４の電極層（図７） ４７ａ，４７ｂ…第５の電極層（図７） ５５ａ，５５ｂ…導電性樹脂層（第２の電極層） ６６ａ，６６ｂ…第４の電極層（図９） ６７ａ，６７ｂ…第５の電極層（図９） ７５ａ，７５ｂ…導電性樹脂層（図１０）10, 20, 30, 40, 50, 60, 70 ... Multilayer capacitors 11, 21, 31, 41, 51, 61, 71 ... Ceramic sintered body 12, 22, 32, 42, 52, 62, 72 ... Internal electrodes 13a, 23a, 33a, 43a 53a, 63a, 73
a, 13b, 13b, 23b, 33b, 43b, 53
b, 63b, 73b ... External electrodes 14a, 14b, 24a, 24b, 34a, 34b, 4
4a, 44b, 54a, 54b, 64a, 64b, 74
a, 74b ... First electrode layer 15a, 15b, 25a, 25b, 36a, 36b, 4
5a, 45b, 65a, 65b, 76a, 76b ... Second
Electrode layers 16a, 16b, 26a, 26b, 37a, 37b, 4
8a, 48b, 56a, 56b, 68a, 68b, 77
a, 77b ... Third electrode layer 35a, 35b ... Fourth electrode layer (FIG. 6) 46a, 46b ... Fourth electrode layer (FIG. 7) 47a, 47b ... Fifth electrode layer (FIG. 7) 55a, 55b ... Conductive resin layer (second electrode layer) 66a, 66b ... Fourth electrode layer (FIG. 9) 67a, 67b ... Fifth electrode layer (FIG. 9) 75a, 75b ... Conductive resin layer (FIG. 10) )
Claims (9)
セラミック焼結体と、前記セラミック焼結体の内部に形
成された内部電極と、実装面上の配線電極に電気的に接
続される外部電極とを備え、 前記外部電極が、前記セラミック焼結体の端部付近の外
表面に導電ペーストを付与し、焼結して形成された第１
の電極層と、 前記第１の電極層の外側に形成された第２の電極層と、 前記第２の電極層の外側に形成され、実装面上の前記配
線電極と半田付けされる第３の電極層とを有しており、 前記第１及び第３の電極層は、前記セラミック焼結体の
端面側から前記下部表面の中央側へ延びて形成されてお
り、 前記セラミック焼結体の前記下部表面上において露出し
ている前記第３の電極層の露出部分は、前記第１の電極
層に対して前記セラミック焼結体の端面方向に後退した
形状に形成されていることを特徴とする、セラミック電
子部品。1. A ceramic sintered body having a surface on which a lower surface side is mounted, internal electrodes formed inside the ceramic sintered body, and electrically connected to wiring electrodes on the mounting surface. An external electrode, wherein the external electrode is formed by applying a conductive paste to an outer surface of the ceramic sintered body near an end thereof and sintering the first electrode.
Electrode layer, a second electrode layer formed outside the first electrode layer, a third electrode layer formed outside the second electrode layer and soldered to the wiring electrode on the mounting surface. The first and third electrode layers are formed to extend from the end face side of the ceramic sintered body to the center side of the lower surface of the ceramic sintered body. The exposed portion of the third electrode layer exposed on the lower surface is formed in a shape receding in the end face direction of the ceramic sintered body with respect to the first electrode layer. It is a ceramic electronic component.
結体の前記下部表面上の前記第１の電極層の全面を覆う
ように形成されており、 前記セラミック電子部品は、前記セラミック焼結体の前
記下部表面に延びた前記第３の電極層の少なくとも先端
部を覆う樹脂層をさらに備えたことを特徴とする、請求
項１に記載のセラミック電子部品。2. The third electrode layer is formed so as to cover the entire surface of the first electrode layer on the lower surface of the ceramic sintered body, and the ceramic electronic component includes the ceramic sintered body. The ceramic electronic component according to claim 1, further comprising a resin layer that covers at least a tip portion of the third electrode layer that extends to the lower surface of the united body.
ック焼結体の前記下部表面上において前記第１の電極層
の先端部上方を覆い、かつ自身の先端部が前記第３の電
極層の先端部と当接する形状に形成された樹脂層をさら
に備えたことを特徴とする、請求項１に記載のセラミッ
ク電子部品。3. The ceramic electronic component covers above the tip of the first electrode layer on the lower surface of the ceramic sintered body, and the tip of itself is the tip of the third electrode layer. The ceramic electronic component according to claim 1, further comprising a resin layer formed in a shape to abut.
の内側及び外側に形成される他の電極層よりも大きい弾
性度と導電性を有する導電性樹脂層により構成されてい
ることを特徴とする、請求項３に記載のセラミック電子
部品。4. The second electrode layer is composed of a conductive resin layer having elasticity and conductivity higher than those of other electrode layers formed inside and outside the second electrode layer. The ceramic electronic component according to claim 3, wherein:
の間に形成され、自身の内側及び外側に形成される他の
電極層よりも破断強度の小さい低強度合金よりなる低強
度合金層を有することを特徴とする、請求項３に記載の
セラミック電子部品。5. A low-strength alloy formed between the second electrode layer and the third electrode layer, the low-strength alloy having a lower breaking strength than other electrode layers formed inside and outside itself. The ceramic electronic component according to claim 3, wherein the ceramic electronic component has a strength alloy layer.
層された積層構造を有しており、 上層側の電極層は、少なくとも前記セラミック焼結体の
前記下部表面において、下層側の電極層よりも前記セラ
ミック焼結体の端面方向に向かって後退した形状に形成
されており、 前記セラミック焼結体の前記下部表面において前記上層
側の電極層から露出した前記下層側の電極層は、半田の
濡れ性の低い導電材料により形成されていることを特徴
とする、請求項１に記載のセラミック電子部品。6. The first electrode layer has a laminated structure in which two electrode layers are laminated, and the upper electrode layer is a lower layer side at least on the lower surface of the ceramic sintered body. Is formed in a shape receding toward the end face direction of the ceramic sintered body from the electrode layer of, the lower electrode layer exposed from the upper electrode layer on the lower surface of the ceramic sintered body The ceramic electronic component according to claim 1, wherein is formed of a conductive material having a low solder wettability.
セラミック焼結体と、前記セラミック焼結体の内部に形
成された内部電極と、実装面上の配線電極に電気的に接
続される外部電極とを備え、 前記外部電極は、前記セラミック焼結体の端部付近の外
表面に導電ペーストを付与し、焼結することにより、少
なくとも前記セラミック焼結体の端部から前記下部表面
の中央側へ伸びて形成された第１の電極層と、 前記第１の電極層の外側に形成された第２の電極層と、 前記第２の電極層の外側に形成され、実装面上の前記配
線電極と半田付けされる第３の電極層とを有しており、 前記第３の電極層は、前記セラミック焼結体の端面上の
領域にのみ形成されていることを特徴とする、セラミッ
ク電子部品。7. A ceramic sintered body whose lower surface side is a surface to be mounted, internal electrodes formed inside the ceramic sintered body, and electrically connected to wiring electrodes on the mounting surface. An external electrode is provided, wherein the external electrode is formed by applying a conductive paste to an outer surface of the ceramic sintered body near an end portion thereof and sintering the conductive paste at least from the end portion of the ceramic sintered body to the lower surface. A first electrode layer formed to extend toward the center side, a second electrode layer formed outside the first electrode layer, and formed on the outside of the second electrode layer on the mounting surface. A wiring electrode and a third electrode layer to be soldered, wherein the third electrode layer is formed only in a region on an end face of the ceramic sintered body, Ceramic electronic components.
の間に形成され、自身の内側及び外側に形成される他の
電極層よりも大きい弾性度と導電性を有する導電性樹脂
層を有することを特徴とする、請求項７に記載のセラミ
ック電子部品。8. A conductive material which is formed between the first electrode layer and the second electrode layer and has elasticity and conductivity higher than those of other electrode layers formed inside and outside itself. The ceramic electronic component according to claim 7, which has a resin layer.
の間に形成され、自身の内側及び外側に形成される他の
電極層よりも破断強度の小さい低強度合金よりなる低強
度合金層を有することを特徴とする、請求項７に記載の
セラミック電子部品。9. A low strength alloy formed between the second electrode layer and the third electrode layer, the low strength alloy having a lower breaking strength than other electrode layers formed inside and outside itself. The ceramic electronic component according to claim 7, wherein the ceramic electronic component has a strength alloy layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6297144A JPH08162357A (en) | 1994-11-30 | 1994-11-30 | Ceramic electronic part |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6297144A JPH08162357A (en) | 1994-11-30 | 1994-11-30 | Ceramic electronic part |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08162357A true JPH08162357A (en) | 1996-06-21 |
Family
ID=17842781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6297144A Pending JPH08162357A (en) | 1994-11-30 | 1994-11-30 | Ceramic electronic part |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08162357A (en) |
Cited By (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266175A (en) * | 2006-03-28 | 2007-10-11 | Kyocera Corp | Porcelain structure, and surface mounting inductor |
| JP2008071926A (en) * | 2006-09-14 | 2008-03-27 | Murata Mfg Co Ltd | Ceramic electronic component |
| JP2008166301A (en) * | 2006-12-26 | 2008-07-17 | Tdk Corp | Electronic component, and mounting structure thereof |
| JP2009033101A (en) * | 2007-06-27 | 2009-02-12 | Murata Mfg Co Ltd | Monolithic ceramic capacitor |
| JP2010165910A (en) * | 2009-01-16 | 2010-07-29 | Tdk Corp | Ceramic electronic component |
| JP2011040612A (en) * | 2009-08-12 | 2011-02-24 | Murata Mfg Co Ltd | Electronic component, and method of manufacturing the same |
| JP4682426B2 (en) * | 2001-01-15 | 2011-05-11 | Ｔｄｋ株式会社 | Electronic component and manufacturing method thereof |
| WO2012132726A1 (en) * | 2011-03-29 | 2012-10-04 | 株式会社 村田製作所 | Electronic component |
| JP2012212943A (en) * | 2012-08-06 | 2012-11-01 | Murata Mfg Co Ltd | Chip component structure |
| JP2012256758A (en) * | 2011-06-09 | 2012-12-27 | Tdk Corp | Electronic component and manufacturing method of the same |
| JP2013026508A (en) * | 2011-07-22 | 2013-02-04 | Kyocera Corp | Capacitor and circuit board |
| CN103000372A (en) * | 2011-09-07 | 2013-03-27 | Tdk株式会社 | Electronic component |
| US20140009867A1 (en) * | 2012-07-04 | 2014-01-09 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and method of manufacturing the same |
| JP2014022713A (en) * | 2012-07-18 | 2014-02-03 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic electronic component and method of manufacturing the same |
| JP2014027085A (en) * | 2012-07-26 | 2014-02-06 | Tdk Corp | Electronic component |
| CN103680947A (en) * | 2012-09-26 | 2014-03-26 | 三星电机株式会社 | Multilayer ceramic capacitor and method of manufacturing same |
| CN103928231A (en) * | 2013-01-14 | 2014-07-16 | 三星电机株式会社 | Multilayer ceramic capacitor, mounting board therefor, and manufacturing method thereof |
| CN104124056A (en) * | 2013-04-26 | 2014-10-29 | 三星电机株式会社 | Multilayered ceramic electronic component and board for mounting the same |
| JP2015029009A (en) * | 2013-07-30 | 2015-02-12 | Tdk株式会社 | Ceramic electronic component |
| JP2015090977A (en) * | 2013-11-05 | 2015-05-11 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer ceramic capacitor |
| US9082549B2 (en) | 2011-03-25 | 2015-07-14 | Murata Manufacturing Co., Ltd. | Electronic component |
| JP2016031992A (en) * | 2014-07-28 | 2016-03-07 | 株式会社村田製作所 | Ceramic electronic component and method of manufacturing the same |
| WO2016042884A1 (en) * | 2014-09-19 | 2016-03-24 | 株式会社村田製作所 | Chip-type ceramic semiconductor electronic component |
| JP2016086063A (en) * | 2014-10-24 | 2016-05-19 | 京セラ株式会社 | Multilayer capacitor and mounting structure |
| JP2016105488A (en) * | 2015-12-16 | 2016-06-09 | Tdk株式会社 | Solder mounted structure of ceramic electronic component |
| US9706641B1 (en) | 2016-03-22 | 2017-07-11 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor and board having the same |
| US20170207025A1 (en) * | 2016-01-14 | 2017-07-20 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component and method of manufacturing the same |
| JP2017162956A (en) * | 2016-03-09 | 2017-09-14 | 株式会社村田製作所 | Electronic component and manufacturing method for the same |
| US20170352487A1 (en) * | 2016-06-06 | 2017-12-07 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
| US20170352488A1 (en) * | 2016-06-06 | 2017-12-07 | Murata Manufacturing Co., Ltd. | Electronic component |
| JP2018018846A (en) * | 2016-07-25 | 2018-02-01 | 太陽誘電株式会社 | Multilayer ceramic capacitor |
| JP2018018845A (en) * | 2016-07-25 | 2018-02-01 | 太陽誘電株式会社 | Multilayer ceramic capacitor |
| JP2018041909A (en) * | 2016-09-09 | 2018-03-15 | Tdk株式会社 | Electronic component |
| JP2018078189A (en) * | 2016-11-09 | 2018-05-17 | Tdk株式会社 | Electronic component |
| JP2018085443A (en) * | 2016-11-24 | 2018-05-31 | Tdk株式会社 | Electronic component |
| CN108695069A (en) * | 2017-04-11 | 2018-10-23 | 三星电机株式会社 | Multi-layer capacitor and the plate for being equipped with multi-layer capacitor thereon |
| JP2018195760A (en) * | 2017-05-19 | 2018-12-06 | Tdk株式会社 | Electronic component |
| JP2019004080A (en) * | 2017-06-16 | 2019-01-10 | 太陽誘電株式会社 | Electronic component, electronic device, and manufacturing method of electronic component |
| JP2019062226A (en) * | 2018-12-12 | 2019-04-18 | Koa株式会社 | Chip resistor |
| US10297387B2 (en) * | 2016-11-21 | 2019-05-21 | Samsung Electro-Mechanics Co., Ltd. | Stress and moisture resistant capacitor and method of manufacturing the same |
| KR20190073974A (en) * | 2017-12-19 | 2019-06-27 | 삼성전기주식회사 | Capacitor Component |
| JP2020043331A (en) * | 2018-09-13 | 2020-03-19 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer capacitor |
| JP2020057754A (en) * | 2018-10-02 | 2020-04-09 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer ceramic electronic component |
| JP2020155719A (en) * | 2019-03-22 | 2020-09-24 | 株式会社村田製作所 | Multilayer ceramic capacitor |
| JP2020188144A (en) * | 2019-05-15 | 2020-11-19 | 株式会社村田製作所 | Electronic component packaging structure and manufacturing method therefor |
| JP2020198419A (en) * | 2019-06-03 | 2020-12-10 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer ceramic electronic component and mounting board thereof |
| US11227721B2 (en) | 2016-11-24 | 2022-01-18 | Tdk Corporation | Electronic component |
| US11227724B2 (en) | 2018-10-29 | 2022-01-18 | Samsung Electro-Mechanics Co., Ltd. | Method of manfacturing multilayer ceramic capacitor and multilayer ceramic capacitor |
| US11587735B2 (en) * | 2020-02-21 | 2023-02-21 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component and manufacturing method thereof |
| CN112185702B (en) * | 2019-07-04 | 2023-11-17 | 三星电机株式会社 | Multilayer ceramic capacitor |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5846161B2 (en) * | 1979-08-23 | 1983-10-14 | 北陸電気工業株式会社 | Conductive terminals on heat-resistant insulator substrates |
| JPS5929414A (en) * | 1982-07-28 | 1984-02-16 | コ−ニング・グラス・ワ−クス | Compliant terminal for ceramic chip condenser |
| JPH054449U (en) * | 1991-06-26 | 1993-01-22 | 松下電器産業株式会社 | Multilayer ceramic capacitor |
| JPH05144665A (en) * | 1991-11-18 | 1993-06-11 | Toshiba Corp | Multilayer ceramic capacitor |
| JPH0534094Y2 (en) * | 1985-03-28 | 1993-08-30 | ||
| JPH0696986A (en) * | 1992-07-28 | 1994-04-08 | Tokin Corp | Multilayer ceramic capacitor and production thereof |
-
1994
- 1994-11-30 JP JP6297144A patent/JPH08162357A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5846161B2 (en) * | 1979-08-23 | 1983-10-14 | 北陸電気工業株式会社 | Conductive terminals on heat-resistant insulator substrates |
| JPS5929414A (en) * | 1982-07-28 | 1984-02-16 | コ−ニング・グラス・ワ−クス | Compliant terminal for ceramic chip condenser |
| JPH0534094Y2 (en) * | 1985-03-28 | 1993-08-30 | ||
| JPH054449U (en) * | 1991-06-26 | 1993-01-22 | 松下電器産業株式会社 | Multilayer ceramic capacitor |
| JPH05144665A (en) * | 1991-11-18 | 1993-06-11 | Toshiba Corp | Multilayer ceramic capacitor |
| JPH0696986A (en) * | 1992-07-28 | 1994-04-08 | Tokin Corp | Multilayer ceramic capacitor and production thereof |
Cited By (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4682426B2 (en) * | 2001-01-15 | 2011-05-11 | Ｔｄｋ株式会社 | Electronic component and manufacturing method thereof |
| JP2007266175A (en) * | 2006-03-28 | 2007-10-11 | Kyocera Corp | Porcelain structure, and surface mounting inductor |
| JP2008071926A (en) * | 2006-09-14 | 2008-03-27 | Murata Mfg Co Ltd | Ceramic electronic component |
| JP2008166301A (en) * | 2006-12-26 | 2008-07-17 | Tdk Corp | Electronic component, and mounting structure thereof |
| JP2009033101A (en) * | 2007-06-27 | 2009-02-12 | Murata Mfg Co Ltd | Monolithic ceramic capacitor |
| JP4591530B2 (en) * | 2007-06-27 | 2010-12-01 | 株式会社村田製作所 | Multilayer ceramic capacitor |
| JP2010165910A (en) * | 2009-01-16 | 2010-07-29 | Tdk Corp | Ceramic electronic component |
| JP2011040612A (en) * | 2009-08-12 | 2011-02-24 | Murata Mfg Co Ltd | Electronic component, and method of manufacturing the same |
| US9082549B2 (en) | 2011-03-25 | 2015-07-14 | Murata Manufacturing Co., Ltd. | Electronic component |
| WO2012132726A1 (en) * | 2011-03-29 | 2012-10-04 | 株式会社 村田製作所 | Electronic component |
| CN103443889A (en) * | 2011-03-29 | 2013-12-11 | 株式会社村田制作所 | Electronic component |
| JPWO2012132726A1 (en) * | 2011-03-29 | 2014-07-24 | 株式会社村田製作所 | Electronic components |
| JP5459567B2 (en) * | 2011-03-29 | 2014-04-02 | 株式会社村田製作所 | Electronic components |
| JP2012256758A (en) * | 2011-06-09 | 2012-12-27 | Tdk Corp | Electronic component and manufacturing method of the same |
| US9496088B2 (en) | 2011-06-09 | 2016-11-15 | Tdk Corporation | Electronic component and method of manufacturing electronic component |
| US9202627B2 (en) | 2011-06-09 | 2015-12-01 | Tdk Corporation | Electronic component and method of manufacturing electronic component |
| JP2013026508A (en) * | 2011-07-22 | 2013-02-04 | Kyocera Corp | Capacitor and circuit board |
| CN103000372A (en) * | 2011-09-07 | 2013-03-27 | Tdk株式会社 | Electronic component |
| KR20140005541A (en) * | 2012-07-04 | 2014-01-15 | 삼성전기주식회사 | Multi-layer ceramic electronic part and method for manufacturing the same |
| US20140009867A1 (en) * | 2012-07-04 | 2014-01-09 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and method of manufacturing the same |
| US9324496B2 (en) * | 2012-07-04 | 2016-04-26 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and method of manufacturing the same |
| JP2014022713A (en) * | 2012-07-18 | 2014-02-03 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic electronic component and method of manufacturing the same |
| JP2014027085A (en) * | 2012-07-26 | 2014-02-06 | Tdk Corp | Electronic component |
| JP2012212943A (en) * | 2012-08-06 | 2012-11-01 | Murata Mfg Co Ltd | Chip component structure |
| CN103680947A (en) * | 2012-09-26 | 2014-03-26 | 三星电机株式会社 | Multilayer ceramic capacitor and method of manufacturing same |
| JP2021145147A (en) * | 2012-09-26 | 2021-09-24 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer ceramic capacitor and manufacturing method therefor |
| JP2014068000A (en) * | 2012-09-26 | 2014-04-17 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic capacitor and manufacturing method therefor |
| JP2018139312A (en) * | 2012-09-26 | 2018-09-06 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer ceramic capacitor and manufacturing method therefor |
| US20140196936A1 (en) * | 2013-01-14 | 2014-07-17 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor, mounting board therefor, and manufacturing method thereof |
| CN103928231A (en) * | 2013-01-14 | 2014-07-16 | 三星电机株式会社 | Multilayer ceramic capacitor, mounting board therefor, and manufacturing method thereof |
| TWI485726B (en) * | 2013-01-14 | 2015-05-21 | Samsung Electro Mech | Multilayer ceramic capacitor, mounting board therefor, and manufacturing method thereof |
| CN104124056A (en) * | 2013-04-26 | 2014-10-29 | 三星电机株式会社 | Multilayered ceramic electronic component and board for mounting the same |
| KR101525662B1 (en) * | 2013-04-26 | 2015-06-03 | 삼성전기주식회사 | Multi-layered ceramic electronic part and board for mounting the same |
| US9049798B2 (en) | 2013-04-26 | 2015-06-02 | Samsung Electro-Mechanics Co., Ltd. | Multilayered ceramic electronic component and board for mounting the same |
| JP2015029009A (en) * | 2013-07-30 | 2015-02-12 | Tdk株式会社 | Ceramic electronic component |
| JP2015090977A (en) * | 2013-11-05 | 2015-05-11 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer ceramic capacitor |
| JP2016031992A (en) * | 2014-07-28 | 2016-03-07 | 株式会社村田製作所 | Ceramic electronic component and method of manufacturing the same |
| WO2016042884A1 (en) * | 2014-09-19 | 2016-03-24 | 株式会社村田製作所 | Chip-type ceramic semiconductor electronic component |
| CN107077970A (en) * | 2014-09-19 | 2017-08-18 | 株式会社村田制作所 | Chip-shaped ceramic semiconductors electronic unit |
| JP2016086063A (en) * | 2014-10-24 | 2016-05-19 | 京セラ株式会社 | Multilayer capacitor and mounting structure |
| JP2016105488A (en) * | 2015-12-16 | 2016-06-09 | Tdk株式会社 | Solder mounted structure of ceramic electronic component |
| US20170207025A1 (en) * | 2016-01-14 | 2017-07-20 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component and method of manufacturing the same |
| US10431386B2 (en) * | 2016-01-14 | 2019-10-01 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component including a composite body and method of manufacturing the same |
| JP2017162956A (en) * | 2016-03-09 | 2017-09-14 | 株式会社村田製作所 | Electronic component and manufacturing method for the same |
| US9706641B1 (en) | 2016-03-22 | 2017-07-11 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor and board having the same |
| US10269497B2 (en) * | 2016-06-06 | 2019-04-23 | Murata Manufacturing Co., Ltd. | Electronic component |
| US20170352488A1 (en) * | 2016-06-06 | 2017-12-07 | Murata Manufacturing Co., Ltd. | Electronic component |
| US20170352487A1 (en) * | 2016-06-06 | 2017-12-07 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
| US10361033B2 (en) * | 2016-06-06 | 2019-07-23 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
| JP2018018846A (en) * | 2016-07-25 | 2018-02-01 | 太陽誘電株式会社 | Multilayer ceramic capacitor |
| JP2018018845A (en) * | 2016-07-25 | 2018-02-01 | 太陽誘電株式会社 | Multilayer ceramic capacitor |
| JP2018041909A (en) * | 2016-09-09 | 2018-03-15 | Tdk株式会社 | Electronic component |
| US20180075972A1 (en) * | 2016-09-09 | 2018-03-15 | Tdk Corporation | Electronic component |
| US10755861B2 (en) * | 2016-09-09 | 2020-08-25 | Tdk Corporation | Electronic component |
| JP2018078189A (en) * | 2016-11-09 | 2018-05-17 | Tdk株式会社 | Electronic component |
| US10297387B2 (en) * | 2016-11-21 | 2019-05-21 | Samsung Electro-Mechanics Co., Ltd. | Stress and moisture resistant capacitor and method of manufacturing the same |
| US11894195B2 (en) | 2016-11-24 | 2024-02-06 | Tdk Corporation | Electronic component |
| US11227721B2 (en) | 2016-11-24 | 2022-01-18 | Tdk Corporation | Electronic component |
| JP2018085443A (en) * | 2016-11-24 | 2018-05-31 | Tdk株式会社 | Electronic component |
| CN108695069A (en) * | 2017-04-11 | 2018-10-23 | 三星电机株式会社 | Multi-layer capacitor and the plate for being equipped with multi-layer capacitor thereon |
| CN108695069B (en) * | 2017-04-11 | 2020-04-03 | 三星电机株式会社 | Multilayer capacitor and board having the same mounted thereon |
| JP2018195760A (en) * | 2017-05-19 | 2018-12-06 | Tdk株式会社 | Electronic component |
| JP2019004080A (en) * | 2017-06-16 | 2019-01-10 | 太陽誘電株式会社 | Electronic component, electronic device, and manufacturing method of electronic component |
| US11532415B2 (en) | 2017-06-16 | 2022-12-20 | Taiyo Yuden Co., Ltd. | Electronic component and electronic apparatus |
| US11087909B2 (en) | 2017-06-16 | 2021-08-10 | Taiyo Yuden Co., Ltd. | Electronic component, electronic apparatus, and method for manufacturing electronic component |
| KR20190073974A (en) * | 2017-12-19 | 2019-06-27 | 삼성전기주식회사 | Capacitor Component |
| JP2020043331A (en) * | 2018-09-13 | 2020-03-19 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer capacitor |
| US11139114B2 (en) | 2018-09-13 | 2021-10-05 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
| JP2020057754A (en) * | 2018-10-02 | 2020-04-09 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer ceramic electronic component |
| CN111584237A (en) * | 2018-10-02 | 2020-08-25 | 三星电机株式会社 | Multilayer ceramic electronic component |
| US11227724B2 (en) | 2018-10-29 | 2022-01-18 | Samsung Electro-Mechanics Co., Ltd. | Method of manfacturing multilayer ceramic capacitor and multilayer ceramic capacitor |
| JP2019062226A (en) * | 2018-12-12 | 2019-04-18 | Koa株式会社 | Chip resistor |
| CN111724991A (en) * | 2019-03-22 | 2020-09-29 | 株式会社村田制作所 | Multilayer ceramic capacitor |
| JP2020155719A (en) * | 2019-03-22 | 2020-09-24 | 株式会社村田製作所 | Multilayer ceramic capacitor |
| KR20200132687A (en) * | 2019-05-15 | 2020-11-25 | 가부시키가이샤 무라타 세이사쿠쇼 | Electronic component assembly and method for manufacturing the same |
| US11342122B2 (en) | 2019-05-15 | 2022-05-24 | Murata Manufacturing Co., Ltd. | Electronic component assembly and method for manufacturing the same |
| JP2020188144A (en) * | 2019-05-15 | 2020-11-19 | 株式会社村田製作所 | Electronic component packaging structure and manufacturing method therefor |
| JP2020198419A (en) * | 2019-06-03 | 2020-12-10 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer ceramic electronic component and mounting board thereof |
| CN112185702B (en) * | 2019-07-04 | 2023-11-17 | 三星电机株式会社 | Multilayer ceramic capacitor |
| US11587735B2 (en) * | 2020-02-21 | 2023-02-21 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component and manufacturing method thereof |
| US11901130B2 (en) | 2020-02-21 | 2024-02-13 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08162357A (en) | Ceramic electronic part | |
| JP3376971B2 (en) | Ceramic electronic components | |
| JP3376970B2 (en) | Ceramic electronic components | |
| JP4747604B2 (en) | Ceramic electronic components | |
| JP3307133B2 (en) | Ceramic electronic components | |
| JPH0714105B2 (en) | Hybrid integrated circuit board and manufacturing method thereof | |
| JPH08162359A (en) | Chip type ceramic electronic part | |
| JP3760770B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JPH05144665A (en) | Multilayer ceramic capacitor | |
| JP4720425B2 (en) | Electronic components | |
| WO2014109224A1 (en) | Chip resistor | |
| JPH08203771A (en) | Ceramic electronic component | |
| JP3358499B2 (en) | Ceramic electronic components | |
| JP2001015371A (en) | Chip-type ceramic electronic component and manufacture thereof | |
| JPH0897072A (en) | Multilayer ceramic device | |
| JPH04257211A (en) | Chip type electronic component | |
| JP3064556B2 (en) | Chip type electronic components | |
| JP3254927B2 (en) | Ceramic electronic components | |
| JP2003109838A (en) | Ceramic electronic part | |
| JPH0422115A (en) | Ceramic electronic parts and manufacture thereof | |
| JPH08203769A (en) | Ceramic electronic component | |
| JPH06244051A (en) | Structure of electrode in electronic part | |
| JPH05283273A (en) | Laminated ceramic capacitor | |
| JP3168801B2 (en) | Ceramic capacitors | |
| JPH05144666A (en) | Multilayer ceramic capacitor |