JP2011040612A - Electronic component, and method of manufacturing the same - Google Patents
Electronic component, and method of manufacturing the same Download PDFInfo
- Publication number
- JP2011040612A JP2011040612A JP2009187346A JP2009187346A JP2011040612A JP 2011040612 A JP2011040612 A JP 2011040612A JP 2009187346 A JP2009187346 A JP 2009187346A JP 2009187346 A JP2009187346 A JP 2009187346A JP 2011040612 A JP2011040612 A JP 2011040612A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- layer
- electronic component
- connection conductor
- insulator layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、電子部品及びその製造方法に関し、より特定的には、外部電極を備えている電子部品及びその製造方法に関する。 The present invention relates to an electronic component and a manufacturing method thereof, and more particularly to an electronic component including an external electrode and a manufacturing method thereof.
従来の電子部品及びその製造方法としては、図12(a)に示す電子部品が知られている。図12(a)は、従来の電子部品500の断面構造図である。
As a conventional electronic component and a method for manufacturing the same, an electronic component shown in FIG. 12A is known. FIG. 12A is a cross-sectional structure diagram of a conventional
電子部品500は、積層体502、外部電極504a,504b及び接続導体層506a,506bを備えている。積層体502は、セラミック等の絶縁体層が積層されてなり、直方体状をなしている。外部電極504a,504bは、積層体502の互いに対向する2つの側面を覆うように設けられている。更に、外部電極504a,504bは、図12(a)に示すように、積層体502の上面及び下面に対して折り返すように設けられている。接続導体層506a,506bはそれぞれ、積層体502の下面に外部電極504a,504bと接続された状態で設けられている。
The
以上のように構成された電子部品500は、樹脂製の基板510に対してはんだ実装される。具体的には、外部電極504a及び接続導体層506aは、はんだ512aにより基板510に固定され、外部電極504b及び接続導体層506bは、はんだ512bにより基板510に固定される。
The
ところで、電子部品500では、電子部品500の基板510に対するはんだ実装の際に、クラックが発生するおそれがある。より詳細には、積層体502の熱膨張係数は、基板510の熱膨張係数よりも小さい。そのため、はんだ実装の際に電子部品500及び基板510が加熱されると、電子部品500よりも基板510の方が大きく膨張する。これにより、はんだ512a,512bは、これらの間隔が広がる方に応力F1により引っ張られる。そして、接続導体層506a,506bは、はんだ512a,512bにより、これらの間隔が広がる方向に引っ張られる。この際、図12(a)に示すように、応力F2が接続導体層506a,506bの先端に集中するので、積層体502において接続導体層506a,506bの先端が接している部分Bにおいてクラックが発生するおそれがある。
By the way, in the
上記の問題を解決するために、例えば、図12(b)に示す電子部品600が挙げられる。図12(b)は、従来の電子部品600の断面構造図である。
In order to solve the above problem, for example, an
電子部品600では、電子部品500に対して、絶縁体層602が設けられている。絶縁体層602は、積層体502の下面において、接続導体層506a,506bの先端を覆うように設けられている。これにより、電子部品600では、電子部品600の基板510に対するはんだ実装の際に、応力F2が接続導体層506a,506bの先端に集中することが抑制される。その結果、電子部品600では、積層体502において接続導体層506a,506bの先端が接している部分Bにおいてクラックが発生することが抑制される。
In the
しかしながら、電子部品600では、積層体502の焼成時に、絶縁体層602中の成分が溶融して、接続導体層506a,506b上に広がってしまうという問題を有している。具体的には、絶縁体層602は、接続導体層506a,506bの形成後であって積層体502の焼成前に、積層体502の下面において接続導体層506a,506bの先端を覆うように形成される。そして、絶縁体層602は、積層体502と共に焼成される。そのため、積層体502の焼成時に、絶縁体層602中の成分が溶け出して、接続導体層506a,506b上に広がってしまう。これにより、接続導体層506a,506bが露出している部分の面積が小さくなってしまい、接続導体層506a,506bとはんだ512a,512bの接触面積が小さくなってしまう。その結果、電子部品600と基板510との間に接続不良が発生するおそれがある。
However, the
なお、電子部品600に似た発明としては、例えば、特許文献1に記載の電子部品の電極構造が知られている。ただし、電子部品の電極構造では、積層体の焼成後に、絶縁体層602に相当するはんだレジスト部材が形成されているので、焼成時にはんだレジスト部材中の成分が溶融するという問題が発生しない。そのため、特許文献1には、電子部品600と基板510との接続性の低下の問題を解決する方法についての記載は存在しない。
As an invention similar to the
そこで、本発明の目的は、積層体にクラックが発生することを防止できると共に、基板との間の接続不良の発生を抑制できる電子部品及びその製造方法を提供することである。 Therefore, an object of the present invention is to provide an electronic component that can prevent the occurrence of cracks in a laminate and suppress the occurrence of poor connection with a substrate, and a method for manufacturing the same.
本発明の一形態である電子部品は、回路素子を内蔵している直方体状の本体であって、第1の面並びに該第1の面を挟んで互いに対向している第2の面及び第3の面を有している本体と、前記第1の面において、隙間を空けた状態で設けられている第1の導体層及び第2の導体層と、前記第1の導体層及び2の導体層において前記隙間を形成している外縁を覆っている第1の絶縁体層と、前記第1の導体層上に設けられている第3の導体層と、前記第2の導体層上に設けられている第4の導体層と、前記第2の面に設けられていると共に、前記第1の導体層又は前記第3の導体層と接触している第1の外部電極と、前記第3の面に設けられていると共に、前記第2の導体層又は前記第4の導体層と接触している第2の外部電極と、を備えており、前記第3の導体層の主面及び前記第4の導体層の主面は、前記第1の絶縁体層の主面よりも前記第1の面から離れていること、を特徴とする。 An electronic component according to an aspect of the present invention is a rectangular parallelepiped body containing a circuit element, and includes a first surface, a second surface facing each other across the first surface, and a second surface A main body having three surfaces, a first conductor layer and a second conductor layer provided on the first surface with a gap therebetween, and the first conductor layer and the second conductor layer. A first insulator layer covering an outer edge forming the gap in the conductor layer; a third conductor layer provided on the first conductor layer; and the second conductor layer. A fourth conductor layer provided; a first external electrode provided on the second surface; and in contact with the first conductor layer or the third conductor layer; 3, and a second external electrode in contact with the second conductor layer or the fourth conductor layer. , The major surface and the main surface of the fourth conductive layer of the third conductive layer, that is remote from the first surface than the main surface of the first insulator layer, characterized by.
また、本発明の一形態に係る電子部品の製造方法は、前記本体を形成する工程と、前記第1の導体層及び前記第2の導体層を形成する工程と、前記第1の絶縁体層を形成する工程と、前記第3の導体層及び前記第4の導体層を形成する工程と、前記第1の導体層ないし前記第4の導体層及び前記第1の絶縁体層が形成された前記本体を焼成する工程と、前記本体に前記第1の外部電極及び前記第2の外部電極を形成する工程と、を備えていること、を特徴とする。 The method for manufacturing an electronic component according to an aspect of the present invention includes a step of forming the main body, a step of forming the first conductor layer and the second conductor layer, and the first insulator layer. Forming the third conductor layer and the fourth conductor layer, and forming the first conductor layer to the fourth conductor layer and the first insulator layer. A step of firing the main body; and a step of forming the first external electrode and the second external electrode on the main body.
本発明によれば、積層体にクラックが発生することを防止できると共に、基板との間の接続不良の発生を抑制できる。 According to the present invention, it is possible to prevent cracks from occurring in the laminate, and to suppress the occurrence of poor connection with the substrate.
以下に、本発明の実施形態に係る電子部品及びその製造方法について説明する。 Below, the electronic component which concerns on embodiment of this invention, and its manufacturing method are demonstrated.
(電子部品の構成)
以下に、本発明の一実施形態に係る電子部品の構成について図面を参照しながら説明する。図1は、本発明の一実施形態に係る電子部品10の外観斜視図である。図2は、図1の電子部品10の積層体12の分解斜視図である。図3は、図1のA−Aにおける断面構造図である。以下、電子部品10の積層方向をz軸方向と定義し、電子部品10の長辺に沿った方向をx軸方向と定義し、電子部品10の短辺に沿った方向をy軸方向と定義する。x軸、y軸及びz軸は互いに直交している。なお、図2では、図1及び図3の上下方向を反転させて記載した。
(Configuration of electronic parts)
The configuration of an electronic component according to an embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is an external perspective view of an
電子部品10は、図1及び図2に示すように、積層体(本体)12及び外部電極14(14a,14b)、接続導体層20(20a,20b),24(24a,24b)、絶縁体層22及びコイルLを備えている。積層体12は、直方体状をなしており、図2に示すように、コイル(回路素子)Lを内蔵している。積層体12は、図3に示すように、下面S1及び端面S2,S3を有している。積層体12において、z軸方向の負方向側の面を下面S1と称す。また、図3に示すように、積層体12において、下面S1を挟んで互いに対向している面を、端面S2,S3と称す。端面S2は、x軸方向の負方向側の面であり、端面S3は、x軸方向の正方向側の面である。
As shown in FIGS. 1 and 2, the
積層体12は、図2に示すように、絶縁体層16(16a〜16h)がz軸方向の正方向側から負方向側へとこの順に並ぶように積層されることにより構成されている。絶縁体層16a〜16hはそれぞれ、ガラスを主成分とするセラミックペーストが塗布されることにより形成された長方形状の絶縁体層である。以下では、絶縁体層16において、z軸方向の正方向側の主面を表面と称し、z軸方向の負方向側の主面を裏面と称す。
As illustrated in FIG. 2, the
コイルLは、コイル導体層18(18a〜18g)及びビアホール導体b1〜b6により構成されている。コイル導体層18は、Agからなる導電性材料からなり、螺旋状のコイルLを構成している。具体的には、コイル導体層18a〜18gはそれぞれ、図2に示すように、絶縁体層16a〜16gの裏面上に設けられ、3/4ターンの長さを有する線状導体である。コイル導体層18a〜18gは、z軸方向から平面視したときに、互いに重なり合うことにより長方形状の環状の軌道を形成している。したがって、コイル導体層18a〜18gは、長方形の一辺が切り欠かれたコ字型をなしている。以下では、z軸方向の負方向側から平面視したときに、コイル導体層18a〜18gの反時計回りの上流側の端部をコイル導体層18a〜18gの上流端と呼び、コイル導体層18a〜18gの反時計回りの下流側の端部をコイル導体層18a〜18gの下流端と呼ぶ。
The coil L is comprised by the coil conductor layer 18 (18a-18g) and the via-hole conductors b1-b6. The
ビアホール導体b1〜b6は、図2に示すように、絶縁体層16b〜16gをz軸方向に貫通しており、z軸方向に隣り合っているコイル導体層18a〜18gを接続している。具体的には、ビアホール導体b1は、コイル導体層18aの下流端とコイル導体層18bの上流端とを接続している。ビアホール導体b2は、コイル導体層18bの下流端とコイル導体層18cの上流端とを接続している。ビアホール導体b3は、コイル導体層18cの下流端とコイル導体層18dの上流端とを接続している。ビアホール導体b4は、コイル導体層18dの下流端とコイル導体層18eの上流端とを接続している。ビアホール導体b5は、コイル導体層18eの下流端とコイル導体層18fの上流端とを接続している。ビアホール導体b6は、コイル導体層18fの下流端とコイル導体層18gの上流端とを接続している。以上のように、コイル導体層18a〜18g及びビアホール導体b1〜b6は、z軸方向に延在するコイル軸を有する螺旋状のコイルLを構成している。そして、コイルLは、z軸方向から平面視したときに、長方形状の環状の軌道において旋廻している。
As shown in FIG. 2, the via-hole conductors b1 to b6 penetrate the insulator layers 16b to 16g in the z-axis direction and connect the coil conductor layers 18a to 18g adjacent in the z-axis direction. Specifically, the via-hole conductor b1 connects the downstream end of the
コイル導体層18aの上流端は、図2に示すように、絶縁体層16aのx軸方向の負方向側の短辺に引き出されている。これにより、コイル導体層18aは、外部電極14aに接続されている。
As shown in FIG. 2, the upstream end of the
コイル導体層18gの下流端は、図2に示すように、絶縁体層16gのx軸方向の正方向側の短辺に引き出されている。これにより、コイル導体層18gは、外部電極14bに接続されている。
As shown in FIG. 2, the downstream end of the
接続導体層20は、図2及び図3に示すように、絶縁体層16hの裏面上(すなわち、下面S1上)において、隙間Gを空けた状態で設けられている。具体的には、接続導体層20aは、絶縁体層16hのx軸方向の負方向側の短辺に沿って延在しており、x軸方向において幅d1を有している長方形状の導体層である。接続導体層20bは、絶縁体層16hのx軸方向の正方向側の短辺に沿って延在しており、x軸方向において幅d1を有している長方形状の導体層である。これにより、接続導体層20a、隙間G及び接続導体層20bは、端面S2から端面S3へと向かう方向(すなわち、x軸方向の負方向側から正方向側に向かう方向)において、この順に並んでいる。
As shown in FIGS. 2 and 3, the
また、接続導体層20a,20bにおいて、隙間Gを形成している外縁を外縁e1,e2と称す。より具体的には、隙間Gは、接続導体層20aのx軸方向の正方向側に位置し、y軸方向に延在する外縁と、接続導体層20bのx軸方向の負方向側に位置し、y軸方向に延在する外縁との間に存在している。そこで、接続導体層20aのx軸方向の正方向側に位置し、y軸方向に延在する外縁を、外縁e1と称す。また、接続導体層20bのx軸方向の負方向側に位置し、y軸方向に延在する外縁を、外縁e2と称す。
In the connection conductor layers 20a and 20b, outer edges that form the gap G are referred to as outer edges e1 and e2. More specifically, the gap G is located on the positive side in the x-axis direction of the
絶縁体層22は、図3に示すように、外縁e1,e2及び隙間Gを覆うように、絶縁体層16hの裏面上及び接続導体層20a,20bの裏面上に設けられている長方形状の絶縁体層である。絶縁体層22は、絶縁体層16と同じ材料(例えば、ガラスを主成分とするセラミックペースト)により作製されている。
As shown in FIG. 3, the
接続導体層24は、図2及び図3に示すように、図2及び図3に示すように、接続導体層20の裏面上に設けられている。更に、接続導体層24aは、絶縁体層22の一部を覆っている。具体的には、接続導体層24aは、接続導体層20aのx軸方向の負方向側の長辺に沿って延在しており、x軸方向において幅d1よりも小さい幅d2を有している長方形状の導体層である。そして、接続導体層24aは、絶縁体層22のx軸方向の負方向側の辺を覆い隠している。接続導体層24bは、接続導体層20bのx軸方向の正方向側の長辺に沿って延在しており、x軸方向において幅d1よりも小さい幅d2を有している長方形状の導体層である。そして、接続導体層24bは、絶縁体層22のx軸方向の正方向側の辺を覆い隠している。これにより、図3に示すように、接続導体層24の裏面は、絶縁体層22の裏面よりも下面S1から離れている。
As shown in FIGS. 2 and 3, the
外部電極14aは、x軸方向の負方向側の端面S2を覆うように設けられていると共に、接続導体層20a,24aに接触している。外部電極14bは、x軸方向の正方向側の端面S3を覆うように設けられていると共に、接続導体層20b,24bに接触している。
The external electrode 14a is provided so as to cover the end surface S2 on the negative direction side in the x-axis direction, and is in contact with the connection conductor layers 20a and 24a. The
以上のように構成された電子部品10は、図示しない基板にはんだ実装される。具体的には、外部電極14a及び接続導体層24aは、基板の第1の電極に対してはんだ付けされ、外部電極14b及び接続導体24bは、基板の第2の電極に対してはんだ付けされる。
The
(電子部品の製造方法)
以下に、電子部品10の製造方法について図面を参照しながら説明する。なお、以下では、複数の電子部品10を同時に作成する際の電子部品10の製造方法について説明する。図4ないし図10は、電子部品10の工程断面図である。
(Method for manufacturing electronic parts)
Below, the manufacturing method of the
まず、図4(a)に示すように、例えば、アルミナからなる基材100を準備する。そして、基材100の裏面の全面にワニス102を塗布する。
First, as shown to Fig.4 (a), the
次に、図4(b)に示すように、ワニス102の裏面の全面に、ガラス等を主成分とする感光性のセラミックペーストを塗布して絶縁体層116aを形成する。そして、図4(c)に示すように、絶縁体層116aの全面に対して紫外線を照射することにより、絶縁体層116aを硬化させて、絶縁体層16aを形成する。このように、絶縁体層16aは、フォトリソグラフィ工程により形成される。
Next, as shown in FIG. 4B, a photosensitive ceramic paste mainly composed of glass or the like is applied to the entire back surface of the
次に、図4(d)に示すように、絶縁体層16aの裏面の全面に、Agを主成分とする感光性の導電性ペーストを塗布して、導体層118aを形成する。そして、図5(a)に示すように、マスクM1を介して、導体層118aに対して紫外線を照射することにより、導体層118aの一部を硬化させる。ここで、マスクM1の開口は、コイル導体層18aの形状と同じ形状を有している。よって、導体層118aにおいて、コイル導体層18aに相当する部分が硬化する。そして、アルミナ溶液等により現像することで、図5(b)に示すように、コイル導体層18aを形成する。このように、コイル導体層18aは、フォトリソグラフィ工程により形成される。
Next, as shown in FIG. 4D, a photosensitive conductive paste mainly composed of Ag is applied to the entire back surface of the
次に、図5(c)に示すように、絶縁体層16a及びコイル導体層18aの裏面の全面に、ガラス等を主成分とする感光性のセラミックペーストを塗布して絶縁体層116bを形成する。そして、図5(d)に示すように、マスクM2を介して、絶縁体層116bに対して紫外線を照射することにより、絶縁体層116bの一部を硬化させる。ここで、マスクM2は、ビアホール導体b1の位置を覆っている。よって、絶縁体層116bにおいて、ビアホール導体b1に相当する部分以外の部分が硬化する。そして、アルミナ溶液等により現像することで、図6(a)に示すように、ビアホールh1が設けられた絶縁体層16bを形成する。このように、絶縁体層16bは、フォトリソグラフィ工程により形成される。
Next, as shown in FIG. 5C, a photosensitive ceramic paste mainly composed of glass or the like is applied to the entire back surface of the
次に、図6(b)に示すように、絶縁体層16bの裏面の全面に、Agを主成分とする感光性の導電性ペーストを塗布して、導体層118bを形成する。この際、ビアホールh1にも導電性ペーストを充填する。そして、図6(c)に示すように、マスクM3を介して、導体層118bに対して紫外線を照射することにより、導体層118bの一部を硬化させる。ここで、マスクM3の開口は、コイル導体層18bの形状と同じ形状を有している。よって、導体層118bにおいて、コイル導体層18bに相当する部分が硬化する。更に、導体層118bにおいて、ビアホール導体b1に相当する部分も硬化する。そして、アルミナ溶液等により現像することで、図6(d)に示すように、コイル導体層18b及びビアホール導体b1を形成する。このように、コイル導体層18b及びビアホール導体b1は、フォトリソグラフィ工程により形成される。
Next, as shown in FIG. 6B, a photosensitive conductive paste mainly composed of Ag is applied to the entire back surface of the
この後、絶縁体層16c〜16h、コイル導体層18c〜18g及びビアホール導体b2〜b6を形成する。ただし、これらの形成工程は、図5(c)ないし図6(d)に示した工程と同じであるので、説明を省略する。 Thereafter, insulator layers 16c to 16h, coil conductor layers 18c to 18g, and via-hole conductors b2 to b6 are formed. However, these forming steps are the same as the steps shown in FIGS. 5C to 6D, and thus description thereof is omitted.
次に、図7(a)に示すように、絶縁体層16hの裏面の全面に、Agを主成分とする感光性の導電性ペーストを塗布して、導体層120を形成する。そして、図7(b)に示すように、マスクM4を介して、導体層120に対して紫外線を照射することにより、導体層120の一部を硬化させる。ここで、マスクM4の開口は、接続導体層20a,20bの形状と同じ形状を有している。よって、導体層120において、接続導体層20a,20bに相当する部分が硬化する。そして、アルミナ溶液等により現像することで、図7(c)に示すように、接続導体層20a,20bを形成する。このように、接続導体層20a,20bは、フォトリソグラフィ工程により形成される。
Next, as shown in FIG. 7A, a photosensitive conductive paste mainly composed of Ag is applied to the entire back surface of the
次に、図8(a)に示すように、絶縁体層16h及び接続導体層20a,20bの裏面の全面に、ガラス等を主成分とする感光性のセラミックペーストを塗布して絶縁体層122を形成する。そして、図8(b)に示すように、マスクM5を介して、絶縁体層122に対して紫外線を照射することにより、絶縁体層122の一部を硬化させる。ここで、マスクM5の開口は、絶縁体層22の形状と同じ形状を有している。よって、絶縁体層122において、絶縁体層22に相当する部分が硬化する。そして、アルミナ溶液等により現像することで、図8(c)に示すように、絶縁体層22を形成する。このように、絶縁体層22は、フォトリソグラフィ工程により形成される。
Next, as shown in FIG. 8A, a photosensitive ceramic paste mainly composed of glass or the like is applied to the entire back surfaces of the
次に、図9(a)に示すように、接続導体層20a,20b及び絶縁体層22の裏面の全面に、Agを主成分とする感光性の導電性ペーストを塗布して、導体層124を形成する。そして、図9(b)に示すように、マスクM6を介して、導体層124に対して紫外線を照射することにより、導体層124の一部を硬化させる。ここで、マスクM6の開口は、接続導体層24a,24bの形状と同じ形状を有している。よって、導体層124において、接続導体層24a,24bに相当する部分が硬化する。そして、アルミナ溶液等により現像することで、図9(c)に示すように、接続導体層24a,24bを形成する。このように、接続導体層24a,24bは、フォトリソグラフィ工程により形成される。以上の工程により、図9(c)に示すマザー積層体112が形成される。
Next, as shown in FIG. 9A, a photosensitive conductive paste mainly composed of Ag is applied to the entire back surfaces of the connection conductor layers 20a and 20b and the
次に、マザー積層体112をカット刃により所定寸法(2.5mm×2.0mm×1.0mm)の積層体12にカットする。これにより、図10(a)に示す未焼成の積層体12が得られる。そして、接続導体層20,24及び絶縁体層22が形成された未焼成の積層体12に、脱バインダー処理及び焼成を行う。焼成により、図10(b)に示すように、ワニス102が焼失し、基材100が積層体12から外れる。以上の工程により、焼成された積層体12が得られる。
Next, the mother laminated
積層体12にバレル加工を施して、面取りを行う。その後、積層体12の表面に、例えば、浸漬法等の方法により主成分が銀である電極ペーストを塗布及び焼き付けすることにより、外部電極14a,14bとなるべき銀電極を形成する。
The
最後に、銀電極の表面に、Niめっき/Snめっきを施すことにより、外部電極14a,14bを形成する。以上の工程を経て、図1及び図3に示すような電子部品10が完成する。
Finally, the
(効果)
以上の電子部品10によれば、積層体12にクラックが発生することを防止できる。より詳細には、図12(a)に示す従来の電子部品500では、電子部品500の基板510に対するはんだ実装の際に、クラックが発生するおそれがある。より詳細には、積層体502の熱膨張係数は、基板510の熱膨張係数よりも小さい。そのため、はんだ実装の際に電子部品500及び基板510が加熱されると、電子部品500よりも基板510の方が大きく膨張する。これにより、はんだ512a,512bは、これらの間隔が広がる方に応力F1により引っ張られる。そして、接続導体層506a,506bは、はんだ512a,512bにより、これらの間隔が広がる方向に引っ張られる。この際、図12(a)に示すように、応力F2が接続導体層506a,506bの先端に集中するので、積層体502において接続導体層506a,506bの先端が接している部分Bにおいてクラックが発生するおそれがある。
(effect)
According to the
そこで、電子部品10では、絶縁体層22が設けられている。絶縁体層22は、図3に示すように、積層体12の下面において、外縁e1,e2を覆うように、絶縁体層16hの裏面上及び接続導体層20a,20bの裏面上に設けられている。これにより、積層体12において接続導体層20a,20bの外縁e1,e2が接触している部分に集中していた応力が、接続導体層20と絶縁体層22とが接している部分に分散される。その結果、電子部品10では、積層体12において接続導体層20a,20bの外縁e1,e2が接触している部分にクラックが発生することが抑制される。
Therefore, the
また、電子部品10によれば、基板との間に接続不良が発生することを抑制できる。より詳細には、図12(b)に示す従来の電子部品600では、積層体502の焼成時に、絶縁体層602中の成分が溶融して、接続導体層506a,506b上に広がってしまうという問題を有している。具体的には、絶縁体層602は、接続導体層506a,506bの形成後であって積層体502の焼成前に、積層体502の下面において接続導体層506a,506bの先端を覆うように形成される。そして、絶縁体層602は、積層体502と共に焼成される。そのため、積層体502の焼成時に、絶縁体層602中の成分が溶け出して、接続導体層506a,506b上に広がってしまう。これにより、接続導体層506a,506bが露出している部分の面積が小さくなってしまい、接続導体層506a,506bとはんだ512a,512bの接触面積が小さくなってしまう。その結果、電子部品600と基板510との間に接続不良が発生するおそれがある。
Moreover, according to the
これに対して、電子部品10では、接続導体層24aは、絶縁体層22のx軸方向の負方向側の辺を覆い隠している。また、接続導体層24bは、絶縁体層22のx軸方向の正方向側の辺を覆い隠している。これにより、図3に示すように、接続導体層24の裏面は、絶縁体層22の裏面よりも下面S1から離れている。そのため、積層体12の焼成時に、絶縁体層22中の成分は、絶縁体層22から溶け出したとしても、接続導体層24a,24bによりせき止められるため、接続導体層24a,24bの裏面上に広がりにくい。その結果、電子部品10において基板510との間に接続不良が発生することが抑制される。
On the other hand, in the
また、絶縁体層22は、絶縁体層16と同じ材料により作製されているので、絶縁体層16に対して高い密着性を有している。そのため、絶縁体層22は、焼成時に積層体12から剥離しにくい。
In addition, since the
(変形例)
次に、本発明の変形例に係る電子部品について図面を参照しながら説明する。図11は、変形例に係る電子部品10'の断面構造図である。
(Modification)
Next, an electronic component according to a modification of the present invention will be described with reference to the drawings. FIG. 11 is a cross-sectional structure diagram of an
電子部品10'は、絶縁体層22,22'の形状において電子部品10と相違点を有している。具体的には、電子部品10'の絶縁体層22'のx軸方向の幅は、電子部品10の絶縁体層22のx軸方向の幅よりも小さい。よって、電子部品10'では、接続導体層24a,24bは、絶縁体層22'の一部を覆っていない。これにより、図11に示すように、電子部品10'において接続導体層20が絶縁体層22から露出するようになる。その結果、電子部品10'では、外部電極14及び接続導体層24に加えて接続導体層20により基板との接続を行うことができるようになるので、電子部品10'は、電子部品10よりも基板に対して高い接続性を有するようになる。
The
ただし、電子部品10では、絶縁体層22の一部が接続導体層24a,24bにより覆われている。そのため、電子部品10では電子部品10'よりも、積層体12の焼成時に、絶縁体層22中の成分が、接続導体層24a,24bの裏面上に広がりにくい。
However, in the
なお、電子部品10'のその他の構成は、電子部品10のその他の構成と同じであるので説明を省略する。
In addition, since the other structure of electronic component 10 'is the same as the other structure of
なお、電子部品10,10'において、接続導体層20,24は、外部電極14に接触している。しかしながら、接続導体20,24は、少なくともいずれか一方が外部電極14に接触していればよい。
In the
本発明は、電子部品及びその製造方法に有用であり、特に、積層体にクラックが発生することを防止できると共に、基板との間に接続不良が発生することを抑制できる点において優れている。 INDUSTRIAL APPLICABILITY The present invention is useful for an electronic component and a method for manufacturing the same, and is particularly excellent in that it is possible to prevent cracks from occurring in the laminate and to suppress poor connection with the substrate.
S1 下面
S2,S3 端面
b1〜b6 ビアホール導体
10,10' 電子部品
12 積層体
14a,14b 外部電極
16a〜16h 絶縁体層
18a〜18g コイル導体層
20a,20b,24a,24b 接続導体層
22,22' 絶縁体層
S1 bottom surface S2, S3 end face b1 to b6 via-
Claims (4)
前記第1の面において、隙間を空けた状態で設けられている第1の導体層及び第2の導体層と、
前記第1の導体層及び第2の導体層において前記隙間を形成している外縁を覆っている第1の絶縁体層と、
前記第1の導体層上に設けられている第3の導体層と、
前記第2の導体層上に設けられている第4の導体層と、
前記第2の面に設けられていると共に、前記第1の導体層又は前記第3の導体層と接触している第1の外部電極と、
前記第3の面に設けられていると共に、前記第2の導体層又は前記第4の導体層と接触している第2の外部電極と、
を備えており、
前記第3の導体層の主面及び前記第4の導体層の主面は、前記第1の絶縁体層の主面よりも前記第1の面から離れていること、
を特徴とする電子部品。 A rectangular parallelepiped main body containing a circuit element, the main body having a first surface and a second surface and a third surface facing each other across the first surface;
In the first surface, a first conductor layer and a second conductor layer provided with a gap therebetween;
A first insulator layer covering an outer edge forming the gap in the first conductor layer and the second conductor layer;
A third conductor layer provided on the first conductor layer;
A fourth conductor layer provided on the second conductor layer;
A first external electrode provided on the second surface and in contact with the first conductor layer or the third conductor layer;
A second external electrode provided on the third surface and in contact with the second conductor layer or the fourth conductor layer;
With
The main surface of the third conductor layer and the main surface of the fourth conductor layer are farther from the first surface than the main surface of the first insulator layer;
Electronic parts characterized by
を特徴とする請求項1に記載の電子部品。 The third conductor layer and the fourth conductor layer cover a part of the first insulator layer;
The electronic component according to claim 1.
前記第1の絶縁体層は、前記第2の絶縁体層と同じ材料により作製されていること、
を特徴とする請求項1又は請求項2のいずれかに記載の電子部品。 The main body is formed by laminating a plurality of second insulator layers,
The first insulator layer is made of the same material as the second insulator layer;
The electronic component according to claim 1, wherein:
前記本体を形成する工程と、
前記第1の導体層及び前記第2の導体層を形成する工程と、
前記第1の絶縁体層を形成する工程と、
前記第3の導体層及び前記第4の導体層を形成する工程と、
前記第1の導体層ないし前記第4の導体層及び前記第1の絶縁体層が形成された前記本体を焼成する工程と、
前記本体に前記第1の外部電極及び前記第2の外部電極を形成する工程と、
を備えていること、
を特徴とする電子部品の製造方法。 A method of manufacturing an electronic component according to claim 1,
Forming the body;
Forming the first conductor layer and the second conductor layer;
Forming the first insulator layer;
Forming the third conductor layer and the fourth conductor layer;
Firing the body on which the first conductor layer to the fourth conductor layer and the first insulator layer are formed; and
Forming the first external electrode and the second external electrode on the body;
Having
A method of manufacturing an electronic component characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009187346A JP5212309B2 (en) | 2009-08-12 | 2009-08-12 | Electronic component and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009187346A JP5212309B2 (en) | 2009-08-12 | 2009-08-12 | Electronic component and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011040612A true JP2011040612A (en) | 2011-02-24 |
JP5212309B2 JP5212309B2 (en) | 2013-06-19 |
Family
ID=43768067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009187346A Active JP5212309B2 (en) | 2009-08-12 | 2009-08-12 | Electronic component and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5212309B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015095496A (en) * | 2013-11-11 | 2015-05-18 | パナソニックIpマネジメント株式会社 | Laminated component |
CN110400671A (en) * | 2018-04-25 | 2019-11-01 | 三星电机株式会社 | Coil block |
WO2022085552A1 (en) * | 2020-10-20 | 2022-04-28 | 株式会社村田製作所 | Stacked coil component |
JP7485073B2 (en) | 2020-10-20 | 2024-05-16 | 株式会社村田製作所 | Multilayer coil parts |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61162036U (en) * | 1985-03-28 | 1986-10-07 | ||
JPH05234702A (en) * | 1992-02-26 | 1993-09-10 | Matsushita Electric Ind Co Ltd | Rectangular chip resistor, manufacture thereof, and string of taping parts therefor |
JPH08162357A (en) * | 1994-11-30 | 1996-06-21 | Murata Mfg Co Ltd | Ceramic electronic part |
JPH09180957A (en) * | 1995-12-22 | 1997-07-11 | Kyocera Corp | Multilayered ceramic capacitor |
-
2009
- 2009-08-12 JP JP2009187346A patent/JP5212309B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61162036U (en) * | 1985-03-28 | 1986-10-07 | ||
JPH05234702A (en) * | 1992-02-26 | 1993-09-10 | Matsushita Electric Ind Co Ltd | Rectangular chip resistor, manufacture thereof, and string of taping parts therefor |
JPH08162357A (en) * | 1994-11-30 | 1996-06-21 | Murata Mfg Co Ltd | Ceramic electronic part |
JPH09180957A (en) * | 1995-12-22 | 1997-07-11 | Kyocera Corp | Multilayered ceramic capacitor |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015095496A (en) * | 2013-11-11 | 2015-05-18 | パナソニックIpマネジメント株式会社 | Laminated component |
CN110400671A (en) * | 2018-04-25 | 2019-11-01 | 三星电机株式会社 | Coil block |
CN110400671B (en) * | 2018-04-25 | 2021-09-21 | 三星电机株式会社 | Coil component |
US11398343B2 (en) | 2018-04-25 | 2022-07-26 | Samsung Electro-Mechanics Co., Ltd. | Coil component |
WO2022085552A1 (en) * | 2020-10-20 | 2022-04-28 | 株式会社村田製作所 | Stacked coil component |
JP7485073B2 (en) | 2020-10-20 | 2024-05-16 | 株式会社村田製作所 | Multilayer coil parts |
Also Published As
Publication number | Publication date |
---|---|
JP5212309B2 (en) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5888289B2 (en) | Electronic components | |
JP6047934B2 (en) | Electronic component and manufacturing method thereof | |
US9058927B2 (en) | Electronic component | |
JP4957737B2 (en) | Ceramic electronic component, method for manufacturing the same, and assembly component | |
US9653209B2 (en) | Method for producing electronic component | |
JP5029672B2 (en) | Ceramic electronic component, method for manufacturing the same, and assembly component | |
WO2007080680A1 (en) | Method for manufacturing inductor | |
US20120062348A1 (en) | Laminated coil | |
JP2015026760A (en) | Multilayer coil | |
JP2009206110A (en) | Electronic component | |
JP5212309B2 (en) | Electronic component and manufacturing method thereof | |
JP4329762B2 (en) | Chip type electronic component built-in multilayer board | |
JP2006339589A (en) | Chip resistor and method for manufacturing same | |
JP2005340663A (en) | Capacitor | |
JP7283221B2 (en) | Electronic component manufacturing method | |
JP5585576B2 (en) | Manufacturing method of electronic parts | |
JP7055588B2 (en) | Electronic components | |
JP2005340664A (en) | Capacitor | |
JP6354220B2 (en) | Multilayer electronic components | |
JP2012204475A (en) | Multilayer electronic component | |
JP6159286B2 (en) | Chip resistor and manufacturing method of chip resistor | |
JP2005032807A (en) | Lamination ceramic electronic component and its method for manufacturing | |
JP2006041319A (en) | Surface-mounted multiple capacitor and mounting structure thereof | |
JP6164228B2 (en) | Module and manufacturing method thereof | |
JP2018170322A (en) | Electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5212309 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |