JP2018170322A - Electronic component - Google Patents

Electronic component Download PDF

Info

Publication number
JP2018170322A
JP2018170322A JP2017064822A JP2017064822A JP2018170322A JP 2018170322 A JP2018170322 A JP 2018170322A JP 2017064822 A JP2017064822 A JP 2017064822A JP 2017064822 A JP2017064822 A JP 2017064822A JP 2018170322 A JP2018170322 A JP 2018170322A
Authority
JP
Japan
Prior art keywords
electrode layer
electrode
region
layer
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017064822A
Other languages
Japanese (ja)
Other versions
JP6942989B2 (en
Inventor
伸也 小野寺
Shinya Onodera
伸也 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2017064822A priority Critical patent/JP6942989B2/en
Application filed by TDK Corp filed Critical TDK Corp
Priority to CN202110003722.2A priority patent/CN112820542B/en
Priority to CN202110004237.7A priority patent/CN112863873B/en
Priority to KR1020217004609A priority patent/KR102486063B1/en
Priority to CN202210780284.5A priority patent/CN114899007B/en
Priority to KR1020227029236A priority patent/KR102599720B1/en
Priority to CN202110004239.6A priority patent/CN112863874B/en
Priority to PCT/JP2017/033943 priority patent/WO2018056319A1/en
Priority to CN201780058033.3A priority patent/CN109791839B/en
Priority to US16/097,175 priority patent/US11264172B2/en
Priority to KR1020197011504A priority patent/KR102297593B1/en
Priority to DE112017004775.7T priority patent/DE112017004775T5/en
Priority to KR1020207017791A priority patent/KR102387493B1/en
Priority to CN202110004249.XA priority patent/CN112837934A/en
Publication of JP2018170322A publication Critical patent/JP2018170322A/en
Application granted granted Critical
Publication of JP6942989B2 publication Critical patent/JP6942989B2/en
Priority to US17/523,524 priority patent/US11594378B2/en
Priority to US17/881,204 priority patent/US11763996B2/en
Priority to US18/230,222 priority patent/US20230377802A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic component in which occurence of cracks in an element body is surely suppressed.SOLUTION: A laminated feedthrough capacitor C1 includes an element body 3 having a rectangular parallelepiped shape and an outer electrode 6. The element body 3 includes a principal surface 3a to be a mounting surface and a side surface 3c adjacent to the principal surface 3a. The outer electrode 6 includes an electrode portion 6c disposed on the side surface 3c. The electrode portion 6c includes a region 6cand a region 6cpositioned closer to the principal surface 3a than the region 6c. The region 6cincludes a first electrode layer E1 formed on the side surface 3c and a plating layer formed on the first electrode layer E1. The region 6cincludes the first electrode layer E1 formed on the side surface 3c, a second electrode layer E2 formed over the first electrode layer E1 and the side surface 3c, and a third electrode layer E3 and a fourth electrode layer E4 which are formed on the second electrode layer E2.SELECTED DRAWING: Figure 3

Description

本発明は、電子部品に関する。   The present invention relates to an electronic component.

直方体形状を呈しており、実装面とされる主面と、主面と隣り合う側面と、を有している素体と、側面に配置されている電極部を有する外部電極と、を備えている電子部品が知られている（たとえば、特許文献１参照）。特許文献１に記載された電子部品では、電極部が、側面上に形成されている焼結金属層と、焼結金属層上に形成されているめっき層と、を有している第一領域と、側面上に形成されている焼結金属層と、焼結金属層上に形成されている導電性樹脂層と、導電性樹脂層上に形成されているめっき層と、を有し、かつ、第一領域よりも主面寄りに位置している第二領域と、を有している。   It has a rectangular parallelepiped shape, and includes an element body having a main surface as a mounting surface and a side surface adjacent to the main surface, and an external electrode having an electrode portion disposed on the side surface. There are known electronic components (see, for example, Patent Document 1). In the electronic component described in Patent Literature 1, the electrode portion includes a sintered metal layer formed on the side surface and a plated region formed on the sintered metal layer. And a sintered metal layer formed on the side surface, a conductive resin layer formed on the sintered metal layer, and a plating layer formed on the conductive resin layer, and And a second region located closer to the main surface than the first region.

特開２００４−２９６９３６号公報JP 2004-296936 A

本発明の一つの態様は、素体におけるクラックの発生が確実に抑制されている電子部品を提供することを目的とする。   One aspect of the present invention is to provide an electronic component in which the occurrence of cracks in an element body is reliably suppressed.

本発明者らの調査研究の結果、以下の事項が判明した。電子部品が電子機器にはんだ実装されている場合、電子機器から電子部品に作用する外力が、はんだ実装の際に形成されたはんだフィレットから外部電極を通して素体に応力として作用することがある。このとき、応力は、焼結金属層の端縁に集中する傾向があるため、当該端縁が起点となって、素体にクラックが発生するおそれがある。応力は、特に、側面に直交する方向から見たときの焼結金属層の主面側の端部領域の端縁に集中する傾向がある。   As a result of our research, the following matters were found. When the electronic component is solder-mounted on the electronic device, an external force that acts on the electronic component from the electronic device may act as stress on the element body from the solder fillet formed at the time of solder mounting through the external electrode. At this time, since the stress tends to concentrate on the edge of the sintered metal layer, the edge may be a starting point and a crack may occur in the element body. In particular, the stress tends to concentrate on the edge of the end region on the main surface side of the sintered metal layer when viewed from the direction orthogonal to the side surface.

本発明の一つの態様に係る電子部品は、直方体形状を呈しており、実装面とされる主面と、主面と隣り合う側面と、を有している素体と、側面に配置されている電極部を有する外部電極と、を備え、電極部は、側面上に形成されている焼結金属層と、焼結金属層上に形成されているめっき層と、を有している第一領域と、側面上に形成されている焼結金属層と、焼結金属層上と側面上とわたって形成されている導電性樹脂層と、導電性樹脂層上に形成されているめっき層と、を有し、かつ、第一領域よりも主面寄りに位置している第二領域と、を有している。   An electronic component according to an aspect of the present invention has a rectangular parallelepiped shape, and is disposed on a side surface and an element body having a main surface as a mounting surface and a side surface adjacent to the main surface. A first electrode having a sintered metal layer formed on the side surface and a plating layer formed on the sintered metal layer. A region, a sintered metal layer formed on the side surface, a conductive resin layer formed on the sintered metal layer and on the side surface, and a plating layer formed on the conductive resin layer, And a second region positioned closer to the main surface than the first region.

本発明の一つの態様に係る電子部品では、第一領域よりも主面寄りに位置している第二領域が、焼結金属層上と側面上とわたって形成されている導電性樹脂層を有しているので、第二領域が有している焼結金属層の端縁が、導電性樹脂層により覆われる。このため、はんだフィレットを通して電子部品に外力が作用する場合でも、第二領域が有している焼結金属層の端縁に応力が集中し難く、当該端縁がクラックの起点となり難い。したがって、クラックが素体に発生するのが確実に抑制される。   In the electronic component according to one aspect of the present invention, the second region located closer to the main surface than the first region has a conductive resin layer formed over the sintered metal layer and the side surface. Since it has, the edge of the sintered metal layer which the 2nd area | region has is covered with a conductive resin layer. For this reason, even when an external force acts on the electronic component through the solder fillet, the stress is unlikely to concentrate on the edge of the sintered metal layer included in the second region, and the edge is unlikely to become a starting point of the crack. Therefore, the occurrence of cracks in the element body is reliably suppressed.

特許文献１に記載された電子部品では、第二領域が有している焼結金属層の端縁が、導電性樹脂層により覆われていない。このため、第二領域が有している焼結金属層の端縁に応力が集中し易く、当該端縁がクラックの起点となるおそれがある。   In the electronic component described in Patent Document 1, the edge of the sintered metal layer included in the second region is not covered with the conductive resin layer. For this reason, stress tends to concentrate on the edge of the sintered metal layer of the second region, and the edge may be the starting point of the crack.

第二領域は、導電性樹脂層が焼結金属層上に形成されている第一部分と、導電性樹脂層が側面上に形成されている第二部分と、を有しており、第二部分の幅は、主面から離れるにしたがって連続的に小さくなっていてもよい。   The second region has a first part in which the conductive resin layer is formed on the sintered metal layer, and a second part in which the conductive resin layer is formed on the side surface. The width of may be continuously reduced as the distance from the main surface increases.

めっき層には、めっき層の形成過程で、内部応力が生じる。めっき層の平面視での形状が角を有している場合、当該角で内部応力が集中する傾向がある。このため、めっき層の上記角では、めっき層又はめっき層の下に位置している導電性樹脂層が剥がれるおそれがある。   Internal stress is generated in the plating layer during the formation process of the plating layer. When the shape of the plating layer in plan view has corners, internal stress tends to concentrate at the corners. For this reason, there exists a possibility that the conductive resin layer located under the plating layer or the plating layer may be peeled off at the corner of the plating layer.

導電性樹脂層と素体との接合強度は、導電性樹脂層と焼結金属層との接合強度よりも小さい。したがって、導電性樹脂層が側面上に形成されている第二領域の第二部分では、第一部分に比して、導電性樹脂層が側面から剥がれ易い。   The bonding strength between the conductive resin layer and the element body is smaller than the bonding strength between the conductive resin layer and the sintered metal layer. Therefore, in the second portion of the second region where the conductive resin layer is formed on the side surface, the conductive resin layer is more easily peeled off from the side surface than the first portion.

第二部分の幅が、主面から離れるにしたがって連続的に小さくなっている場合、第二部分の平面視での形状が角を有することはない。このため、めっき層には、内部応力が集中する箇所が生じ難い。この結果、第二部分での、めっき層及び導電性樹脂層の剥がれの発生が抑制される。   When the width of the second portion is continuously reduced as the distance from the main surface increases, the shape of the second portion in plan view does not have a corner. For this reason, it is hard to produce the location where an internal stress concentrates in a plating layer. As a result, the occurrence of peeling of the plating layer and the conductive resin layer in the second portion is suppressed.

側面に直交する方向から見たとき、第二部分の端縁は、湾曲していてもよい。この場合でも、第二部分の平面視での形状が角を有することはないため、第二部分が有しているめっき層には、内部応力が集中する箇所が生じ難い。したがって、第二部分での、めっき層及び導電性樹脂層の剥がれの発生が抑制される。   When viewed from a direction orthogonal to the side surface, the edge of the second portion may be curved. Even in this case, since the shape of the second portion in plan view does not have corners, the plating layer included in the second portion is unlikely to have a location where internal stress is concentrated. Therefore, generation | occurrence | production of peeling of a plating layer and a conductive resin layer in a 2nd part is suppressed.

側面に直交する方向から見たとき、第二領域の端縁は、略円弧状であってもよい。この場合でも、第二部分の平面視での形状が角を有することはないため、第二部分が有しているめっき層には、内部応力が集中する箇所が生じ難い。したがって、第二部分での、めっき層及び導電性樹脂層の剥がれの発生が抑制される。   When viewed from the direction orthogonal to the side surface, the edge of the second region may be substantially arcuate. Even in this case, since the shape of the second portion in plan view does not have corners, the plating layer included in the second portion is unlikely to have a location where internal stress is concentrated. Therefore, generation | occurrence | production of peeling of a plating layer and a conductive resin layer in a 2nd part is suppressed.

本発明の一つの態様によれば、素体におけるクラックの発生が確実に抑制されている電子部品を提供することができる。   According to one aspect of the present invention, it is possible to provide an electronic component in which the occurrence of cracks in the element body is reliably suppressed.

第１実施形態に係る積層貫通コンデンサの平面図である。It is a top view of the multilayer feedthrough capacitor concerning a 1st embodiment. 第１実施形態に係る積層貫通コンデンサの平面図である。It is a top view of the multilayer feedthrough capacitor concerning a 1st embodiment. 第１実施形態に係る積層貫通コンデンサの側面図である。It is a side view of the multilayer feedthrough capacitor concerning a 1st embodiment. 第１実施形態に係る積層貫通コンデンサの端面図である。It is an end view of the multilayer feedthrough capacitor according to the first embodiment. 第１実施形態に係る積層貫通コンデンサの断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure of the multilayer feedthrough capacitor which concerns on 1st Embodiment. 第１実施形態に係る積層貫通コンデンサの断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure of the multilayer feedthrough capacitor which concerns on 1st Embodiment. 第１実施形態に係る積層貫通コンデンサの断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure of the multilayer feedthrough capacitor which concerns on 1st Embodiment. 第１実施形態に係る積層貫通コンデンサの実装構造を説明するための図である。It is a figure for demonstrating the mounting structure of the multilayer feedthrough capacitor which concerns on 1st Embodiment. 第１実施形態に係る積層貫通コンデンサの実装構造を説明するための図である。It is a figure for demonstrating the mounting structure of the multilayer feedthrough capacitor which concerns on 1st Embodiment. 第１実施形態の変形例に係る積層貫通コンデンサの平面図である。It is a top view of the multilayer feedthrough capacitor concerning the modification of a 1st embodiment. 第１実施形態の変形例に係る積層貫通コンデンサの断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure of the multilayer feedthrough capacitor which concerns on the modification of 1st Embodiment. 第２実施形態に係る積層コンデンサの平面図である。It is a top view of the multilayer capacitor concerning a 2nd embodiment. 第２実施形態に係る積層コンデンサの平面図である。It is a top view of the multilayer capacitor concerning a 2nd embodiment. 第２実施形態に係る積層コンデンサの側面図である。It is a side view of the multilayer capacitor according to the second embodiment. 第２実施形態に係る積層コンデンサが備えている外部電極の断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure of the external electrode with which the multilayer capacitor which concerns on 2nd Embodiment is provided.

以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.

（第１実施形態）
図１〜図７を参照して、第１実施形態に係る積層貫通コンデンサＣ１の構成を説明する。図１及び図２は、第１実施形態に係る積層貫通コンデンサの平面図である。図３は、第１実施形態に係る積層貫通コンデンサの側面図である。図４は、第１実施形態に係る積層貫通コンデンサの端面図である。図５、図６、及び図７は、第１実施形態に係る積層貫通コンデンサの断面構成を説明するための図である。第１実施形態では、電子部品として積層貫通コンデンサＣ１を例に説明する。 (First embodiment)
With reference to FIGS. 1-7, the structure of the multilayer feedthrough capacitor C1 which concerns on 1st Embodiment is demonstrated. 1 and 2 are plan views of the multilayer feedthrough capacitor according to the first embodiment. FIG. 3 is a side view of the multilayer feedthrough capacitor according to the first embodiment. FIG. 4 is an end view of the multilayer feedthrough capacitor according to the first embodiment. 5, 6, and 7 are views for explaining a cross-sectional configuration of the multilayer feedthrough capacitor according to the first embodiment. In the first embodiment, a multilayer feedthrough capacitor C1 will be described as an example of an electronic component.

積層貫通コンデンサＣ１は、図１に示されるように、素体３と、素体３の外表面に配置されている一対の外部電極５及び一つの外部電極６と、を有している。一対の外部電極５は、互いに離間している。一対の外部電極５及び外部電極６は、それぞれ離間している。一対の外部電極５は、たとえば、信号用端子電極として機能し、外部電極６は、たとえば、接地用端子電極として機能する。   As shown in FIG. 1, the multilayer feedthrough capacitor C <b> 1 includes an element body 3, a pair of external electrodes 5 and one external electrode 6 disposed on the outer surface of the element body 3. The pair of external electrodes 5 are separated from each other. The pair of external electrodes 5 and external electrodes 6 are separated from each other. The pair of external electrodes 5 functions as, for example, signal terminal electrodes, and the external electrode 6 functions as, for example, a grounding terminal electrode.

素体３は、直方体形状を呈している。素体３は、互いに対向している長方形状の一対の主面３ａ，３ｂと、互いに対向している長方形状の一対の側面３ｃと、互いに対向している一対の端面３ｅと、を有している。一対の主面３ａ，３ｂが対向している方向が第一方向Ｄ１であり、一対の側面３ｃが対向している方向が第二方向Ｄ２であり、一対の端面３ｅが対向している方向が第三方向Ｄ３である。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。   The element body 3 has a rectangular parallelepiped shape. The element body 3 has a pair of rectangular main surfaces 3a and 3b facing each other, a pair of rectangular side surfaces 3c facing each other, and a pair of end surfaces 3e facing each other. ing. The direction in which the pair of main surfaces 3a, 3b are opposed is the first direction D1, the direction in which the pair of side surfaces 3c is opposed is the second direction D2, and the direction in which the pair of end surfaces 3e is opposed. It is the third direction D3. The rectangular parallelepiped shape includes a rectangular parallelepiped shape in which corners and ridge lines are chamfered and a rectangular parallelepiped shape in which corners and ridge lines are rounded.

第一方向Ｄ１は、各主面３ａ，３ｂに直交する方向であり、第二方向Ｄ２と直交している。第三方向Ｄ３は、各主面３ａ，３ｂと各側面３ｃとに平行な方向であり、第一方向Ｄ１と第二方向Ｄ２とに直交している。第二方向Ｄ２は、各側面３ｃに直交する方向であり、第三方向Ｄ３は、各端面３ｅに直交する方向である。第１実施形態では、素体３の第三方向Ｄ３での長さは、素体３の第一方向Ｄ１での長さより大きく、かつ、素体３の第二方向Ｄ２での長さより大きい。第三方向Ｄ３が、素体３の長手方向である。   The first direction D1 is a direction orthogonal to the main surfaces 3a and 3b, and is orthogonal to the second direction D2. The third direction D3 is a direction parallel to the main surfaces 3a and 3b and the side surfaces 3c, and is orthogonal to the first direction D1 and the second direction D2. The second direction D2 is a direction orthogonal to each side surface 3c, and the third direction D3 is a direction orthogonal to each end surface 3e. In the first embodiment, the length of the element body 3 in the third direction D3 is larger than the length of the element body 3 in the first direction D1 and larger than the length of the element body 3 in the second direction D2. The third direction D3 is the longitudinal direction of the element body 3.

一対の側面３ｃは、一対の主面３ａ，３ｂの間を連結するように第一方向Ｄ１に延在している。一対の側面３ｃは、第三方向Ｄ３にも延在している。一対の端面３ｅは、一対の主面３ａ，３ｂの間を連結するように第一方向Ｄ１に延在している。一対の端面３ｅは、第二方向Ｄ２にも延在している。   The pair of side surfaces 3c extends in the first direction D1 so as to connect the pair of main surfaces 3a and 3b. The pair of side surfaces 3c also extends in the third direction D3. The pair of end surfaces 3e extends in the first direction D1 so as to connect the pair of main surfaces 3a and 3b. The pair of end surfaces 3e also extend in the second direction D2.

素体３は、外表面として、一対の稜線部３ｇと、一対の稜線部３ｈと、四つの稜線部３ｉと、一対の稜線部３ｊと、一対の稜線部３ｋと、を有している。稜線部３ｇは、端面３ｅと主面３ａとの間に位置している。稜線部３ｈは、端面３ｅと主面３ｂとの間に位置している。稜線部３ｉは、端面３ｅと側面３ｃとの間に位置している。稜線部３ｊは、主面３ａと側面３ｃとの間に位置している。稜線部３ｋは、主面３ｂと側面３ｃとの間に位置している。本実施形態では、各稜線部３ｇ，３ｈ，３ｉ，３ｊ，３ｋは、湾曲するように丸められており、素体３には、いわゆるＲ面取り加工が施されている。   The element body 3 has a pair of ridge line portions 3g, a pair of ridge line portions 3h, four ridge line portions 3i, a pair of ridge line portions 3j, and a pair of ridge line portions 3k as outer surfaces. The ridge line portion 3g is located between the end surface 3e and the main surface 3a. The ridge line portion 3h is located between the end surface 3e and the main surface 3b. The ridge line portion 3i is located between the end surface 3e and the side surface 3c. The ridge line portion 3j is located between the main surface 3a and the side surface 3c. The ridge line portion 3k is located between the main surface 3b and the side surface 3c. In this embodiment, each ridgeline part 3g, 3h, 3i, 3j, 3k is rounded so as to be curved, and the element body 3 is subjected to so-called R chamfering.

端面３ｅと主面３ａとは、稜線部３ｇを介して、間接的に隣り合っている。端面３ｅと主面３ｂとは、稜線部３ｈを介して、間接的に隣り合っている。端面３ｅと側面３ｃとは、稜線部３ｉを介して、間接的に隣り合っている。主面３ａと側面３ｃとは、稜線部３ｊを介して、間接的に隣り合っている。主面３ｂと側面３ｃとは、稜線部３ｋを介して、間接的に隣り合っている。   The end surface 3e and the main surface 3a are indirectly adjacent to each other through the ridge line portion 3g. The end surface 3e and the main surface 3b are indirectly adjacent to each other through the ridge line portion 3h. The end surface 3e and the side surface 3c are indirectly adjacent to each other via the ridge line portion 3i. The main surface 3a and the side surface 3c are indirectly adjacent to each other through the ridge line portion 3j. The main surface 3b and the side surface 3c are indirectly adjacent to each other via the ridge line portion 3k.

素体３は、一対の主面３ａ，３ｂが対向している方向（第一方向Ｄ１）に複数の誘電体層が積層されて構成されている。素体３では、複数の誘電体層の積層方向が第一方向Ｄ１と一致する。各誘電体層は、たとえば誘電体材料（ＢａＴｉＯ３系、Ｂａ(Ｔｉ，Ｚｒ)Ｏ３系、又は（Ｂａ，Ｃａ）ＴｉＯ３系などの誘電体セラミック）を含むセラミックグリーンシートの焼結体から構成されている。実際の素体３では、各誘電体層は、各誘電体層の間の境界が視認できない程度に一体化されている。素体３では、複数の誘電体層の積層方向が第二方向Ｄ２と一致していてもよい。 The element body 3 is configured by laminating a plurality of dielectric layers in a direction (first direction D1) in which the pair of main surfaces 3a and 3b are opposed to each other. In the element body 3, the stacking direction of the plurality of dielectric layers coincides with the first direction D1. Each dielectric layer is made of a sintered body of a ceramic green sheet containing a dielectric material (dielectric ceramic such as BaTiO 3 series, Ba (Ti, Zr) O 3 series, or (Ba, Ca) TiO 3 series), for example. It is configured. In the actual element body 3, the dielectric layers are integrated so that the boundary between the dielectric layers is not visible. In the element body 3, the stacking direction of the plurality of dielectric layers may coincide with the second direction D2.

積層貫通コンデンサＣ１は、電子機器（たとえば、回路基板又は電子部品など）に、はんだ実装される。積層貫通コンデンサＣ１では、主面３ａが、電子機器と対向する実装面とされる。   The multilayer feedthrough capacitor C1 is solder-mounted on an electronic device (for example, a circuit board or an electronic component). In the multilayer feedthrough capacitor C1, the main surface 3a is a mounting surface facing the electronic device.

積層貫通コンデンサＣ１は、図５、図６、及び図７に示されるように、内部導体として、それぞれ複数の内部電極７，９を備えている。内部電極７，９は、積層型の電気素子の内部電極として通常用いられる導電性材料からなる。導電性材料として、卑金属（たとえば、Ｎｉ又はＣｕなど）が用いられる。内部電極７，９は、上記導電性材料を含む導電性ペーストの焼結体として構成されている。第１実施形態では、内部電極７，９は、Ｎｉからなる。   As shown in FIGS. 5, 6, and 7, the multilayer feedthrough capacitor C <b> 1 includes a plurality of internal electrodes 7 and 9 as internal conductors. The internal electrodes 7 and 9 are made of a conductive material that is normally used as an internal electrode of a laminated electric element. As the conductive material, a base metal (for example, Ni or Cu) is used. The internal electrodes 7 and 9 are configured as a sintered body of a conductive paste containing the conductive material. In the first embodiment, the internal electrodes 7 and 9 are made of Ni.

内部電極７と内部電極９とは、第一方向Ｄ１において異なる位置（層）に配置されている。すなわち、内部電極７と内部電極９とは、素体３内において、第一方向Ｄ１に間隔を有して対向するように交互に配置されている。内部電極７と内部電極９とは、互いに極性が異なる。複数の誘電体層の積層方向が第二方向Ｄ２である場合、内部電極７と内部電極９とは、第二方向Ｄ２において異なる位置（層）に配置される。内部電極７の端部は、一対の端面３ｅに露出している。内部電極９の端部は、一対の側面３ｃに露出している。   The internal electrode 7 and the internal electrode 9 are arranged at different positions (layers) in the first direction D1. That is, the internal electrodes 7 and the internal electrodes 9 are alternately arranged in the element body 3 so as to face each other with a gap in the first direction D1. The internal electrode 7 and the internal electrode 9 have different polarities. When the stacking direction of the plurality of dielectric layers is the second direction D2, the internal electrode 7 and the internal electrode 9 are arranged at different positions (layers) in the second direction D2. End portions of the internal electrodes 7 are exposed at the pair of end faces 3e. End portions of the internal electrodes 9 are exposed on the pair of side surfaces 3c.

外部電極５は、素体３における端面３ｅ側に、すなわち素体３の第三方向Ｄ３での端部にそれぞれ配置されている。外部電極５は、主面３ａ上及び稜線部３ｇ上に配置されている電極部５ａと、稜線部３ｈ上に配置されている電極部５ｂと、各稜線部３ｉ上に配置されている電極部５ｃと、対応する端面３ｅに配置されている電極部５ｅを有している。外部電極５は、稜線部３ｊ上に配置されている電極部も有している。   The external electrodes 5 are disposed on the end surface 3e side of the element body 3, that is, at the end portions of the element body 3 in the third direction D3. The external electrode 5 includes an electrode portion 5a disposed on the main surface 3a and the ridge line portion 3g, an electrode portion 5b disposed on the ridge line portion 3h, and an electrode portion disposed on each ridge line portion 3i. 5c and the electrode part 5e arrange | positioned at the corresponding end surface 3e. The external electrode 5 also has an electrode portion disposed on the ridge line portion 3j.

外部電極５は、一つの主面３ａ、及び一つの端面３ｅの五つの面、並びに、稜線部３ｇ，３ｈ，３ｉ，３ｊに形成されている。互いに隣り合う電極部５ａ，５ｂ，５ｃ，５ｅ同士は、接続されており、電気的に接続されている。本実施形態では、外部電極５は、主面３ｂ上に意図的に形成されていない。   The external electrode 5 is formed on five surfaces, that is, one main surface 3a and one end surface 3e, and ridge portions 3g, 3h, 3i, and 3j. Adjacent electrode portions 5a, 5b, 5c and 5e are connected and electrically connected. In the present embodiment, the external electrode 5 is not intentionally formed on the main surface 3b.

端面３ｅに配置されている電極部５ｅは、内部電極７の端面３ｅに露出した端部をすべて覆っている。内部電極７は、電極部５ｅと直接的に接続されている。内部電極７は、一対の外部電極５と電気的に接続されている。   The electrode portion 5e disposed on the end surface 3e covers all the end portions exposed to the end surface 3e of the internal electrode 7. The internal electrode 7 is directly connected to the electrode portion 5e. The internal electrode 7 is electrically connected to the pair of external electrodes 5.

外部電極５は、図５、図６、及び図７に示されるように、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。第四電極層Ｅ４は、外部電極５の最外層を構成している。各電極部５ａ，５ｃ，５ｅは、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。電極部５ｂは、第一電極層Ｅ１、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。   As shown in FIGS. 5, 6, and 7, the external electrode 5 includes a first electrode layer E1, a second electrode layer E2, a third electrode layer E3, and a fourth electrode layer E4. The fourth electrode layer E4 constitutes the outermost layer of the external electrode 5. Each electrode part 5a, 5c, 5e has the 1st electrode layer E1, the 2nd electrode layer E2, the 3rd electrode layer E3, and the 4th electrode layer E4. The electrode portion 5b has a first electrode layer E1, a third electrode layer E3, and a fourth electrode layer E4.

電極部５ａの第一電極層Ｅ１は、稜線部３ｇ上に配置されており、主面３ａ上には配置されていない。主面３ａは、第一電極層Ｅ１に覆われておらず、第一電極層Ｅ１から露出している。電極部５ａの第二電極層Ｅ２は、第一電極層Ｅ１上及び主面３ａ上に配置されており、第一電極層Ｅ１の全体が第二電極層Ｅ２で覆われている。電極部５ａの第二電極層Ｅ２は、主面３ａと接している。電極部５ａは、稜線部３ｇ上では四層構造を有しており、主面３ａ上では三層構造を有している。   The first electrode layer E1 of the electrode portion 5a is disposed on the ridge line portion 3g and is not disposed on the main surface 3a. The main surface 3a is not covered with the first electrode layer E1, and is exposed from the first electrode layer E1. The second electrode layer E2 of the electrode portion 5a is disposed on the first electrode layer E1 and the main surface 3a, and the entire first electrode layer E1 is covered with the second electrode layer E2. The second electrode layer E2 of the electrode part 5a is in contact with the main surface 3a. The electrode portion 5a has a four-layer structure on the ridge portion 3g, and has a three-layer structure on the main surface 3a.

電極部５ｂの第一電極層Ｅ１は、稜線部３ｈ上に配置されており、主面３ｂ上には配置されていない。主面３ｂは、第一電極層Ｅ１に覆われておらず、第一電極層Ｅ１から露出している。電極部５ｂは、第二電極層Ｅ２を有していない。電極部５ｂは、三層構造である。   The first electrode layer E1 of the electrode portion 5b is disposed on the ridge line portion 3h and is not disposed on the main surface 3b. The main surface 3b is not covered with the first electrode layer E1, and is exposed from the first electrode layer E1. The electrode part 5b does not have the second electrode layer E2. The electrode part 5b has a three-layer structure.

電極部５ｃの第一電極層Ｅ１は、稜線部３ｉ上に配置されており、側面３ｃ上には配置されていない。側面３ｃは、第一電極層Ｅ１に覆われておらず、第一電極層Ｅ１から露出している。電極部５ｃの第二電極層Ｅ２は、第一電極層Ｅ１上及び側面３ｃ上に配置されており、第一電極層Ｅ１の一部が第二電極層Ｅ２で覆われている。電極部５ｃの第二電極層Ｅ２は、側面３ｃと接している。   The 1st electrode layer E1 of the electrode part 5c is arrange | positioned on the ridgeline part 3i, and is not arrange | positioned on the side surface 3c. The side surface 3c is not covered with the first electrode layer E1, and is exposed from the first electrode layer E1. The second electrode layer E2 of the electrode portion 5c is disposed on the first electrode layer E1 and the side surface 3c, and a part of the first electrode layer E1 is covered with the second electrode layer E2. The second electrode layer E2 of the electrode portion 5c is in contact with the side surface 3c.

電極部５ｃは、領域５ｃ１と領域５ｃ２とを有している。領域５ｃ２は、領域５ｃ１よりも主面３ａ寄りに位置している。領域５ｃ１は、第一電極層Ｅ１、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域５ｃ１は、第二電極層Ｅ２を有していない。領域５ｃ１は、三層構造である。領域５ｃ２は、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域５ｃ２は、稜線部３ｉ上では四層構造を有しており、側面３ｃ上では三層構造を有している。領域５ｃ１は、第一電極層Ｅ１が第二電極層Ｅ２から露出している領域である。領域５ｃ２は、第一電極層Ｅ１が第二電極層Ｅ２で覆われている領域である。 Electrode unit 5c, and a region 5c 1 and region 5c 2. The region 5c 2 is located closer to the main surface 3a than the region 5c 1 . The region 5c 1 has a first electrode layer E1, a third electrode layer E3, and a fourth electrode layer E4. Region 5c 1 does not have a second electrode layer E2. Region 5c 1 is a three-layer structure. The region 5c 2 includes a first electrode layer E1, a second electrode layer E2, a third electrode layer E3, and a fourth electrode layer E4. The region 5c 2 has a four-layer structure on the ridge line portion 3i, and has a three-layer structure on the side surface 3c. Region 5c 1 is a region where the first electrode layer E1 is exposed from the second electrode layer E2. The region 5c 2 is a region where the first electrode layer E1 is covered with the second electrode layer E2.

電極部５ｅの第一電極層Ｅ１は、端面３ｅ上に配置されており、端面３ｅの全体が第一電極層Ｅ１に覆われている。電極部５ｅの第二電極層Ｅ２は、第一電極層Ｅ１上に配置されており、第一電極層Ｅ１の一部が第二電極層Ｅ２で覆われている。   The first electrode layer E1 of the electrode portion 5e is disposed on the end surface 3e, and the entire end surface 3e is covered with the first electrode layer E1. The second electrode layer E2 of the electrode part 5e is disposed on the first electrode layer E1, and a part of the first electrode layer E1 is covered with the second electrode layer E2.

電極部５ｅは、領域５ｅ１と領域５ｅ２とを有している。領域５ｅ２は、領域５ｅ１よりも主面３ａ寄りに位置している。領域５ｅ１は、第一電極層Ｅ１、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域５ｅ１は、第二電極層Ｅ２を有していない。領域５ｅ１は、三層構造である。領域５ｅ２は、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。すなわち、領域５ｅ２は、四層構造である。領域５ｅ１は、第一電極層Ｅ１が第二電極層Ｅ２から露出している領域である。領域５ｅ２は、第一電極層Ｅ１が第二電極層Ｅ２で覆われている領域である。 Electrode unit 5e, and a region 5e 1 and region 5e 2. The region 5e 2 is located closer to the main surface 3a than the region 5e 1 . The region 5e 1 has a first electrode layer E1, a third electrode layer E3, and a fourth electrode layer E4. The region 5e 1 does not have the second electrode layer E2. The region 5e 1 has a three-layer structure. The region 5e 2 includes a first electrode layer E1, a second electrode layer E2, a third electrode layer E3, and a fourth electrode layer E4. That is, the region 5e 2 has a four-layer structure. The region 5e 1 is a region where the first electrode layer E1 is exposed from the second electrode layer E2. The region 5e 2 is a region where the first electrode layer E1 is covered with the second electrode layer E2.

外部電極６は、素体３の第三方向Ｄ３での中央部分に配置されており、第三方向Ｄ３で見て、一対の外部電極５の間に位置している。外部電極６は、主面３ａ上に配置されている電極部６ａと、側面３ｃ上及び稜線部３ｊ，３ｋ上に配置されている一対の電極部６ｃを有している。外部電極６は、主面３ａ及び一対の側面３ｃの三つの面、並びに、稜線部３ｊ，３ｋに形成されている。互いに隣り合う電極部６ａ，６ｃ同士は、接続されており、電気的に接続されている。本実施形態では、外部電極６は、主面３ｂ上に意図的に形成されていない。   The external electrode 6 is disposed at the central portion of the element body 3 in the third direction D3, and is positioned between the pair of external electrodes 5 when viewed in the third direction D3. The external electrode 6 includes an electrode portion 6a disposed on the main surface 3a and a pair of electrode portions 6c disposed on the side surface 3c and the ridge line portions 3j and 3k. The external electrode 6 is formed on the three surfaces of the main surface 3a and the pair of side surfaces 3c, and the ridge line portions 3j and 3k. The electrode portions 6a and 6c adjacent to each other are connected and electrically connected. In the present embodiment, the external electrode 6 is not intentionally formed on the main surface 3b.

電極部６ａは、主面３ａ上を第二方向Ｄ２に延在している。電極部６ｃは、内部電極９の側面３ｃに露出した端部をすべて覆っている。内部電極９は、各電極部６ｃと直接的に接続されている。内部電極９は、外部電極６と電気的に接続されている。   The electrode portion 6a extends in the second direction D2 on the main surface 3a. The electrode portion 6 c covers all ends exposed at the side surface 3 c of the internal electrode 9. The internal electrode 9 is directly connected to each electrode portion 6c. The internal electrode 9 is electrically connected to the external electrode 6.

外部電極６も、図５、図６、及び図７に示されるように、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。第四電極層Ｅ４は、外部電極６の最外層を構成している。電極部６ａは、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。各電極部６ｃは、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。   The external electrode 6 also includes a first electrode layer E1, a second electrode layer E2, a third electrode layer E3, and a fourth electrode layer E4, as shown in FIGS. The fourth electrode layer E4 constitutes the outermost layer of the external electrode 6. The electrode portion 6a has a second electrode layer E2, a third electrode layer E3, and a fourth electrode layer E4. Each electrode part 6c has the 1st electrode layer E1, the 2nd electrode layer E2, the 3rd electrode layer E3, and the 4th electrode layer E4.

電極部６ａの第二電極層Ｅ２は、主面３ａ上に配置されている。電極部６ａは、第一電極層Ｅ１を有していない。電極部５ａの第二電極層Ｅ２は、主面３ａと接している。電極部５ａは、三層構造を有している。   The second electrode layer E2 of the electrode portion 6a is disposed on the main surface 3a. The electrode part 6a does not have the first electrode layer E1. The second electrode layer E2 of the electrode part 5a is in contact with the main surface 3a. The electrode part 5a has a three-layer structure.

電極部６ｃの第一電極層Ｅ１は、側面３ｃ上及び稜線部３ｊ，３ｋ上に配置されている。電極部６ｃの第二電極層Ｅ２は、第一電極層Ｅ１上、側面３ｃ上、及び稜線部３ｊ上に配置されており、第一電極層Ｅ１の一部が第二電極層Ｅ２で覆われている。電極部６ｃの第二電極層Ｅ２は、側面３ｃ及び稜線部３ｊと接している。   The first electrode layer E1 of the electrode portion 6c is disposed on the side surface 3c and the ridge line portions 3j and 3k. The second electrode layer E2 of the electrode portion 6c is disposed on the first electrode layer E1, the side surface 3c, and the ridge line portion 3j, and a part of the first electrode layer E1 is covered with the second electrode layer E2. ing. The second electrode layer E2 of the electrode portion 6c is in contact with the side surface 3c and the ridge line portion 3j.

電極部６ｃは、領域６ｃ１と領域６ｃ２とを有している。領域６ｃ２は、領域６ｃ１よりも主面３ａ寄りに位置している。領域６ｃ１は、第一電極層Ｅ１、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域６ｃ１は、第二電極層Ｅ２を有していない。領域６ｃ１は、三層構造である。領域６ｃ２は、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域６ｃ１は、第一電極層Ｅ１が第二電極層Ｅ２から露出している領域である。領域６ｃ２は、第一電極層Ｅ１が第二電極層Ｅ２で覆われている領域である。 Electrode portion 6c has a region 6c 1 and region 6c 2. Region 6c 2 is positioned on the main surface 3a nearer region 6c 1. Region 6c 1 includes first electrode layer E1, a third electrode layer E3, and the fourth electrode layer E4. Region 6c 1 does not have a second electrode layer E2. Region 6c 1 is a three-layer structure. Region 6c 2 are first electrode layer E1, the second electrode layer E2, and has a third electrode layer E3, and the fourth electrode layer E4. Region 6c 1 is a region where the first electrode layer E1 is exposed from the second electrode layer E2. Region 6c 2 is a region where the first electrode layer E1 is covered with the second electrode layer E2.

領域６ｃ２は、第二電極層Ｅ２が第一電極層Ｅ１上に形成されている第一部分６ｃ２−１と、第二電極層Ｅ２が側面３ｃ上に形成されている一対の第二部分６ｃ２−２と、を有している。第一部分６ｃ２−１は、四層構造である。各第二部分６ｃ２−２は、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。各第二部分６ｃ２−２は、三層構造である。第一部分６ｃ２−１と一対の第二部分６ｃ２−２とは、一体的に形成されている。第一部分６ｃ２−１は、第三方向Ｄ３で、一対の第二部分６ｃ２−２の間に位置している。第二部分６ｃ２−２は、第二方向Ｄ２から見て、第一部分６ｃ２−１の両側に位置している。 The region 6c 2 includes a first portion 6c 2-1 in which the second electrode layer E2 is formed on the first electrode layer E1, and a pair of second portions 6c in which the second electrode layer E2 is formed on the side surface 3c. 2-2 . The first part 6c 2-1 has a four-layer structure. Each second portion 6c 2-2 includes the second electrode layer E2, the third electrode layer E3, and the fourth electrode layer E4. Each second portion 6c 2-2 is a three-layer structure. The first part 6c 2-1 and the pair of second parts 6c 2-2 are integrally formed. The first part 6c 2-1 is located between the pair of second parts 6c 2-2 in the third direction D3. Second portion 6c 2-2, when viewed from the second direction D2, are located on opposite sides of the first portion 6c 2-1.

第一電極層Ｅ１は、導電性ペーストを焼き付けることにより形成されている。第一電極層Ｅ１は、導電性ペーストに含まれる金属成分（金属粉末）が焼結して形成された焼結金属層である。本実施形態では、第一電極層Ｅ１は、Ｃｕからなる焼結金属層である。第一電極層Ｅ１は、Ｎｉからなる焼結金属層であってもよい。このように、第一電極層Ｅ１は、卑金属を含んでいる。導電性ペーストには、Ｃｕ又はＮｉからなる粉末に、ガラス成分、有機バインダ、及び有機溶剤を混合したものが用いられている。   The first electrode layer E1 is formed by baking a conductive paste. The first electrode layer E1 is a sintered metal layer formed by sintering a metal component (metal powder) contained in the conductive paste. In the present embodiment, the first electrode layer E1 is a sintered metal layer made of Cu. The first electrode layer E1 may be a sintered metal layer made of Ni. Thus, the first electrode layer E1 contains a base metal. As the conductive paste, a powder made of Cu or Ni mixed with a glass component, an organic binder, and an organic solvent is used.

第二電極層Ｅ２は、導電性樹脂を硬化させることにより形成されている。第二電極層Ｅ２は、導電性樹脂層である。導電性樹脂には、樹脂（たとえば、熱硬化性樹脂など）に導電性材料（たとえば、金属粉末など）及び有機溶媒などを混合したものが用いられる。金属粉末としては、たとえば、Ａｇ粉末又はＣｕ粉末などが用いられる。熱硬化性樹脂としては、たとえば、フェノール樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、又はポリイミド樹脂などが用いられる。   The second electrode layer E2 is formed by curing a conductive resin. The second electrode layer E2 is a conductive resin layer. As the conductive resin, a resin (for example, thermosetting resin) mixed with a conductive material (for example, metal powder) and an organic solvent is used. As the metal powder, for example, Ag powder or Cu powder is used. As the thermosetting resin, for example, a phenol resin, an acrylic resin, a silicone resin, an epoxy resin, or a polyimide resin is used.

第三電極層Ｅ３は、めっき法により形成されている。本実施形態では、第三電極層Ｅ３は、Ｎｉめっきにより形成されたＮｉめっき層である。第三電極層Ｅ３は、Ｓｎめっき層、Ｃｕめっき層、又はＡｕめっき層であってもよい。このように、第三電極層Ｅ３は、Ｎｉ、Ｓｎ、Ｃｕ、又はＡｕを含んでいる。   The third electrode layer E3 is formed by a plating method. In the present embodiment, the third electrode layer E3 is a Ni plating layer formed by Ni plating. The third electrode layer E3 may be a Sn plating layer, a Cu plating layer, or an Au plating layer. As described above, the third electrode layer E3 contains Ni, Sn, Cu, or Au.

第四電極層Ｅ４も、めっき法により形成されている。本実施形態では、第四電極層Ｅ４は、Ｓｎめっきにより形成されたＳｎめっき層である。第四電極層Ｅ４は、Ｃｕめっき層又はＡｕめっき層であってもよい。このように、第四電極層Ｅ４は、Ｓｎ、Ｃｕ、又はＡｕを含んでいる。   The fourth electrode layer E4 is also formed by a plating method. In the present embodiment, the fourth electrode layer E4 is a Sn plating layer formed by Sn plating. The fourth electrode layer E4 may be a Cu plating layer or an Au plating layer. As described above, the fourth electrode layer E4 includes Sn, Cu, or Au.

外部電極５の第一電極層Ｅ１は、端面３ｅ及び稜線部３ｇ，３ｈ，３ｉを覆うように形成されている。外部電極５の第一電極層Ｅ１は、一対の主面３ａ，３ｂ及び一対の側面３ｃに意図的に形成されていない。たとえば製造誤差などにより、外部電極５の第一電極層Ｅ１が意図せず主面３ａ，３ｂ及び側面３ｃに形成されていてもよい。   The first electrode layer E1 of the external electrode 5 is formed so as to cover the end face 3e and the ridge line portions 3g, 3h, 3i. The first electrode layer E1 of the external electrode 5 is not intentionally formed on the pair of main surfaces 3a, 3b and the pair of side surfaces 3c. For example, the first electrode layer E1 of the external electrode 5 may be unintentionally formed on the main surfaces 3a and 3b and the side surface 3c due to a manufacturing error or the like.

外部電極５の第二電極層Ｅ２は、第一電極層Ｅ１上、主面３ａ上、及び一対の側面３ｃ上に形成されている。外部電極５の第二電極層Ｅ２は、外部電極５の第一電極層Ｅ１上と素体３上とにわたって形成されている。本実施形態では、外部電極５の第二電極層Ｅ２は、外部電極５の第一電極層Ｅ１の一部の領域（電極部５ａ、電極部５ｃの領域５ｃ２、及び電極部５ｅの領域５ｅ２に対応する領域）を覆うように形成されている。外部電極５の第二電極層Ｅ２は、稜線部３ｊを覆うように形成されている。外部電極５の第一電極層Ｅ１は、外部電極５の第二電極層Ｅ２を形成するための下地金属層でもある。外部電極５の第二電極層Ｅ２は、外部電極５の第一電極層Ｅ１上に形成された導電性樹脂層である。 The second electrode layer E2 of the external electrode 5 is formed on the first electrode layer E1, the main surface 3a, and the pair of side surfaces 3c. The second electrode layer E2 of the external electrode 5 is formed over the first electrode layer E1 and the element body 3 of the external electrode 5. In the present embodiment, the second electrode layer E2 of the external electrode 5 is a partial region of the first electrode layer E1 of the external electrode 5 (the electrode portion 5a, the region 5c 2 of the electrode portion 5c, and the region 5e of the electrode portion 5e. ( Region corresponding to 2 ). The second electrode layer E2 of the external electrode 5 is formed so as to cover the ridge line portion 3j. The first electrode layer E1 of the external electrode 5 is also a base metal layer for forming the second electrode layer E2 of the external electrode 5. The second electrode layer E2 of the external electrode 5 is a conductive resin layer formed on the first electrode layer E1 of the external electrode 5.

外部電極５の第三電極層Ｅ３は、外部電極５の第二電極層Ｅ２上と、外部電極５の第一電極層Ｅ１（外部電極５の第二電極層Ｅ２から露出している部分）上とに形成されている。外部電極５の第四電極層Ｅ４は、第三電極層Ｅ３上に形成されている。第三電極層Ｅ３と第四電極層Ｅ４とは、第二電極層Ｅ２に形成されるめっき層を構成している。すなわち、本実施形態では、第二電極層Ｅ２に形成されるめっき層は、二層構造を有している。   The third electrode layer E3 of the external electrode 5 is on the second electrode layer E2 of the external electrode 5 and on the first electrode layer E1 of the external electrode 5 (the portion exposed from the second electrode layer E2 of the external electrode 5). And formed. The fourth electrode layer E4 of the external electrode 5 is formed on the third electrode layer E3. The third electrode layer E3 and the fourth electrode layer E4 constitute a plating layer formed on the second electrode layer E2. That is, in this embodiment, the plating layer formed in the second electrode layer E2 has a two-layer structure.

各電極部５ａ，５ｂ，５ｃ，５ｅが有している第一電極層Ｅ１は、一体的に形成されている。各電極部５ａ，５ｃ，５ｅが有している第二電極層Ｅ２は、一体的に形成されている。各電極部５ａ，５ｂ，５ｃ，５ｅが有している第三電極層Ｅ３は、一体的に形成されている。各電極部５ａ，５ｂ，５ｃ，５ｅが有している第四電極層Ｅ４は、一体的に形成されている。   The first electrode layer E1 included in each of the electrode portions 5a, 5b, 5c, and 5e is integrally formed. The second electrode layer E2 included in each of the electrode portions 5a, 5c, and 5e is integrally formed. The third electrode layer E3 included in each of the electrode portions 5a, 5b, 5c, and 5e is integrally formed. The fourth electrode layer E4 included in each electrode portion 5a, 5b, 5c, 5e is integrally formed.

外部電極５では、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部５ａの第一電極層Ｅ１）の全体が第二電極層Ｅ２で覆われている。すなわち、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部５ａの第一電極層Ｅ１）は、第二電極層Ｅ２から露出していない。   In the external electrode 5, when viewed from the first direction D1, the entire first electrode layer E1 (the first electrode layer E1 of the electrode portion 5a) is covered with the second electrode layer E2. That is, when viewed from the first direction D1, the first electrode layer E1 (the first electrode layer E1 of the electrode portion 5a) is not exposed from the second electrode layer E2.

外部電極５では、第二方向Ｄ２から見たとき、第一電極層Ｅ１の主面３ａ側の端部領域（領域５ｃ２が有する第一電極層Ｅ１）が第二電極層Ｅ２で覆われていると共に、第二電極層Ｅ２の端縁が第一電極層Ｅ１の端縁と交差している。外部電極５では、第二方向Ｄ２から見たとき、第一電極層Ｅ１の主面３ｂ側の端部領域（領域５ｃ１が有する第一電極層Ｅ１）は、第二電極層Ｅ２から露出している。領域５ｃ２は、第一電極層Ｅ１上と側面３ｃ上とわたって形成されている第二電極層Ｅ２を有している。 External electrodes 5, when viewed from the second direction D2, the end region of the main surface 3a of the first electrode layer E1 (first electrode layer having a region 5c 2 E1) is covered with the second electrode layer E2 In addition, the edge of the second electrode layer E2 intersects the edge of the first electrode layer E1. External electrodes 5, when viewed from the second direction D2, the end region of the main surface 3b side of the first electrode layer E1 (first electrode layer having a region 5c 1 E1) is exposed from the second electrode layer E2 ing. The region 5c 2 has a second electrode layer E2 formed over the first electrode layer E1 and the side surface 3c.

外部電極５では、第三方向Ｄ３から見たとき、第一電極層Ｅ１の主面３ａ側の端部領域（領域５ｅ２が有する第一電極層Ｅ１）が第二電極層Ｅ２で覆われていると共に、第二電極層Ｅ２の端縁が第一電極層Ｅ１上に位置している。外部電極５では、第三方向Ｄ３から見たとき、第一電極層Ｅ１の主面３ｂ側の端部領域（領域５ｅ１が有する第一電極層Ｅ１）は、第二電極層Ｅ２から露出している。 External electrodes 5, when viewed from the third direction D3, the end region of the main surface 3a of the first electrode layer E1 (first electrode layer having a region 5e 2 E1) is covered with the second electrode layer E2 In addition, the edge of the second electrode layer E2 is located on the first electrode layer E1. External electrodes 5, when viewed from the third direction D3, the end region of the main surface 3b side of the first electrode layer E1 (first electrode layer having a region 5e 1 E1) is exposed from the second electrode layer E2 ing.

第三方向Ｄ３での領域５ｃ２の幅Ｗ１は、図３に示されるように、主面３ａ（電極部５ａ）から離れるにしたがって連続的に小さくなっている。すなわち、第一方向Ｄ１での領域５ｃ２の幅は、端面３ｅ（電極部５ｅ）から離れるにしたがって連続的に小さくなっている。本実施形態では、第二方向Ｄ２から見たとき、領域５ｃ２の端縁は、略円弧状である。第二方向Ｄ２から見たとき、領域５ｃ２は、略扇形状を呈している。 Width W1 of the region 5c 2 in the third direction D3, as shown in FIG. 3, and is continuously decreased with distance from the main surface 3a (the electrode portion 5a). That is, the width of the region 5c 2 in the first direction D1, which is continuously reduced as the distance from the end face 3e (electrode portions 5e). In the present embodiment, when viewed from the second direction D2, the edge region 5c 2 is a substantially circular arc shape. When viewed from the second direction D2, region 5c 2 has the shape of a generally fan shape.

外部電極６の第一電極層Ｅ１は、側面３ｃ及び稜線部３ｊ，３ｋを覆うように形成されている。外部電極６の第一電極層Ｅ１は、一対の主面３ａ，３ｂに意図的に形成されていない。たとえば製造誤差などにより、外部電極６の第一電極層Ｅ１が意図せず主面３ａ，３ｂに形成されていてもよい。   The first electrode layer E1 of the external electrode 6 is formed so as to cover the side surface 3c and the ridge line portions 3j and 3k. The first electrode layer E1 of the external electrode 6 is not intentionally formed on the pair of main surfaces 3a and 3b. For example, the first electrode layer E1 of the external electrode 6 may be unintentionally formed on the main surfaces 3a and 3b due to a manufacturing error or the like.

外部電極６の第二電極層Ｅ２は、外部電極６の第一電極層Ｅ１上と素体３上とにわたって形成されている。本実施形態では、外部電極６の第二電極層Ｅ２は、外部電極６の第一電極層Ｅ１の一部の領域（電極部６ｃの領域６ｃ２に対応する領域）を覆うように形成されている。外部電極６の第二電極層Ｅ２は、主面３ａの一部の領域、側面３ｃの一部の領域、及び稜線部３ｊの一部の領域を覆うようにも形成されている。 The second electrode layer E2 of the external electrode 6 is formed over the first electrode layer E1 and the element body 3 of the external electrode 6. In the present embodiment, the second electrode layer E2 of the external electrodes 6 are formed so as to cover a part of the area of the first electrode layer E1 of the external electrodes 6 (a region corresponding to the region 6c 2 of electrode portions 6c) Yes. The second electrode layer E2 of the external electrode 6 is also formed so as to cover a partial region of the main surface 3a, a partial region of the side surface 3c, and a partial region of the ridge line portion 3j.

外部電極６の第三電極層Ｅ３は、外部電極６の第二電極層Ｅ２上と、外部電極６の第一電極層Ｅ１（第二電極層Ｅ２から露出している部分）上とにめっき法により形成されている。外部電極６の第四電極層Ｅ４は、外部電極６の第三電極層Ｅ３上にめっき法により形成されている。   The third electrode layer E3 of the external electrode 6 is plated on the second electrode layer E2 of the external electrode 6 and on the first electrode layer E1 of the external electrode 6 (part exposed from the second electrode layer E2). It is formed by. The fourth electrode layer E4 of the external electrode 6 is formed on the third electrode layer E3 of the external electrode 6 by plating.

各電極部６ａ，６ｃが有している第二電極層Ｅ２は、一体的に形成されている。各電極部６ａ，６ｃが有している第三電極層Ｅ３は、一体的に形成されている。各電極部６ａ，６ｃが有している第四電極層Ｅ４は、一体的に形成されている。   The second electrode layer E2 included in each of the electrode portions 6a and 6c is integrally formed. The third electrode layer E3 included in each of the electrode portions 6a and 6c is integrally formed. The 4th electrode layer E4 which each electrode part 6a, 6c has is formed integrally.

外部電極６では、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部６ｃの第一電極層Ｅ１）の全体が第二電極層Ｅ２で覆われている。すなわち、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部６ｃの第一電極層Ｅ１）は、第二電極層Ｅ２から露出していない。   In the external electrode 6, when viewed from the first direction D1, the entire first electrode layer E1 (the first electrode layer E1 of the electrode portion 6c) is covered with the second electrode layer E2. That is, when viewed from the first direction D1, the first electrode layer E1 (the first electrode layer E1 of the electrode portion 6c) is not exposed from the second electrode layer E2.

外部電極６では、第二方向Ｄ２から見たとき、第一電極層Ｅ１の主面３ａ側の端部領域（領域６ｃ２が有する第一電極層Ｅ１）が第二電極層Ｅ２で覆われていると共に、第二電極層Ｅ２の端縁が第一電極層Ｅ１の端縁と交差している。外部電極６では、第二方向Ｄ２から見たとき、第一電極層Ｅ１の主面３ｂ側の端部領域（領域６ｃ１が有する第一電極層Ｅ１）は、第二電極層Ｅ２から露出している。領域６ｃ２は、第一電極層Ｅ１上と側面３ｃ上とわたって形成されている第二電極層Ｅ２を有している。 External electrodes 6, when viewed from the second direction D2, the end region of the main surface 3a of the first electrode layer E1 (first electrode layer having a region 6c 2 E1) is covered with the second electrode layer E2 In addition, the edge of the second electrode layer E2 intersects the edge of the first electrode layer E1. External electrodes 6, when viewed from the second direction D2, the end region of the main surface 3b side of the first electrode layer E1 (first electrode layer having a region 6c 1 E1) is exposed from the second electrode layer E2 ing. The region 6c 2 has a second electrode layer E2 formed over the first electrode layer E1 and the side surface 3c.

第三方向Ｄ３での領域６ｃ２の幅Ｗ３は、図３に示されるように、主面３ａ（電極部６ａ）から離れるにしたがって連続的に小さくなっている。本実施形態では、第二方向Ｄ２から見たとき、領域６ｃ２の端縁は、略円弧状である。第二方向Ｄ２から見たとき、領域６ｃ２は、略半円形状を呈している。 Width W3 of the region 6c 2 in the third direction D3, as shown in FIG. 3, and is continuously decreased with distance from the main surface 3a (electrode portion 6a). In the present embodiment, when viewed from the second direction D2, the edge region 6c 2 is a substantially circular arc shape. When viewed from the second direction D2, region 6c 2 has a substantially semicircular shape.

第三方向Ｄ３での各第二部分６ｃ２−２の幅Ｗ５も、図３に示されるように、主面３ａ（電極部６ａ）から離れるにしたがって連続的に小さくなっている。第二方向Ｄ２から見たとき、各第二部分６ｃ２−２の端縁は、湾曲している。本実施形態では、第二方向Ｄ２から見たとき、各第二部分６ｃ２−２の端縁は、略円弧状である。第二方向Ｄ２から見たとき、各第二部分６ｃ２−２は、略扇形状を呈している。一方の第二部分６ｃ２−２の幅Ｗ５と、他方の第二部分６ｃ２−２の幅Ｗ５とは、同じでもよく、異なっていてもよい。 The width W5 of each of the second portion 6c 2-2 in the third direction D3, as shown in FIG. 3, and is continuously decreased with distance from the main surface 3a (electrode portion 6a). When viewed from the second direction D2, the edges of the second portion 6c 2-2 is curved. In the present embodiment, when viewed from the second direction D2, the edges of the second portion 6c 2-2 is a substantially circular arc shape. When viewed from the second direction D2, the second portion 6c 2-2 has the shape of a generally fan shape. The width W5 of the one of the second portion 6c 2-2, the width W5 of the other of the second portion 6c 2-2, may be the same or different.

以上のように、第１実施形態では、領域６ｃ１よりも主面３ａ寄りに位置している領域６ｃ２が、第一電極層Ｅ１上と側面３ｃ上とわたって形成されている第二電極層Ｅ２を有しているので、領域６ｃ２が有している第一電極層Ｅ１の端縁が、第二電極層Ｅ２により覆われる。このため、はんだフィレットを通して積層貫通コンデンサＣ１に外力が作用する場合でも、領域６ｃ２が有している第一電極層Ｅ１の端縁に応力が集中し難く、当該端縁がクラックの起点となり難い。したがって、積層貫通コンデンサＣ１では、クラックが素体３に発生するのが確実に抑制される。 As described above, in the first embodiment, the second electrode in which the region 6c 2 located closer to the main surface 3a than the region 6c 1 is formed across the first electrode layer E1 and the side surface 3c. since a layer E2, the edge of the first electrode layer E1 to region 6c 2 has is covered by a second electrode layer E2. Therefore, even when external force is applied to the multilayer feedthrough capacitor C1 through a solder fillet, region 6c 2 is less likely to have concentrated stress on the end edge of the first electrode layer E1 is to have, the edge can hardly become a starting point of cracks . Therefore, in the multilayer feedthrough capacitor C1, the occurrence of cracks in the element body 3 is reliably suppressed.

積層貫通コンデンサＣ１では、外部電極６だけでなく、外部電極５に関しても、領域５ｃ１よりも主面３ａ寄りに位置している領域５ｃ２が、第一電極層Ｅ１上と側面３ｃ上とわたって形成されている第二電極層Ｅ２を有しているので、領域５ｃ２が有している第一電極層Ｅ１の端縁が、第二電極層Ｅ２により覆われる。このため、領域５ｃ２が有している第一電極層Ｅ１の端縁に応力が集中し難い。この結果、積層貫通コンデンサＣ１では、クラックが素体３に発生するのがより一層確実に抑制される。 In the multilayer feedthrough capacitor C1, not only the external electrode 6, but also the external electrode 5, the region 5c 2 located closer to the main surface 3a than the region 5c 1 extends over the first electrode layer E1 and the side surface 3c. since a second electrode layer E2 formed Te, the edge of the first electrode layer E1 a region 5c 2 has is covered by a second electrode layer E2. Therefore, it is difficult to concentrate stress to the end edge of the first electrode layer E1 a region 5c 2 has. As a result, in the multilayer feedthrough capacitor C1, the occurrence of cracks in the element body 3 is further reliably suppressed.

積層貫通コンデンサＣ１では、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部５ａ，６ａの第一電極層Ｅ１）の全体が第二電極層Ｅ２で覆われているので、電極部５ａ，６ａの第一電極層Ｅ１の端縁に応力が集中し難い。このため、積層貫通コンデンサＣ１では、クラックが素体３に発生するのがより一層確実に抑制される。   In the multilayer feedthrough capacitor C1, since the entire first electrode layer E1 (the first electrode layer E1 of the electrode portions 5a and 6a) is covered with the second electrode layer E2 when viewed from the first direction D1, the electrode portion It is difficult for stress to concentrate on the edge of the first electrode layer E1 of 5a and 6a. For this reason, in the multilayer feedthrough capacitor C1, the occurrence of cracks in the element body 3 is further reliably suppressed.

積層貫通コンデンサＣ１では、領域６ｃ２は、第二電極層Ｅ２が第一電極層Ｅ１上に形成されている第一部分６ｃ２−１と、第二電極層Ｅ２が側面３ｃ上に形成されている第二部分６ｃ２−２と、を有している。第二部分６ｃ２−２の幅Ｗ５は、主面３ａ（電極部６ａ）から離れるにしたがって連続的に小さくなっている。 In the multilayer feedthrough capacitor C1, region 6c 2, the second electrode layer E2 is the first portion 6c 2-1 formed on the first electrode layer E1, the second electrode layer E2 is formed on the side surface 3c It has a second portion 6c 2-2, the. Width W5 of the second portion 6c 2-2 is made continuously smaller with distance from the main surface 3a (electrode portion 6a).

第三電極層Ｅ３及び第四電極層Ｅ４には、各電極層Ｅ３，Ｅ４の形成過程で、内部応力が生じる。第三電極層Ｅ３及び第四電極層Ｅ４の平面視での形状が角を有している場合、当該角で内部応力が集中する傾向があるため、上記角では、電極層Ｅ３，Ｅ４又は電極層Ｅ３，Ｅ４の下に位置している第二電極層Ｅ２が剥がれるおそれがある。   Internal stress is generated in the third electrode layer E3 and the fourth electrode layer E4 in the process of forming the electrode layers E3 and E4. When the shape of the third electrode layer E3 and the fourth electrode layer E4 in plan view has corners, internal stress tends to concentrate at the corners. Therefore, in the corners, the electrode layers E3, E4 or electrodes The second electrode layer E2 located under the layers E3 and E4 may be peeled off.

第二電極層Ｅ２と素体３（側面３ｃ）との接合強度は、第二電極層Ｅ２と第一電極層Ｅ１との接合強度よりも小さい。したがって、第二電極層Ｅ２が側面３ｃ上に形成されている第二部分６ｃ２−２では、第一部分６ｃ２−１に比して、第二電極層Ｅ２が側面３ｃから剥がれ易い。 The bonding strength between the second electrode layer E2 and the element body 3 (side surface 3c) is smaller than the bonding strength between the second electrode layer E2 and the first electrode layer E1. Accordingly, the second portion 6c 2-2 second electrode layer E2 is formed on the side surface 3c, in comparison with the first portion 6c 2-1, easily peeled off from the second electrode layer E2 is a side 3c.

第二部分６ｃ２−２の幅Ｗ５が、主面３ａから離れるにしたがって連続的に小さくなっている場合、第二部分６ｃ２−２の平面視での形状が角を有することはない。このため、第三電極層Ｅ３及び第四電極層Ｅ４には、内部応力が集中する箇所が生じ難い。この結果、第二部分６ｃ２−２での、第三電極層Ｅ３及び第四電極層Ｅ４、並びに、第二電極層Ｅ２の剥がれの発生が抑制される。 Width W5 of the second portion 6c 2-2 is if it is continuously decreased with distance from the main surface 3a, the shape in plan view of the second portion 6c 2-2 does not have a corner. For this reason, in the third electrode layer E3 and the fourth electrode layer E4, a location where the internal stress is concentrated hardly occurs. As a result, in the second portion 6c 2-2, the third electrode layer E3 and the fourth electrode layer E4, and the occurrence of peeling of the second electrode layer E2 is suppressed.

積層貫通コンデンサＣ１では、外部電極６だけでなく、外部電極５に関しても、領域５ｃ２の幅Ｗ１が、主面３ａから離れるにしたがって連続的に小さくなっている。このため、側面３ｃ上に位置している部分を有している領域５ｃ２の平面視での形状も、角を有することはない。したがって、領域５ｃ２での、第三電極層Ｅ３及び第四電極層Ｅ４、並びに、第二電極層Ｅ２の剥がれの発生も抑制される。 In the multilayer feedthrough capacitor C1, as well as the external electrodes 6, with regard the external electrodes 5, the width W1 of the region 5c 2 has been continuously reduced with distance from the major surface 3a. Therefore, the shape in plan view of a region 5c 2, which has a portion located on the side surface 3c also, does not have a corner. Therefore, in the region 5c 2, the third electrode layer E3 and the fourth electrode layer E4, as well as occurrence peeling of the second electrode layer E2 is also suppressed.

積層貫通コンデンサＣ１では、第二方向Ｄ２から見たとき、第二部分６ｃ２−２の端縁は、湾曲している。この場合でも、第二部分６ｃ２−２の平面視での形状が角を有することはないため、第二部分６ｃ２−２が有している第三電極層Ｅ３及び第四電極層Ｅ４には、内部応力が集中する箇所が生じ難い。したがって、第二部分６ｃ２−２での、第三電極層Ｅ３及び第四電極層Ｅ４、並びに、第二電極層Ｅ２の剥がれの発生が抑制される。 In the multilayer feedthrough capacitor C1, when viewed from the second direction D2, the end edge of the second portion 6c 2-2 is curved. In this case, since the shape in plan view of the second portion 6c 2-2 does not have a corner, a second portion 6c 2-2 and third electrode layer are E3 possessed and fourth electrode layers E4 Is less likely to cause a concentration of internal stress. Accordingly, in the second portion 6c 2-2, the third electrode layer E3 and the fourth electrode layer E4, and the occurrence of peeling of the second electrode layer E2 is suppressed.

積層貫通コンデンサＣ１では、第二方向Ｄ２から見たとき、領域６ｃ２の端縁は、略円弧状である。この場合でも、第二部分６ｃ２−２の平面視での形状が角を有することはないため、第二部分６ｃ２−２が有している第三電極層Ｅ３及び第四電極層Ｅ４には、内部応力が集中する箇所が生じ難い。したがって、第二部分６ｃ２−２での、第三電極層Ｅ３及び第四電極層Ｅ４、並びに、第二電極層Ｅ２の剥がれの発生が抑制される。 In the multilayer feedthrough capacitor C1, when viewed from the second direction D2, the edge region 6c 2 is a substantially circular arc shape. In this case, since the shape in plan view of the second portion 6c 2-2 does not have a corner, a second portion 6c 2-2 and third electrode layer are E3 possessed and fourth electrode layers E4 Is less likely to cause a concentration of internal stress. Accordingly, in the second portion 6c 2-2, the third electrode layer E3 and the fourth electrode layer E4, and the occurrence of peeling of the second electrode layer E2 is suppressed.

続いて、図８及び図９を参照して、積層貫通コンデンサＣ１の実装構造を説明する。図８及び図９は、第１実施形態に係る積層貫通コンデンサの実装構造を説明するための図である。   Next, the mounting structure of the multilayer feedthrough capacitor C1 will be described with reference to FIGS. FIG. 8 and FIG. 9 are diagrams for explaining the multilayer feedthrough capacitor mounting structure according to the first embodiment.

図８及び図９に示されるように、電子部品装置ＥＣＤは、積層貫通コンデンサＣ１と、電子機器ＥＤと、を備えている。電子機器ＥＤは、たとえば、回路基板又は電子部品である。   As shown in FIGS. 8 and 9, the electronic component device ECD includes a multilayer feedthrough capacitor C1 and an electronic device ED. The electronic device ED is, for example, a circuit board or an electronic component.

積層貫通コンデンサＣ１は、電子機器ＥＤにはんだ実装されている。電子機器ＥＤは、主面ＥＤａと、複数のパッド電極ＰＥ１，ＰＥ２，ＰＥ３とを有している。各パッド電極ＰＥ１，ＰＥ２，ＰＥ３は、主面ＥＤａに配置されている。複数のパッド電極ＰＥ１，ＰＥ２，ＰＥ３は、互いに離間している。積層貫通コンデンサＣ１は、実装面である主面３ａと主面ＥＤａとが対向するように、電子機器ＥＤに配置されている。   The multilayer feedthrough capacitor C1 is solder-mounted on the electronic device ED. The electronic device ED has a main surface Eda and a plurality of pad electrodes PE1, PE2, PE3. Each pad electrode PE1, PE2, PE3 is arranged on the main surface EDa. The plurality of pad electrodes PE1, PE2, PE3 are separated from each other. The multilayer feedthrough capacitor C1 is arranged in the electronic device ED so that the main surface 3a which is a mounting surface and the main surface EDa face each other.

積層貫通コンデンサＣ１がはんだ実装される場合、溶融したはんだが外部電極５，６（第四電極層Ｅ４）を濡れ上がる。濡れ上がったはんだが固化することにより、外部電極５，６にはんだフィレットＳＦが形成される。対応する外部電極５，６とパッド電極ＰＥ１，ＰＥ２，ＰＥ３とは、はんだフィレットＳＦを介して連結されている。   When the multilayer feedthrough capacitor C1 is solder-mounted, the molten solder wets the external electrodes 5 and 6 (fourth electrode layer E4). As the wet solder solidifies, solder fillets SF are formed on the external electrodes 5 and 6. Corresponding external electrodes 5 and 6 and pad electrodes PE1, PE2 and PE3 are connected via a solder fillet SF.

はんだフィレットＳＦは、電極部５ｅ，６ｃの領域５ｅ１，６ｃ１と領域５ｅ２，６ｃ２とに形成されている。すなわち、領域５ｅ２，６ｃ２だけでなく、第二電極層Ｅ２を有していない領域５ｅ１，６ｃ１が、はんだフィレットＳＦを介してパッド電極ＰＥ１，ＰＥ２，ＰＥ３と連結されている。図示は省略するが、はんだフィレットＳＦは、電極部５ｃの領域５ｃ１と領域５ｃ２とにも形成されている。 The solder fillet SF is formed in the regions 5e 1 and 6c 1 and the regions 5e 2 and 6c 2 of the electrode portions 5e and 6c. That is, not only the regions 5e 2 and 6c 2 but also the regions 5e 1 and 6c 1 that do not have the second electrode layer E2 are connected to the pad electrodes PE1, PE2, and PE3 via the solder fillets SF. Although not shown, the solder fillets SF are formed in a region 5c 1 and region 5c 2 of the electrode portions 5c.

電子部品装置ＥＣＤでは、上述したように、クラックが素体３に発生するのが確実に抑制されている。   In the electronic component device ECD, as described above, the occurrence of cracks in the element body 3 is reliably suppressed.

次に、図１０及び図１１を参照して、第１実施形態の変形例に係る積層貫通コンデンサＣ２の構成を説明する。図１０は、本変形例に係る積層貫通コンデンサの平面図である。図１１は、本変形例に係る積層貫通コンデンサの断面構成を説明するための図である。   Next, the structure of the multilayer feedthrough capacitor C2 according to the modification of the first embodiment will be described with reference to FIGS. FIG. 10 is a plan view of the multilayer feedthrough capacitor according to this modification. FIG. 11 is a view for explaining a cross-sectional configuration of the multilayer feedthrough capacitor according to this modification.

積層貫通コンデンサＣ２は、積層貫通コンデンサＣ１と同様に、素体３と、一対の外部電極５と、それぞれ複数の内部電極７，９（不図示）と、を備えている。積層貫通コンデンサＣ２は、一対の外部電極６を備えている。すなわち、積層貫通コンデンサＣ２は、外部電極６の数が積層貫通コンデンサＣ１と相違している。   Similarly to the multilayer feedthrough capacitor C1, the multilayer feedthrough capacitor C2 includes an element body 3, a pair of external electrodes 5, and a plurality of internal electrodes 7 and 9 (not shown), respectively. The multilayer feedthrough capacitor C <b> 2 includes a pair of external electrodes 6. That is, the multilayer feedthrough capacitor C2 is different from the multilayer feedthrough capacitor C1 in the number of external electrodes 6.

各外部電極６は、図１１に示されるように、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。第四電極層Ｅ４は、外部電極６の最外層を構成している。電極部６ａは、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。各電極部６ｃは、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。   As shown in FIG. 11, each external electrode 6 has a first electrode layer E1, a second electrode layer E2, a third electrode layer E3, and a fourth electrode layer E4. The fourth electrode layer E4 constitutes the outermost layer of the external electrode 6. The electrode portion 6a has a second electrode layer E2, a third electrode layer E3, and a fourth electrode layer E4. Each electrode part 6c has the 1st electrode layer E1, the 2nd electrode layer E2, the 3rd electrode layer E3, and the 4th electrode layer E4.

一方の外部電極６の電極部６ａと、他方の外部電極６の電極部６ａとは、第二方向Ｄ２で離間している。本変形例でも、各外部電極６では、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部６ｃの第一電極層Ｅ１）の全体が第二電極層Ｅ２で覆われている。すなわち、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部６ｃの第一電極層Ｅ１）は、第二電極層Ｅ２から露出していない。   The electrode part 6a of one external electrode 6 and the electrode part 6a of the other external electrode 6 are separated in the second direction D2. Also in this modification, in each external electrode 6, when it sees from the 1st direction D1, the whole 1st electrode layer E1 (1st electrode layer E1 of the electrode part 6c) is covered with the 2nd electrode layer E2. That is, when viewed from the first direction D1, the first electrode layer E1 (the first electrode layer E1 of the electrode portion 6c) is not exposed from the second electrode layer E2.

（第２実施形態）
図１２〜図１５を参照して、第２実施形態に係る積層コンデンサＣ３の構成を説明する。図１２及び図１３は、第２実施形態に係る積層コンデンサの平面図である。図１４は、第２実施形態に係る積層コンデンサの側面図である。図１５は、外部電極の断面構成を説明するための図である。第２実施形態では、電子部品として積層コンデンサＣ３を例に説明する。 (Second Embodiment)
The configuration of the multilayer capacitor C3 according to the second embodiment will be described with reference to FIGS. 12 and 13 are plan views of the multilayer capacitor in accordance with the second embodiment. FIG. 14 is a side view of the multilayer capacitor in accordance with the second embodiment. FIG. 15 is a diagram for explaining a cross-sectional configuration of the external electrode. In the second embodiment, a multilayer capacitor C3 will be described as an example of an electronic component.

積層コンデンサＣ３は、図１２〜図１４に示されるように、素体３と、複数の外部電極１６と、複数の内部電極（不図示）を有している。複数の外部電極１６は、素体３の外表面に配置されており、互いに離間している。本実施形態では、積層コンデンサＣ３は、四つの外部電極１６を有している。外部電極１６の数は、四つに限られない。   As shown in FIGS. 12 to 14, the multilayer capacitor C <b> 3 includes the element body 3, a plurality of external electrodes 16, and a plurality of internal electrodes (not shown). The plurality of external electrodes 16 are disposed on the outer surface of the element body 3 and are separated from each other. In the present embodiment, the multilayer capacitor C <b> 3 has four external electrodes 16. The number of external electrodes 16 is not limited to four.

各外部電極１６は、外部電極６と同様に、主面３ａ上に配置されている電極部１６ａと、側面３ｃ上及び稜線部３ｊ，３ｋ上に配置されている一対の電極部１６ｃを有している。外部電極１６は、主面３ａ及び一対の側面３ｃの三つの面、並びに、稜線部３ｊ，３ｋに形成されている。互いに隣り合う電極部１６ａと電極部１６ｃとは、接続されており、電気的に接続されている。本実施形態でも、外部電極１６は、主面３ｂ上に意図的に形成されていない。   Each external electrode 16 has the electrode part 16a arrange | positioned on the main surface 3a similarly to the external electrode 6, and a pair of electrode part 16c arrange | positioned on the side surface 3c and the ridgeline parts 3j and 3k. ing. The external electrode 16 is formed on the three surfaces of the main surface 3a and the pair of side surfaces 3c, and the ridge line portions 3j and 3k. The electrode part 16a and the electrode part 16c which are adjacent to each other are connected and electrically connected. Also in this embodiment, the external electrode 16 is not intentionally formed on the main surface 3b.

電極部１６ｃは、対応する内部電極の側面３ｃに露出した端部をすべて覆っている。電極部１６ｃは、対応する内部電極と直接的に接続されている。外部電極１６は、対応する内部電極と電気的に接続されている。   The electrode portion 16c covers all the end portions exposed at the side surface 3c of the corresponding internal electrode. The electrode portion 16c is directly connected to the corresponding internal electrode. The external electrode 16 is electrically connected to the corresponding internal electrode.

外部電極１６も、図１５に示されるように、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。第四電極層Ｅ４は、外部電極１６の最外層を構成している。   As shown in FIG. 15, the external electrode 16 also includes a first electrode layer E1, a second electrode layer E2, a third electrode layer E3, and a fourth electrode layer E4. The fourth electrode layer E4 constitutes the outermost layer of the external electrode 16.

外部電極１６の第一電極層Ｅ１は、側面３ｃ及び稜線部３ｊ，３ｋを覆うように形成されている。外部電極１６の第一電極層Ｅ１は、一対の主面３ａ，３ｂに意図的に形成されていない。たとえば製造誤差などにより、外部電極１６の第一電極層Ｅ１が意図せず主面３ａ，３ｂに形成されていてもよい。   The first electrode layer E1 of the external electrode 16 is formed so as to cover the side surface 3c and the ridge line portions 3j and 3k. The first electrode layer E1 of the external electrode 16 is not intentionally formed on the pair of main surfaces 3a and 3b. For example, the first electrode layer E1 of the external electrode 16 may be unintentionally formed on the main surfaces 3a and 3b due to a manufacturing error or the like.

外部電極１６の第二電極層Ｅ２は、外部電極１６の第一電極層Ｅ１上と素体３上とにわたって形成されている。本実施形態では、外部電極１６の第二電極層Ｅ２は、外部電極１６の第一電極層Ｅ１の一部の領域（電極部１６ｃの領域１６ｃ２に対応する領域）を覆うように形成されている。外部電極１６の第二電極層Ｅ２は、主面３ａの一部の領域、側面３ｃの一部の領域、及び稜線部３ｊの一部の領域を覆うようにも形成されている。 The second electrode layer E2 of the external electrode 16 is formed over the first electrode layer E1 and the element body 3 of the external electrode 16. In the present embodiment, the second electrode layer E2 of the external electrode 16 is formed so as to cover a part of the area of the first electrode layer E1 of the external electrode 16 (a region corresponding to the region 16c 2 of the electrode portion 16c) Yes. The second electrode layer E2 of the external electrode 16 is also formed so as to cover a partial region of the main surface 3a, a partial region of the side surface 3c, and a partial region of the ridge line portion 3j.

外部電極１６の第三電極層Ｅ３は、外部電極１６の第二電極層Ｅ２上と、外部電極１６の第一電極層Ｅ１（第二電極層Ｅ２から露出している部分）上とにめっき法により形成されている。外部電極１６の第四電極層Ｅ４は、外部電極１６の第三電極層Ｅ３上にめっき法により形成されている。   The third electrode layer E3 of the external electrode 16 is plated on the second electrode layer E2 of the external electrode 16 and on the first electrode layer E1 of the external electrode 16 (a portion exposed from the second electrode layer E2). It is formed by. The fourth electrode layer E4 of the external electrode 16 is formed on the third electrode layer E3 of the external electrode 16 by plating.

各電極部１６ａ，１６ｃが有している第二電極層Ｅ２は、一体的に形成されている。各電極部１６ａ，１６ｃが有している第三電極層Ｅ３は、一体的に形成されている。各電極部１６ａ，１６ｃが有している第四電極層Ｅ４は、一体的に形成されている。   The second electrode layer E2 included in each of the electrode portions 16a and 16c is integrally formed. The third electrode layer E3 included in each of the electrode portions 16a and 16c is integrally formed. The fourth electrode layer E4 included in each of the electrode portions 16a and 16c is integrally formed.

外部電極１６では、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部１６ｃの第一電極層Ｅ１）の全体が第二電極層Ｅ２で覆われている。すなわち、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部１６ｃの第一電極層Ｅ１）は、第二電極層Ｅ２から露出していない。   In the external electrode 16, when viewed from the first direction D1, the entire first electrode layer E1 (the first electrode layer E1 of the electrode portion 16c) is covered with the second electrode layer E2. That is, when viewed from the first direction D1, the first electrode layer E1 (the first electrode layer E1 of the electrode portion 16c) is not exposed from the second electrode layer E2.

外部電極１６では、第二方向Ｄ２から見たとき、第一電極層Ｅ１の主面３ａ側の端部領域（領域１６ｃ２が有する第一電極層Ｅ１）が第二電極層Ｅ２で覆われていると共に、第二電極層Ｅ２の端縁が第一電極層Ｅ１の端縁と交差している。外部電極１６では、第二方向Ｄ２から見たとき、第一電極層Ｅ１の主面３ｂ側の端部領域（領域１６ｃ１が有する第一電極層Ｅ１）は、第二電極層Ｅ２から露出している。領域１６ｃ２は、第一電極層Ｅ１上と側面３ｃ上とわたって形成されている第二電極層Ｅ２を有している。 External electrode 16, when viewed from the second direction D2, the end region of the main surface 3a of the first electrode layer E1 (first electrode layer having a region 16c 2 E1) is covered with the second electrode layer E2 In addition, the edge of the second electrode layer E2 intersects the edge of the first electrode layer E1. External electrode 16, when viewed from the second direction D2, the end region of the main surface 3b side of the first electrode layer E1 (first electrode layer having a region 16c 1 E1) is exposed from the second electrode layer E2 ing. The region 16c 2 has a second electrode layer E2 formed over the first electrode layer E1 and the side surface 3c.

領域１６ｃ２は、第二電極層Ｅ２が第一電極層Ｅ１上に形成されている第一部分１６ｃ２−１と、第二電極層Ｅ２が側面３ｃ上に形成されている一対の第二部分１６ｃ２−２と、を有している。第一部分１６ｃ２−１は、四層構造である。各第二部分１６ｃ２−２は、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。各第二部分１６ｃ２−２は、三層構造である。第一部分１６ｃ２−１と一対の第二部分１６ｃ２−２とは、一体的に形成されている。第一部分１６ｃ２−１は、第三方向Ｄ３で、一対の第二部分１６ｃ２−２の間に位置している。第二部分１６ｃ２−２は、第二方向Ｄ２から見て、第一部分１６ｃ２−１の両側に位置している。 The region 16c 2 includes a first portion 16c 2-1 in which the second electrode layer E2 is formed on the first electrode layer E1, and a pair of second portions 16c in which the second electrode layer E2 is formed on the side surface 3c. 2-2 . The first portion 16c 2-1 has a four-layer structure. Each second portion 16c 2-2 includes a second electrode layer E2, a third electrode layer E3, and a fourth electrode layer E4. Each second portion 16c 2-2 has a three-layer structure. The first portion 16c 2-1 and the pair of second portions 16c 2-2 are integrally formed. The first portion 16c 2-1 is located between the pair of second portions 16c 2-2 in the third direction D3. The second portion 16c 2-2 is located on both sides of the first portion 16c 2-1 when viewed from the second direction D2.

第三方向Ｄ３での領域１６ｃ２の幅Ｗ１３は、図１４に示されるように、主面３ａ（電極部１６ａ）から離れるにしたがって連続的に小さくなっている。本実施形態では、第二方向Ｄ２から見たとき、領域１６ｃ２の端縁は、略円弧状である。第二方向Ｄ２から見たとき、領域１６ｃ２は、略半円形状を呈している。 Width W13 of the region 16c 2 in the third direction D3, as shown in FIG. 14, which is continuously reduced with distance from the main surface 3a (the electrode portion 16a). In the present embodiment, when viewed from the second direction D2, the edge region 16c 2 is a substantially circular arc shape. When viewed from the second direction D2, region 16c 2 has a substantially semicircular shape.

第三方向Ｄ３での各第二部分１６ｃ２−２の幅Ｗ１５も、図１４に示されるように、主面３ａ（電極部１６ａ）から離れるにしたがって連続的に小さくなっている。第二方向Ｄ２から見たとき、各第二部分１６ｃ２−２の端縁は、湾曲している。本実施形態では、第二方向Ｄ２から見たとき、各第二部分１６ｃ２−２の端縁は、略円弧状である。第二方向Ｄ２から見たとき、各第二部分１６ｃ２−２は、略扇形状を呈している。一方の第二部分６ｃ２−２の幅Ｗ１５と、他方の第二部分６ｃ２−２の幅Ｗ１５とは、同じでもよく、異なっていてもよい。 Width W15 of the second portion 16c 2-2 in the third direction D3 is also as shown in FIG. 14, which is continuously reduced with distance from the main surface 3a (the electrode portion 16a). When viewed from the second direction D2, the edges of the second portion 16c 2-2 is curved. In the present embodiment, when viewed from the second direction D2, the edges of the second portion 16c 2-2 is a substantially circular arc shape. When viewed from the second direction D2, the second portion 16c 2-2 has the shape of a generally fan shape. The width W15 of the one of the second portion 6c 2-2, and the width W15 of the other of the second portion 6c 2-2, may be the same or different.

積層コンデンサＣ３も、電子機器に、はんだ実装される。積層コンデンサＣ３では、主面３ａが、電子機器と対向する実装面とされる。   The multilayer capacitor C3 is also solder-mounted on the electronic device. In the multilayer capacitor C3, the main surface 3a is a mounting surface facing the electronic device.

以上のように、第２実施形態では、領域１６ｃ１よりも主面３ａ寄りに位置している領域１６ｃ２が、第一電極層Ｅ１上と側面３ｃ上とわたって形成されている第二電極層Ｅ２を有しているので、領域１６ｃ２が有している第一電極層Ｅ１の端縁が、第二電極層Ｅ２により覆われる。このため、はんだフィレットを通して積層貫通コンデンサＣ１に外力が作用する場合でも、領域１６ｃ２が有している第一電極層Ｅ１の端縁に応力が集中し難く、当該端縁がクラックの起点となり難い。したがって、積層コンデンサＣ３では、クラックが素体３に発生するのが確実に抑制される。 As described above, in the second embodiment, the second electrode in which the region 16c 2 located closer to the main surface 3a than the region 16c 1 is formed across the first electrode layer E1 and the side surface 3c. since a layer E2, the edge of the first electrode layer E1 to region 16c 2 has is covered by a second electrode layer E2. Therefore, even when external force is applied to the multilayer feedthrough capacitor C1 through a solder fillet, a region 16c 2 is less likely to have concentrated stress on the end edge of the first electrode layer E1 is to have, the edge can hardly become a starting point of cracks . Therefore, in the multilayer capacitor C3, the occurrence of cracks in the element body 3 is reliably suppressed.

積層コンデンサＣ３では、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部５ａ，６ａの第一電極層Ｅ１）の全体が第二電極層Ｅ２で覆われているので、電極部５ａ，６ａの第一電極層Ｅ１の端縁に応力が集中し難い。このため、積層コンデンサＣ３では、クラックが素体３に発生するのがより一層確実に抑制される。   In the multilayer capacitor C3, since the entire first electrode layer E1 (the first electrode layer E1 of the electrode portions 5a and 6a) is covered with the second electrode layer E2 when viewed from the first direction D1, the electrode portion 5a , 6a is difficult to concentrate on the edge of the first electrode layer E1. For this reason, in the multilayer capacitor C3, the occurrence of cracks in the element body 3 is further reliably suppressed.

積層コンデンサＣ３では、領域１６ｃ２は、第二電極層Ｅ２が第一電極層Ｅ１上に形成されている第一部分１６ｃ２−１と、第二電極層Ｅ２が側面３ｃ上に形成されている第二部分１６ｃ２−２と、を有している。第二部分１６ｃ２−２の幅Ｗ１５は、主面３ａ（電極部１６ａ）から離れるにしたがって連続的に小さくなっているので、第二部分１６ｃ２−２の平面視での形状が角を有することはない。このため、第三電極層Ｅ３及び第四電極層Ｅ４には、内部応力が集中する箇所が生じ難い。この結果、第二部分１６ｃ２−２での、第三電極層Ｅ３及び第四電極層Ｅ４、並びに、第二電極層Ｅ２の剥がれの発生が抑制される。 In the multilayer capacitor C3, the region 16c 2 includes a first portion 16c 2-1 of the second electrode layer E2 is formed on the first electrode layer E1, a second electrode layer E2 is formed on the side surface 3c Two portions 16c 2-2 . Width W15 of the second portion 16c 2-2, since continuously decreases with increasing distance from the main surface 3a (the electrode portion 16a), the shape in plan view of the second portion 16c 2-2 has an angular There is nothing. For this reason, in the third electrode layer E3 and the fourth electrode layer E4, a location where the internal stress is concentrated hardly occurs. As a result, the occurrence of peeling of the third electrode layer E3, the fourth electrode layer E4, and the second electrode layer E2 in the second portion 16c 2-2 is suppressed.

積層コンデンサＣ３では、第二方向Ｄ２から見たとき、第二部分１６ｃ２−２の端縁は、湾曲している。この場合でも、第二部分１６ｃ２−２の平面視での形状が角を有することはないため、第二部分１６ｃ２−２が有している第三電極層Ｅ３及び第四電極層Ｅ４には、内部応力が集中する箇所が生じ難い。したがって、第二部分１６ｃ２−２での、第三電極層Ｅ３及び第四電極層Ｅ４、並びに、第二電極層Ｅ２の剥がれの発生が抑制される。 In the multilayer capacitor C3, when viewed from the second direction D2, the end edge of the second portion 16c 2-2 is curved. Even in this case, since the shape of the second portion 16c 2-2 in plan view does not have a corner, the second portion 16c 2-2 has a third electrode layer E3 and a fourth electrode layer E4. Is less likely to cause a concentration of internal stress. Accordingly, in the second portion 16c 2-2, the third electrode layer E3 and the fourth electrode layer E4, and the occurrence of peeling of the second electrode layer E2 is suppressed.

積層コンデンサＣ３では、第二方向Ｄ２から見たとき、領域１６ｃ２の端縁は、略円弧状である。この場合でも、第二部分１６ｃ２−２の平面視での形状が角を有することはないため、第二部分１６ｃ２−２が有している第三電極層Ｅ３及び第四電極層Ｅ４には、内部応力が集中する箇所が生じ難い。したがって、第二部分１６ｃ２−２での、第三電極層Ｅ３及び第四電極層Ｅ４、並びに、第二電極層Ｅ２の剥がれの発生が抑制される。 In the multilayer capacitor C3, when viewed from the second direction D2, the edge region 16c 2 is a substantially circular arc shape. Even in this case, since the shape of the second portion 16c 2-2 in plan view does not have a corner, the second portion 16c 2-2 has a third electrode layer E3 and a fourth electrode layer E4. Is less likely to cause a concentration of internal stress. Accordingly, in the second portion 16c 2-2, the third electrode layer E3 and the fourth electrode layer E4, and the occurrence of peeling of the second electrode layer E2 is suppressed.

以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。   As mentioned above, although embodiment of this invention has been described, this invention is not necessarily limited to embodiment mentioned above, A various change is possible in the range which does not deviate from the summary.

本実施形態では、電子部品として積層貫通コンデンサＣ１，Ｃ２及び積層コンデンサＣ３を例に説明したが、適用可能な電子部品は、積層貫通コンデンサ及び積層コンデンサに限られない。適用可能な電子部品は、たとえば、積層インダクタ、積層バリスタ、積層圧電アクチュエータ、積層サーミスタ、もしくは積層複合部品などの積層電子部品、又は、積層電子部品以外の電子部品である。   In the present embodiment, the multilayer feedthrough capacitors C1 and C2 and the multilayer capacitor C3 have been described as examples of electronic components. However, applicable electronic components are not limited to the multilayer feedthrough capacitors and the multilayer capacitors. The applicable electronic component is, for example, a multilayer electronic component such as a multilayer inductor, a multilayer varistor, a multilayer piezoelectric actuator, a multilayer thermistor, or a multilayer composite component, or an electronic component other than the multilayer electronic component.

３…素体、３ａ…主面、３ｃ…側面、６，１６…外部電極、６ａ，６ｃ，１６ａ，１６ｃ…電極部、６ｃ１，６ｃ２，１６ｃ１，１６ｃ２…電極部の領域、６ｃ２−１，１６ｃ２−１…第一部分、６ｃ２−２，１６ｃ２−2…第二部分、Ｃ１，Ｃ２…積層貫通コンデンサ、Ｃ３…積層コンデンサ、Ｄ２…第二方向、Ｅ１…第一電極層、Ｅ２…第二電極層、Ｅ３…第三電極層、Ｅ４…第四電極層、Ｗ５，Ｗ１５…第二部分の幅。 3 ... body, 3a ... main surface, 3c ... side, 6,16 ... external electrodes, 6a, 6c, 16a, 16c ... electrode portion, 6c 1, 6c 2, 16c 1, 16c 2 ... electrode portion of the region, 6c 2-1 , 16c 2-1 ... first part, 6c 2-2 , 16c 2-2 ... second part, C1, C2 ... multilayer feedthrough capacitor, C3 ... multilayer capacitor, D2 ... second direction, E1 ... first electrode Layer, E2 ... second electrode layer, E3 ... third electrode layer, E4 ... fourth electrode layer, W5, W15 ... width of the second part.

Claims (4)

直方体形状を呈しており、実装面とされる主面と、前記主面と隣り合う側面と、を有している素体と、
前記側面に配置されている電極部を有する外部電極と、を備え、
前記電極部は、
前記側面上に形成されている焼結金属層と、前記焼結金属層上に形成されているめっき層と、を有している第一領域と、
前記側面上に形成されている焼結金属層と、前記焼結金属層上と前記側面上とわたって形成されている導電性樹脂層と、前記導電性樹脂層上に形成されているめっき層と、を有し、かつ、前記第一領域よりも前記主面寄りに位置している第二領域と、を有している、電子部品。 Presenting a rectangular parallelepiped shape, an element body having a main surface to be a mounting surface and a side surface adjacent to the main surface;
An external electrode having an electrode portion disposed on the side surface,
The electrode part is
A first region having a sintered metal layer formed on the side surface, and a plating layer formed on the sintered metal layer;
The sintered metal layer formed on the side surface, the conductive resin layer formed on the sintered metal layer and on the side surface, and the plating layer formed on the conductive resin layer And a second region positioned closer to the main surface than the first region. 前記第二領域は、前記導電性樹脂層が前記焼結金属層上に形成されている第一部分と、前記導電性樹脂層が前記側面上に形成されている第二部分と、を有しており、
前記第二部分の幅は、前記主面から離れるにしたがって連続的に小さくなっている、請求項１に記載の電子部品。 The second region has a first part in which the conductive resin layer is formed on the sintered metal layer, and a second part in which the conductive resin layer is formed on the side surface. And
2. The electronic component according to claim 1, wherein the width of the second portion is continuously reduced as the distance from the main surface increases. 前記側面に直交する前記方向から見たとき、前記第二部分の端縁は、湾曲している、請求項２に記載の電子部品。   The electronic component according to claim 2, wherein an edge of the second portion is curved when viewed from the direction orthogonal to the side surface. 前記側面に直交する前記方向から見たとき、前記第二領域の端縁は、略円弧状である、請求項１〜３のいずれか一項に記載の電子部品。   The electronic component according to any one of claims 1 to 3, wherein an edge of the second region has a substantially arc shape when viewed from the direction orthogonal to the side surface.
JP2017064822A 2016-09-23 2017-03-29 Electronic components Active JP6942989B2 (en)

Priority Applications (17)

Application Number Priority Date Filing Date Title
JP2017064822A JP6942989B2 (en) 2017-03-29 2017-03-29 Electronic components
KR1020207017791A KR102387493B1 (en) 2016-09-23 2017-09-20 Electronic component and electronic component device
KR1020217004609A KR102486063B1 (en) 2016-09-23 2017-09-20 Electronic component and electronic component device
CN202210780284.5A CN114899007B (en) 2016-09-23 2017-09-20 Electronic component and electronic component device
KR1020227029236A KR102599720B1 (en) 2016-09-23 2017-09-20 Electronic component and electronic component device
CN202110004239.6A CN112863874B (en) 2016-09-23 2017-09-20 Electronic component and electronic component device
PCT/JP2017/033943 WO2018056319A1 (en) 2016-09-23 2017-09-20 Electronic component and electronic component device
CN201780058033.3A CN109791839B (en) 2016-09-23 2017-09-20 Electronic component and electronic component device
CN202110003722.2A CN112820542B (en) 2016-09-23 2017-09-20 Electronic component and electronic component device
KR1020197011504A KR102297593B1 (en) 2016-09-23 2017-09-20 Electronic Components and Electronic Components Devices
DE112017004775.7T DE112017004775T5 (en) 2016-09-23 2017-09-20 ELECTRONIC COMPONENT AND ELECTRONIC COMPONENT DEVICE
CN202110004237.7A CN112863873B (en) 2016-09-23 2017-09-20 Electronic component and electronic component device
CN202110004249.XA CN112837934A (en) 2016-09-23 2017-09-20 Electronic component and electronic component device
US16/097,175 US11264172B2 (en) 2016-09-23 2017-09-20 Electronic component and electronic component device
US17/523,524 US11594378B2 (en) 2016-09-23 2021-11-10 Electronic component and electronic component device
US17/881,204 US11763996B2 (en) 2016-09-23 2022-08-04 Electronic component and electronic component device
US18/230,222 US20230377802A1 (en) 2016-09-23 2023-08-04 Electronic component and electronic component device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017064822A JP6942989B2 (en) 2017-03-29 2017-03-29 Electronic components

Publications (2)

Publication Number Publication Date
JP2018170322A true JP2018170322A (en) 2018-11-01
JP6942989B2 JP6942989B2 (en) 2021-09-29

Family

ID=64020631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017064822A Active JP6942989B2 (en) 2016-09-23 2017-03-29 Electronic components

Country Status (1)

Country Link
JP (1) JP6942989B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019212746A (en) * 2018-06-05 2019-12-12 太陽誘電株式会社 Ceramic electronic component and manufacturing method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198229A (en) * 2000-12-25 2002-07-12 Fdk Corp Chip component and manufacturing method therefor
JP2008181956A (en) * 2007-01-23 2008-08-07 Tdk Corp Ceramic electronic component
JP2009239094A (en) * 2008-03-27 2009-10-15 Tdk Corp Surface-mounted type electronic component array and method of manufacturing same
JP2014027077A (en) * 2012-07-26 2014-02-06 Murata Mfg Co Ltd Multilayer ceramic electronic component and manufacturing method thereof
WO2016208633A1 (en) * 2015-06-26 2016-12-29 京セラ株式会社 Laminated capacitor and implementation structure therefor
JP2017028229A (en) * 2015-07-28 2017-02-02 京セラ株式会社 Laminated capacitor and implementation structure therefor
JP2018041761A (en) * 2016-09-05 2018-03-15 株式会社村田製作所 Chip-like electronic component
JP2018088451A (en) * 2016-11-28 2018-06-07 株式会社村田製作所 Multilayer ceramic capacitor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198229A (en) * 2000-12-25 2002-07-12 Fdk Corp Chip component and manufacturing method therefor
JP2008181956A (en) * 2007-01-23 2008-08-07 Tdk Corp Ceramic electronic component
JP2009239094A (en) * 2008-03-27 2009-10-15 Tdk Corp Surface-mounted type electronic component array and method of manufacturing same
JP2014027077A (en) * 2012-07-26 2014-02-06 Murata Mfg Co Ltd Multilayer ceramic electronic component and manufacturing method thereof
WO2016208633A1 (en) * 2015-06-26 2016-12-29 京セラ株式会社 Laminated capacitor and implementation structure therefor
JP2017028229A (en) * 2015-07-28 2017-02-02 京セラ株式会社 Laminated capacitor and implementation structure therefor
JP2018041761A (en) * 2016-09-05 2018-03-15 株式会社村田製作所 Chip-like electronic component
JP2018088451A (en) * 2016-11-28 2018-06-07 株式会社村田製作所 Multilayer ceramic capacitor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019212746A (en) * 2018-06-05 2019-12-12 太陽誘電株式会社 Ceramic electronic component and manufacturing method thereof
JP7231340B2 (en) 2018-06-05 2023-03-01 太陽誘電株式会社 Ceramic electronic component and manufacturing method thereof
US11688556B2 (en) 2018-06-05 2023-06-27 Taiyo Yuden Co., Ltd. Ceramic electronic device with inflected external electrodes

Also Published As

Publication number Publication date
JP6942989B2 (en) 2021-09-29

Similar Documents

Publication Publication Date Title
CN108630435B (en) Electronic component
KR102260649B1 (en) Electronic component
JP6690176B2 (en) Electronic parts
KR102448667B1 (en) Electronic component
JP2017073434A (en) Electronic component
CN109473281B (en) Electronic component and electronic component device
CN112863873B (en) Electronic component and electronic component device
CN109727768B (en) Electronic component
KR102420683B1 (en) Electronic component
US10622150B2 (en) Electronic component and electronic component device
CN109920643B (en) Electronic component
US10600570B2 (en) Electronic component
JP6932906B2 (en) Electronic components and electronic component equipment
JP6915324B2 (en) Electronic components
JP6933062B2 (en) Electronic components and electronic component equipment
JP6942989B2 (en) Electronic components
JP6958168B2 (en) Electronic components and electronic component equipment
JP6933061B2 (en) Electronic components and electronic component equipment
JP7095662B2 (en) Electronic component equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210823

R150 Certificate of patent or registration of utility model

Ref document number: 6942989

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250