JP6933061B2 - Electronic components and electronic component equipment - Google Patents
Electronic components and electronic component equipment Download PDFInfo
- Publication number
- JP6933061B2 JP6933061B2 JP2017172120A JP2017172120A JP6933061B2 JP 6933061 B2 JP6933061 B2 JP 6933061B2 JP 2017172120 A JP2017172120 A JP 2017172120A JP 2017172120 A JP2017172120 A JP 2017172120A JP 6933061 B2 JP6933061 B2 JP 6933061B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- electrode
- region
- ridge line
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Details Of Resistors (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、電子部品に関する。 The present invention relates to electronic components.
直方体形状を呈している素体と、複数の外部電極とを備えている電子部品が知られている（たとえば、特許文献１参照）。この電子部品では、素体は、互いに対向している一対の主面と、互いに対向している一対の端面と、互いに対向している一対の側面と、を有している。複数の外部電極は、一対の端面が対向している方向での素体の両端部にそれぞれ配置されている。外部電極は、端面全体と一対の主面の各一部と一対の側面の各一部とを連続して覆うように形成されている導電性樹脂層を有している。 An electronic component having a rectangular parallelepiped shape and a plurality of external electrodes is known (see, for example, Patent Document 1). In this electronic component, the element body has a pair of main surfaces facing each other, a pair of end faces facing each other, and a pair of side surfaces facing each other. The plurality of external electrodes are arranged at both ends of the element body in the direction in which the pair of end faces face each other. The external electrode has a conductive resin layer formed so as to continuously cover the entire end face, each part of the pair of main surfaces, and each part of the pair of side surfaces.
本発明の一つの態様は、素体におけるクラックの発生が抑制され、かつ、耐湿信頼性が向上している電子部品を提供することを目的とする。 One aspect of the present invention is to provide an electronic component in which the occurrence of cracks in a body is suppressed and the moisture resistance and reliability are improved.
本発明の一つの態様に係る電子部品は、直方体形状を呈している素体を備えている。素体は、実装面とされる第一主面と、互いに対向していると共に第一主面と隣り合う一対の端面と、互いに対向していると共に一対の端面と第一主面とに隣り合う一対の側面と、を有している。電子部品は、一対の端面が対向している方向での素体の両端部にそれぞれ配置されている外部電極を備えている。外部電極は、第一主面の一部と端面の一部と一対の側面の各一部とを連続して覆うように形成されている導電性樹脂層を有している。 The electronic component according to one aspect of the present invention includes a body having a rectangular parallelepiped shape. The element body has a first main surface as a mounting surface, a pair of end faces facing each other and adjacent to the first main surface, and a pair of end faces facing each other and adjacent to the first main surface. It has a pair of matching sides. The electronic component includes external electrodes arranged at both ends of the element body in the direction in which the pair of end faces face each other. The external electrode has a conductive resin layer formed so as to continuously cover a part of the first main surface, a part of the end face, and each part of the pair of side surfaces.
電子部品が電子機器（たとえば、回路基板又は電子部品）にはんだ実装されている場合、電子機器から電子部品に作用する外力が、はんだ実装の際に形成されたはんだフィレットから外部電極を通して素体に応力として作用することがある。この場合、素体にクラックが発生するおそれがある。外力は、素体における、第一主面の一部と端面の一部と一対の側面の各一部とで画成される領域に作用する傾向がある。 When an electronic component is solder-mounted on an electronic device (for example, a circuit board or an electronic component), an external force acting on the electronic component from the electronic device is applied to the element body from a solder fillet formed during solder mounting through an external electrode. May act as stress. In this case, cracks may occur in the element body. The external force tends to act on a region of the body defined by a part of the first main surface, a part of the end surface, and each part of the pair of side surfaces.
上記一つの態様に係る電子部品では、導電性樹脂層が第一主面の一部と端面の一部と一対の側面の各一部とを連続して覆うように形成されているので、電子機器から電子部品に作用する外力が素体に作用し難い。したがって、上記一つの態様では、クラックが素体に発生するのが抑制される。 In the electronic component according to the above one aspect, since the conductive resin layer is formed so as to continuously cover a part of the first main surface, a part of the end face, and each part of the pair of side surfaces, the electronic component is formed. It is difficult for the external force acting on the electronic parts from the device to act on the element body. Therefore, in the above one aspect, the generation of cracks in the element body is suppressed.
素体と導電性樹脂層との間の領域は、水分が浸入する経路となるおそれがある。素体と導電性樹脂層との間の領域から水分が浸入すると、電子部品の耐久性が低下する。上記一つの態様では、導電性樹脂層が、端面全体と一対の主面の各一部と一対の側面の各一部とを連続して覆うように形成されている構成に比して、水分が浸入する経路が少ない。したがって、上記一つの態様では、耐湿信頼性が向上している。 The region between the element body and the conductive resin layer may be a path for moisture to enter. Moisture infiltrating from the region between the element and the conductive resin layer reduces the durability of the electronic component. In one aspect described above, the moisture content is compared with a configuration in which the conductive resin layer is formed so as to continuously cover the entire end face, each part of the pair of main surfaces, and each part of the pair of side surfaces. There are few routes for invasion. Therefore, in the above one aspect, the moisture resistance reliability is improved.
上記一つの態様は、対応する端面に露出する内部導体を備えていてもよい。外部電極は、内部導体と接続されるように端面に形成されている焼結金属層を有していてもよい。この場合、外部電極と内部導体とが、良好にコンタクトするので、外部電極と内部導体とが、確実に電気的に接続される。 One aspect of the above may include an internal conductor exposed to the corresponding end face. The outer electrode may have a sintered metal layer formed on the end face so as to be connected to the inner conductor. In this case, since the outer electrode and the inner conductor are in good contact with each other, the outer electrode and the inner conductor are surely electrically connected.
上記一つの態様では、焼結金属層は、導電性樹脂層で覆われている第一領域と、導電性樹脂層から露出している第二領域とを有していてもよい。導電性樹脂層は、導電性材料（たとえば、金属粉末）と樹脂（たとえば、熱硬化性樹脂）とを含む。導電性樹脂層の電気抵抗は、焼結金属層の電気抵抗に比して大きい。焼結金属層が第二領域を有している場合、第二領域は、導電性樹脂層を介することなく、電子機器と電気的に接続される。したがって、本形態では、外部電極が導電性樹脂層を有する場合でも、等価直列抵抗（ＥＳＲ）の増大が抑制される。 In the above one aspect, the sintered metal layer may have a first region covered with the conductive resin layer and a second region exposed from the conductive resin layer. The conductive resin layer contains a conductive material (for example, metal powder) and a resin (for example, a thermosetting resin). The electrical resistance of the conductive resin layer is larger than the electrical resistance of the sintered metal layer. When the sintered metal layer has a second region, the second region is electrically connected to the electronic device without the intervention of the conductive resin layer. Therefore, in this embodiment, the increase in equivalent series resistance (ESR) is suppressed even when the external electrode has a conductive resin layer.
上記一つの態様では、焼結金属層は、端面と側面との間に位置している第一稜線部及び端面と第一主面との間に位置している第二稜線部にも形成されていてもよい。導電性樹脂層と素体との接合強度は、導電性樹脂層と焼結金属層との接合強度よりも小さい。本形態では、焼結金属層が第一稜線部及び第二稜線部に形成されているので、導電性樹脂層が素体から剥がれる場合でも、導電性樹脂層の剥がれが、第一稜線部及び第二稜線部に対応する位置を越えて、端面に対応する位置まで進み難い。 In the above one aspect, the sintered metal layer is also formed on the first ridge line portion located between the end face and the side surface and the second ridge line portion located between the end face and the first main surface. You may be. The bonding strength between the conductive resin layer and the element body is smaller than the bonding strength between the conductive resin layer and the sintered metal layer. In this embodiment, since the sintered metal layer is formed on the first ridge line portion and the second ridge line portion, even if the conductive resin layer is peeled off from the element body, the peeling of the conductive resin layer is caused by the first ridge line portion and the second ridge line portion. It is difficult to go beyond the position corresponding to the second ridge line to the position corresponding to the end face.
上記一つの態様では、導電性樹脂層は、焼結金属層における、第一稜線部に形成されている部分の一部と第二稜線部に形成されている部分の全体とを覆うように形成されていてもよい。この場合、導電性樹脂層の剥がれが、端面に対応する位置までより一層進み難い。 In the above one aspect, the conductive resin layer is formed so as to cover a part of the portion formed in the first ridge line portion and the entire portion formed in the second ridge line portion in the sintered metal layer. It may have been done. In this case, the peeling of the conductive resin layer is more difficult to proceed to the position corresponding to the end face.
電子機器から電子部品に作用する外力に起因して素体に生じる応力は、焼結金属層の端縁に集中する傾向があるため、この端縁が起点となって、素体にクラックが発生するおそれがある。導電性樹脂層が、焼結金属層における、第一稜線部に形成されている部分の一部と第二稜線部に形成されている部分の全体とを覆うように形成されている場合、焼結金属層の端縁に応力が集中し難い。したがって、クラックが素体に発生するのが確実に抑制される。 Since the stress generated in the element body due to the external force acting on the electronic component from the electronic device tends to be concentrated on the edge of the sintered metal layer, this edge is the starting point and the element body is cracked. There is a risk of When the conductive resin layer is formed so as to cover a part of the portion formed on the first ridge line portion and the entire portion formed on the second ridge line portion of the sintered metal layer, it is baked. It is difficult for stress to concentrate on the edge of the metal layer. Therefore, the occurrence of cracks in the element body is surely suppressed.
上記一つの態様では、側面及び第一稜線部上に位置している導電性樹脂層の面積が、第一稜線部上に位置している焼結金属層の面積よりも大きくてもよく、端面及び第二稜線部上に位置している導電性樹脂層の面積は、端面及び第二稜線部上に位置している焼結金属層の面積よりも小さくてもよい。この場合、ＥＳＲの増大がより一層抑制される。 In the above one aspect, the area of the conductive resin layer located on the side surface and the first ridge line portion may be larger than the area of the sintered metal layer located on the first ridge line portion, and the end face surface. The area of the conductive resin layer located on the second ridge and the second ridge may be smaller than the area of the sintered metal layer located on the end face and the second ridge. In this case, the increase in ESR is further suppressed.
上記一つの態様では、焼結金属層における、第一稜線部に形成されている部分の一部は、導電性樹脂層から露出していてもよい。この場合、側面及び第一稜線部上に位置している導電性樹脂層の面積は、焼結金属層における、第一稜線部に形成されている部分の上記一部の面積よりも大きくてもよい。本形態では、ＥＳＲの増大がより一層抑制される。 In the above one aspect, a part of the portion of the sintered metal layer formed on the first ridge line portion may be exposed from the conductive resin layer. In this case, even if the area of the conductive resin layer located on the side surface and the first ridge line portion is larger than the area of the above-mentioned part of the portion formed on the first ridge line portion in the sintered metal layer. good. In this embodiment, the increase in ESR is further suppressed.
上記一つの態様では、端面及び第二稜線部上に位置している導電性樹脂層の面積は、端面及び第二稜線部上に位置している焼結金属層の、導電性樹脂層から露出している領域の面積よりも小さくてもよい。この場合、ＥＳＲの増大がより一層抑制される。 In one of the above aspects, the area of the conductive resin layer located on the end face and the second ridge is exposed from the conductive resin layer of the sintered metal layer located on the end face and the second ridge. It may be smaller than the area of the area. In this case, the increase in ESR is further suppressed.
上記一つの態様では、外部電極は、導電性樹脂層と焼結金属層の第二領域とを覆うように形成されているめっき層を有していてもよい。この場合、外部電極がめっき層を有するので、電子部品は、電子機器へのはんだ実装が可能である。焼結金属層の第二領域は、めっき層を介して電子機器と電気的に接続されるので、ＥＳＲの増大がより一層抑制される。 In the above one aspect, the external electrode may have a plating layer formed so as to cover the conductive resin layer and the second region of the sintered metal layer. In this case, since the external electrode has a plating layer, the electronic component can be solder-mounted on the electronic device. Since the second region of the sintered metal layer is electrically connected to the electronic device via the plating layer, the increase in ESR is further suppressed.
上記一つの態様では、端面に直交する方向から見たとき、導電性樹脂層の高さは、素体の高さの半分以下であってもよい。本形態では、端面に直交する方向から見たとき、導電性樹脂層の高さが、素体の高さの半分より大きい構成に比して、水分が浸入する経路が少ない。したがって、耐湿信頼性がより一層向上する。本形態では、端面に直交する方向から見たとき、導電性樹脂層の高さが、素体の高さの半分より大きい構成に比して、ＥＳＲの増大が抑制される。 In the above one aspect, the height of the conductive resin layer may be half or less of the height of the element body when viewed from the direction orthogonal to the end face. In this embodiment, when viewed from a direction orthogonal to the end face, the height of the conductive resin layer is larger than half the height of the element body, and there are fewer paths for water to enter. Therefore, the moisture resistance reliability is further improved. In this embodiment, when viewed from a direction orthogonal to the end face, an increase in ESR is suppressed as compared with a configuration in which the height of the conductive resin layer is larger than half the height of the element body.
上記一つの態様では、素体は、実装面とされる第一主面と対向している第二主面を有していてもよい。第二主面は、導電性樹脂層から露出していてもよい。この場合、ＥＳＲの増大が抑制される。 In the above one aspect, the element body may have a second main surface facing the first main surface to be a mounting surface. The second main surface may be exposed from the conductive resin layer. In this case, the increase in ESR is suppressed.
上記一つの態様では、導電性樹脂層は、第一主面と側面との間に位置している稜線部と接していてもよい。この場合、第一主面と側面との間に位置している稜線部にクラックが生じ難い。 In one of the above aspects, the conductive resin layer may be in contact with a ridgeline portion located between the first main surface and the side surface. In this case, cracks are unlikely to occur in the ridgeline portion located between the first main surface and the side surface.
本発明の一つの態様によれば、素体におけるクラックの発生が抑制され、かつ、耐湿信頼性が向上している電子部品が提供される。 According to one aspect of the present invention, there is provided an electronic component in which the occurrence of cracks in the element body is suppressed and the moisture resistance and reliability are improved.
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same code will be used for the same element or the element having the same function, and duplicate description will be omitted.
（第１実施形態）
図１〜図８を参照して、第１実施形態に係る積層コンデンサＣ１の構成を説明する。図１は、第１実施形態に係る積層コンデンサの斜視図である。図２は、第１実施形態に係る積層コンデンサの側面図である。図３、図４、及び図５は、第１実施形態に係る積層コンデンサの断面構成を示す図である。図６は、素体、第一電極層、及び第二電極層を示す平面図である。図７は、素体、第一電極層、及び第二電極層を示す側面図である。図８は、素体、第一電極層、及び第二電極層を示す端面図である。第１実施形態では、電子部品として積層コンデンサＣ１を例に説明する。
(First Embodiment)
The configuration of the multilayer capacitor C1 according to the first embodiment will be described with reference to FIGS. 1 to 8. FIG. 1 is a perspective view of a multilayer capacitor according to the first embodiment. FIG. 2 is a side view of the multilayer capacitor according to the first embodiment. 3, FIG. 4, and FIG. 5 are views showing a cross-sectional configuration of the multilayer capacitor according to the first embodiment. FIG. 6 is a plan view showing the element body, the first electrode layer, and the second electrode layer. FIG. 7 is a side view showing the element body, the first electrode layer, and the second electrode layer. FIG. 8 is an end view showing the element body, the first electrode layer, and the second electrode layer. In the first embodiment, the multilayer capacitor C1 will be described as an example of an electronic component.
積層コンデンサＣ１は、図１に示されるように、直方体形状を呈している素体３と、一対の外部電極５と、を備えている。一対の外部電極５は、素体３の外表面に配置されている。一対の外部電極５は、互いに離間している。直方体形状は、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状を含む。
As shown in FIG. 1, the multilayer capacitor C1 includes a
素体３は、互いに対向している長方形状の一対の主面３ａ，３ｂと、互いに対向している長方形状の一対の側面３ｃと、互いに対向している一対の端面３ｅと、を有している。一対の主面３ａ，３ｂが対向している方向が、第一方向Ｄ１である。一対の側面３ｃが対向している方向が、第二方向Ｄ２である。一対の端面３ｅが対向している方向が、第三方向Ｄ３である。積層コンデンサＣ１は、電子機器（たとえば、回路基板又は電子部品）に、はんだ実装される。積層コンデンサＣ１では、主面３ａが、電子機器に対向する実装面とされる。
The
第一方向Ｄ１は、各主面３ａ，３ｂに直交する方向であり、第二方向Ｄ２と直交している。第三方向Ｄ３は、各主面３ａ，３ｂと各側面３ｃとに平行な方向であり、第一方向Ｄ１と第二方向Ｄ２とに直交している。第二方向Ｄ２は、各側面３ｃに直交する方向であり、第三方向Ｄ３は、各端面３ｅに直交する方向である。第１実施形態では、素体３の第三方向Ｄ３での長さは、素体３の第一方向Ｄ１での長さより大きく、かつ、素体３の第二方向Ｄ２での長さより大きい。第三方向Ｄ３が、素体３の長手方向である。
The first direction D1 is a direction orthogonal to the
一対の側面３ｃは、一対の主面３ａ，３ｂを連結するように第一方向Ｄ１に延在している。一対の側面３ｃは、第三方向Ｄ３にも延在している。一対の端面３ｅは、一対の主面３ａ，３ｂを連結するように第一方向Ｄ１に延在している。一対の端面３ｅは、第二方向Ｄ２にも延在している。
The pair of side surfaces 3c extend in the first direction D1 so as to connect the pair of
素体３は、一対の稜線部３ｇと、一対の稜線部３ｈと、四つの稜線部３ｉと、一対の稜線部３ｊと、一対の稜線部３ｋと、を有している。稜線部３ｇは、端面３ｅと主面３ａとの間に位置している。稜線部３ｈは、端面３ｅと主面３ｂとの間に位置している。稜線部３ｉは、端面３ｅと側面３ｃとの間に位置している。稜線部３ｊは、主面３ａと側面３ｃとの間に位置している。稜線部３ｋは、主面３ｂと側面３ｃとの間に位置している。本実施形態では、各稜線部３ｇ，３ｈ，３ｉ，３ｊ，３ｋは、湾曲するように丸められており、素体３には、いわゆるＲ面取り加工が施されている。
The
端面３ｅと主面３ａとは、稜線部３ｇを介して、間接的に隣り合っている。端面３ｅと主面３ｂとは、稜線部３ｈを介して、間接的に隣り合っている。端面３ｅと側面３ｃとは、稜線部３ｉを介して、間接的に隣り合っている。主面３ａと側面３ｃとは、稜線部３ｊを介して、間接的に隣り合っている。主面３ｂと側面３ｃとは、稜線部３ｋを介して、間接的に隣り合っている。
The
素体３は、第二方向Ｄ２に複数の誘電体層が積層されて構成されている。素体３は、積層されている複数の誘電体層を有している。素体３では、複数の誘電体層の積層方向が第一方向Ｄ１と一致する。各誘電体層は、たとえば誘電体材料（ＢａＴｉＯ３系、Ｂａ(Ｔｉ，Ｚｒ)Ｏ３系、又は（Ｂａ，Ｃａ）ＴｉＯ３系などの誘電体セラミック）を含むセラミックグリーンシートの焼結体から構成されている。実際の素体３では、各誘電体層は、各誘電体層の間の境界が視認できない程度に一体化されている。素体３では、複数の誘電体層の積層方向が第一方向Ｄ１と一致していてもよい。
The
積層コンデンサＣ１は、図３、図４、及び図５に示されるように、複数の内部電極７と複数の内部電極９とを備えている。各内部電極７，９は、素体３内に配置されている内部導体である。内部電極７，９は、積層型の電子部品の内部電極として通常用いられる導電性材料からなる。導電性材料として、卑金属（たとえば、Ｎｉ又はＣｕ）が用いられる。内部電極７，９は、上記導電性材料を含む導電性ペーストの焼結体として構成されている。第１実施形態では、内部電極７，９は、Ｎｉからなる。
The multilayer capacitor C1 includes a plurality of
内部電極７と内部電極９とは、第二方向Ｄ２において異なる位置（層）に配置されている。内部電極７と内部電極９とは、素体３内において、第二方向Ｄ２に間隔を有して対向するように交互に配置されている。内部電極７と内部電極９とは、互いに極性が異なる。複数の誘電体層の積層方向が第一方向Ｄ１である場合、内部電極７と内部電極９とは、第一方向Ｄ１において異なる位置（層）に配置される。内部電極７，９は、対応する端面３ｅに露出している一端を有している。
The
複数の内部電極７と複数の内部電極９とは、第二方向Ｄ２で交互に並んでいる。各内部電極７，９は、各主面３ａ，３ｂと略直交している面内に位置している。内部電極７と内部電極９とは、第二方向Ｄ２で互いに対向している。内部電極７と内部電極９とが対向している方向（第二方向Ｄ２）は、各主面３ａ，３ｂに直交している方向（第一方向Ｄ１）と直交している。側面３ｃと、側面３ｃに最も近い内部電極７，９との第二方向Ｄ２での間隔Ｇｃは、主面３ａと内部電極７，９との第一方向Ｄ１での間隔Ｇａより大きく、かつ、主面３ｂと内部電極７，９との第一方向Ｄ１での間隔Ｇｂより大きい。
The plurality of
外部電極５は、図２にも示されるように、素体３における端面３ｅ側に、すなわち素体３の第三方向Ｄ３での両端部にそれぞれ配置されている。外部電極５は、図３、図４、及び図５に示されるように、主面３ａ上及び稜線部３ｇ上に配置されている電極部５ａと、稜線部３ｈ上に配置されている電極部５ｂと、各稜線部３ｉ上に配置されている電極部５ｃと、対応する端面３ｅ上に配置されている電極部５ｅと、を有している。外部電極５は、稜線部３ｊ上に配置されている電極部も有している。電極部５ｃは、側面３ｃ上にも配置されている。
As shown in FIG. 2, the
外部電極５は、一つの主面３ａ、一つの端面３ｅ、及び一対の側面３ｃの四つの面、並びに、稜線部３ｇ，３ｈ，３ｉ，３ｊに形成されている。互いに隣り合う電極部５ａ，５ｂ，５ｃ，５ｅ同士は、接続されており、電気的に接続されている。本実施形態では、外部電極５は、主面３ｂ上に意図的に形成されていない。端面３ｅに配置されている電極部５ｅは、対応する内部電極７，９の端面３ｅに露出した一端をすべて覆っている。電極部５ｅは、対応する内部電極７，９と直接的に接続されている。外部電極５は、対応する内部電極７，９と電気的に接続されている。
The
外部電極５は、図３、図４、及び図５に示されるように、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。第四電極層Ｅ４は、外部電極５の最外層を構成している。各電極部５ａ，５ｃ，５ｅは、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。電極部５ｂは、第一電極層Ｅ１、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。
As shown in FIGS. 3, 4, and 5, the
電極部５ａの第一電極層Ｅ１は、稜線部３ｇ上に配置されており、主面３ａ上には配置されていない。電極部５ａの第一電極層Ｅ１は、稜線部３ｇの全体と接している。主面３ａは、第一電極層Ｅ１に覆われておらず、第一電極層Ｅ１から露出している。電極部５ａの第二電極層Ｅ２は、第一電極層Ｅ１上及び主面３ａ上に配置されており、第一電極層Ｅ１の全体が第二電極層Ｅ２で覆われている。電極部５ａでは、第二電極層Ｅ２は、主面３ａの一部（主面３ａにおける端面３ｅ寄りの一部領域）と第一電極層Ｅ１の全体とに接している。電極部５ａは、稜線部３ｇ上では四層構造を有しており、主面３ａ上では三層構造を有している。
The first electrode layer E1 of the
電極部５ａの第二電極層Ｅ２は、稜線部３ｇの全体と主面３ａの一部（主面３ａにおける端面３ｅ寄りの一部領域）とを覆うように形成されている。電極部５ａの第二電極層Ｅ２は、第一電極層Ｅ１を介して、稜線部３ｇの全体を間接的に覆うように形成されている。電極部５ａの第二電極層Ｅ２は、主面３ａの一部を直接覆うように形成されている。電極部５ａの第二電極層Ｅ２は、稜線部３ｇに形成されている第一電極層Ｅ１の全体を直接覆うように形成されている。
The second electrode layer E2 of the
電極部５ｂの第一電極層Ｅ１は、稜線部３ｈ上に配置されており、主面３ｂ上には配置されていない。電極部５ｂの第一電極層Ｅ１は、稜線部３ｈの全体と接している。主面３ｂは、第一電極層Ｅ１に覆われておらず、第一電極層Ｅ１から露出している。電極部５ｂは、第二電極層Ｅ２を有していない。主面３ｂは、第二電極層Ｅ２に覆われておらず、第二電極層Ｅ２から露出している。第二電極層Ｅ２は、主面３ｂに形成されていない。電極部５ｂは、三層構造を有している。
The first electrode layer E1 of the
電極部５ｃの第一電極層Ｅ１は、稜線部３ｉ上に配置されており、側面３ｃ上には配置されていない。電極部５ｃの第一電極層Ｅ１は、稜線部３ｉの全体と接している。側面３ｃは、第一電極層Ｅ１に覆われておらず、第一電極層Ｅ１から露出している。電極部５ｃの第二電極層Ｅ２は、第一電極層Ｅ１上及び側面３ｃ上に配置されており、第一電極層Ｅ１の一部が第二電極層Ｅ２で覆われている。電極部５ｃでは、第二電極層Ｅ２は、側面３ｃの一部と第一電極層Ｅ１の一部とに接している。電極部５ｃの第二電極層Ｅ２は、側面３ｃ上に位置している部分を有する。
The first electrode layer E1 of the
電極部５ｃの第二電極層Ｅ２は、稜線部３ｉの一部（稜線部３ｉにおける主面３ａ寄りの一部領域）と側面３ｃの一部（側面３ｃにおける主面３ａ及び端面３ｅ寄りの角領域）とを覆うように形成されている。電極部５ｃの第二電極層Ｅ２は、第一電極層Ｅ１を介して、稜線部３ｉの一部を間接的に覆うように形成されている。電極部５ｃの第二電極層Ｅ２は、側面３ｃの一部を直接覆うように形成されている。電極部５ｃの第二電極層Ｅ２は、稜線部３ｉに形成されている第一電極層Ｅ１の一部を直接覆うように形成されている。
The second electrode layer E2 of the
電極部５ｃは、領域５ｃ１と領域５ｃ２とを有している。領域５ｃ２は、領域５ｃ１よりも主面３ａ寄りに位置している。領域５ｃ１は、第一電極層Ｅ１、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域５ｃ１は、第二電極層Ｅ２を有していない。領域５ｃ１は、三層構造を有している。領域５ｃ２は、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域５ｃ２は、稜線部３ｉ上では四層構造を有しており、側面３ｃ上では三層構造を有している。領域５ｃ１は、第一電極層Ｅ１が第二電極層Ｅ２から露出している領域である。領域５ｃ２は、第一電極層Ｅ１が第二電極層Ｅ２で覆われている領域である。
The
電極部５ｅの第一電極層Ｅ１は、端面３ｅ上に配置されており、端面３ｅの全体が第一電極層Ｅ１に覆われている。電極部５ｅの第一電極層Ｅ１は、端面３ｅの全体と接している。電極部５ｅの第二電極層Ｅ２は、第一電極層Ｅ１上に配置されており、第一電極層Ｅ１の一部が第二電極層Ｅ２で覆われている。電極部５ｅでは、第二電極層Ｅ２は、第一電極層Ｅ１の一部と接している。電極部５ｅの第二電極層Ｅ２は、端面３ｅの一部（端面３ｅにおける主面３ａ寄りの一部領域）を覆うように形成されている。電極部５ｅの第二電極層Ｅ２は、第一電極層Ｅ１を介して、端面３ｅの一部を間接的に覆うように形成されている。電極部５ｅの第二電極層Ｅ２は、端面３ｅに形成されている第一電極層Ｅ１の一部を直接覆うように形成されている。電極部５ｅでは、第一電極層Ｅ１は、対応する内部電極７，９の一端と接続されるように端面３ｅに形成されている。
The first electrode layer E1 of the
電極部５ｅは、領域５ｅ１と領域５ｅ２とを有している。領域５ｅ２は、領域５ｅ１よりも主面３ａ寄りに位置している。領域５ｅ１は、第一電極層Ｅ１、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域５ｅ１は、第二電極層Ｅ２を有していない。領域５ｅ１は、三層構造を有している。領域５ｅ２は、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域５ｅ２は、四層構造を有している。領域５ｅ１は、第一電極層Ｅ１が第二電極層Ｅ２から露出している領域である。領域５ｅ２は、第一電極層Ｅ１が第二電極層Ｅ２で覆われている領域である。
The
第一電極層Ｅ１は、導電性ペーストを素体３の表面に付与して焼き付けることにより形成されている。第一電極層Ｅ１は、端面３ｅ及び稜線部３ｇ，３ｈ，３ｉを覆うように形成されている。第一電極層Ｅ１は、導電性ペーストに含まれる金属成分（金属粉末）が焼結して形成された焼結金属層である。第一電極層Ｅ１は、素体３に形成された焼結金属層である。第一電極層Ｅ１は、一対の主面３ａ，３ｂ及び一対の側面３ｃに意図的に形成されていない。たとえば製造誤差などにより、第一電極層Ｅ１が意図せず主面３ａ，３ｂ及び側面３ｃに形成されていてもよい。
The first electrode layer E1 is formed by applying a conductive paste to the surface of the
本実施形態では、第一電極層Ｅ１は、Ｃｕからなる焼結金属層である。第一電極層Ｅ１は、Ｎｉからなる焼結金属層であってもよい。このように、第一電極層Ｅ１は、卑金属を含んでいる。導電性ペーストは、Ｃｕ又はＮｉからなる粉末、ガラス成分、有機バインダ、及び有機溶剤を含んでいる。 In the present embodiment, the first electrode layer E1 is a sintered metal layer made of Cu. The first electrode layer E1 may be a sintered metal layer made of Ni. As described above, the first electrode layer E1 contains a base metal. The conductive paste contains a powder made of Cu or Ni, a glass component, an organic binder, and an organic solvent.
第二電極層Ｅ２は、第一電極層Ｅ１上、主面３ａ上、及び一対の側面３ｃ上に付与された導電性樹脂を硬化させることにより形成されている。第二電極層Ｅ２は、第一電極層Ｅ１上と素体３上とに形成されている。本実施形態では、第二電極層Ｅ２は、第一電極層Ｅ１の一部（電極部５ａ、電極部５ｃの領域５ｃ２、及び電極部５ｅの領域５ｅ２に対応する領域）を覆うように形成されている。第二電極層Ｅ２は、稜線部３ｊの一部（稜線部３ｊにおける端面３ｅ寄りの一部領域）を直接覆うように形成されている。第二電極層Ｅ２は、稜線部３ｊの一部と接している。第一電極層Ｅ１は、第二電極層Ｅ２を形成するための下地金属層である。第二電極層Ｅ２は、第一電極層Ｅ１上に形成された導電性樹脂層である。
The second electrode layer E2 is formed by curing the conductive resin applied on the first electrode layer E1, the
導電性樹脂は、樹脂（たとえば、熱硬化性樹脂）、導電性材料（たとえば、金属粉末）、及び有機溶媒を含んでいる。金属粉末としては、たとえば、Ａｇ粉末又はＣｕ粉末が用いられる。熱硬化性樹脂としては、たとえば、フェノール樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、又はポリイミド樹脂が用いられる。 Conductive resins include resins (eg, thermosetting resins), conductive materials (eg, metal powders), and organic solvents. As the metal powder, for example, Ag powder or Cu powder is used. As the thermosetting resin, for example, a phenol resin, an acrylic resin, a silicone resin, an epoxy resin, or a polyimide resin is used.
第三電極層Ｅ３は、第二電極層Ｅ２上と、第一電極層Ｅ１（第二電極層Ｅ２から露出している部分）上とにめっき法により形成されている。本実施形態では、第三電極層Ｅ３は、第一電極層Ｅ１上及び第二電極層Ｅ２上にＮｉめっきにより形成されたＮｉめっき層である。第三電極層Ｅ３は、Ｓｎめっき層、Ｃｕめっき層、又はＡｕめっき層であってもよい。第三電極層Ｅ３は、Ｎｉ、Ｓｎ、Ｃｕ、又はＡｕを含んでいる。 The third electrode layer E3 is formed on the second electrode layer E2 and on the first electrode layer E1 (the portion exposed from the second electrode layer E2) by a plating method. In the present embodiment, the third electrode layer E3 is a Ni plating layer formed by Ni plating on the first electrode layer E1 and the second electrode layer E2. The third electrode layer E3 may be a Sn plating layer, a Cu plating layer, or an Au plating layer. The third electrode layer E3 contains Ni, Sn, Cu, or Au.
第四電極層Ｅ４は、第三電極層Ｅ３上にめっき法により形成されている。本実施形態では、第四電極層Ｅ４は、第三電極層Ｅ３上にＳｎめっきにより形成されたＳｎめっき層である。第四電極層Ｅ４は、Ｃｕめっき層又はＡｕめっき層であってもよい。第四電極層Ｅ４は、Ｓｎ、Ｃｕ、又はＡｕを含んでいる。第三電極層Ｅ３と第四電極層Ｅ４とは、第二電極層Ｅ２に形成されるめっき層を構成している。本実施形態では、第二電極層Ｅ２に形成されるめっき層は、二層構造を有している。 The fourth electrode layer E4 is formed on the third electrode layer E3 by a plating method. In the present embodiment, the fourth electrode layer E4 is a Sn plating layer formed by Sn plating on the third electrode layer E3. The fourth electrode layer E4 may be a Cu plating layer or an Au plating layer. The fourth electrode layer E4 contains Sn, Cu, or Au. The third electrode layer E3 and the fourth electrode layer E4 form a plating layer formed on the second electrode layer E2. In the present embodiment, the plating layer formed on the second electrode layer E2 has a two-layer structure.
各電極部５ａ，５ｂ，５ｃ，５ｅが有している第一電極層Ｅ１は、一体的に形成されている。各電極部５ａ，５ｃ，５ｅが有している第二電極層Ｅ２は、一体的に形成されている。各電極部５ａ，５ｂ，５ｃ，５ｅが有している第三電極層Ｅ３は、一体的に形成されている。各電極部５ａ，５ｂ，５ｃ，５ｅが有している第四電極層Ｅ４は、一体的に形成されている。
The first electrode layer E1 included in each of the
第一電極層Ｅ１（電極部５ｅの第一電極層Ｅ１）は、対応する内部電極７，９と接続されるように、端面３ｅに形成されている。第一電極層Ｅ１は、端面３ｅの全体、稜線部３ｇの全体、稜線部３ｈの全体、及び稜線部３ｉの全体を覆うように形成されている。第二電極層Ｅ２（電極部５ａ，５ｃ，５ｅの第二電極層Ｅ２）は、主面３ａの一部、端面３ｅの一部、及び一対の側面３ｃの各一部を連続して覆うように形成されている。第二電極層Ｅ２（電極部５ａ，５ｃ，５ｅの第二電極層Ｅ２）は、稜線部３ｇの全体、稜線部３ｉの一部、及び稜線部３ｊの一部を覆うように形成されている。第二電極層Ｅ２は、主面３ａの一部、端面３ｅの一部、一対の側面３ｃの各一部、稜線部３ｇの全体、稜線部３ｉの一部、及び稜線部３ｊの一部に対応する部分を有している。第一電極層Ｅ１（電極部５ｅの第一電極層Ｅ１）は、対応する内部電極７，９と直接的に接続されている。
The first electrode layer E1 (first electrode layer E1 of the
第一電極層Ｅ１（電極部５ａ，５ｂ，５ｃ，５ｅの第一電極層Ｅ１）は、第二電極層Ｅ２（電極部５ａ，５ｃ，５ｅの第二電極層Ｅ２）で覆われている領域と、第二電極層Ｅ２（電極部５ａ，５ｃ，５ｅの第二電極層Ｅ２）で覆われていない領域とを有している。第三電極層Ｅ３及び第四電極層Ｅ４は、第一電極層Ｅ１の第二電極層Ｅ２で覆われていない領域と、第二電極層Ｅ２とを覆うように形成されている。
The first electrode layer E1 (first electrode layer E1 of the
図６に示されるように、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部５ａの第一電極層Ｅ１）の全体が第二電極層Ｅ２で覆われている。第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部５ａの第一電極層Ｅ１）は、第二電極層Ｅ２から露出していない。
As shown in FIG. 6, when viewed from the first direction D1, the entire first electrode layer E1 (first electrode layer E1 of the
図７に示されているように、第二方向Ｄ２から見たとき、第一電極層Ｅ１の主面３ａ寄りの端部領域（領域５ｃ２が有する第一電極層Ｅ１）が第二電極層Ｅ２で覆われていると共に、第二電極層Ｅ２の端縁Ｅ２ｅが第一電極層Ｅ１の端縁Ｅ１ｅと交差している。第二方向Ｄ２から見たとき、第一電極層Ｅ１の主面３ｂ寄りの端部領域（領域５ｃ１が有する第一電極層Ｅ１）は、第二電極層Ｅ２から露出している。第二方向Ｄ２から見たとき、側面３ｃ及び稜線部３ｉ上に位置している第二電極層Ｅ２の面積は、稜線部３ｉ上に位置している第一電極層Ｅ１の面積よりも大きい。側面３ｃ上に位置している第二電極層Ｅ２は、第二電極層Ｅ２と極性が異なる内部電極７，９と第二方向Ｄ２で対向している。
As shown in FIG. 7, when viewed from the second direction D2, the end region (the first electrode layer E1 of the region 5c 2) of the first electrode layer E1 near the main surface 3a is the second electrode layer. It is covered with E2, and the edge E2e of the second electrode layer E2 intersects the edge E1e of the first electrode layer E1. When viewed from the second direction D2, the end region ( first electrode layer E1 of the region 5c 1 ) of the first electrode layer E1 near the
図８に示されるように、第三方向Ｄ３から見たとき、第一電極層Ｅ１の主面３ａ寄りの端部領域（領域５ｅ２が有する第一電極層Ｅ１）が第二電極層Ｅ２で覆われていると共に、第二電極層Ｅ２の端縁Ｅ２ｅが第一電極層Ｅ１上に位置している。第三方向Ｄ３から見たとき、第一電極層Ｅ１の主面３ｂ寄りの端部領域（領域５ｅ１が有する第一電極層Ｅ１）は、第二電極層Ｅ２から露出している。第三方向Ｄ３から見たとき、端面３ｅ及び稜線部３ｇ上に位置している第二電極層Ｅ２の面積は、端面３ｅ及び稜線部３ｇ上に位置している第一電極層Ｅ１の面積よりも小さい。第三方向Ｄ３から見たとき、第二電極層Ｅ２の高さＨ２は、素体３の高さＨ１の半分以下である。
As shown in FIG. 8, when viewed from the third direction D3, the end region of the
各内部電極７，９の一端は、図８に示されるように、第三方向Ｄ３から見たとき、第二電極層Ｅ２と重なる領域７ａ，９ａと、第二電極層Ｅ２と重ならない領域７ｂ，９ｂとを有している。領域７ａ，９ａは、領域７ｂ，９ｂよりも、第一方向Ｄ１で主面３ａ寄りに位置している。領域５ｅ２が有する第一電極層Ｅ１は、対応する領域７ａ，９ａと接続されている。領域５ｅ１が有する第一電極層Ｅ１は、対応する領域７ｂ，９ｂと接続されている。第三方向Ｄ３から見たとき、第二電極層Ｅ２の端縁Ｅ２ｅは、各内部電極７，９の一端と交差している。領域７ａ，９ａの第一方向Ｄ１での長さＬｉａは、領域７ｂ，９ｂの第一方向Ｄ１での長さＬｉｂより小さい。
As shown in FIG. 8, one end of each of the
本実施形態では、第二電極層Ｅ２は、主面３ａの一部のみ、端面３ｅの一部のみ、及び一対の側面３ｃの各一部のみを連続して覆うように形成されている。第二電極層Ｅ２は、稜線部３ｇの全体、稜線部３ｉの一部のみ、及び稜線部３ｊの一部のみを覆うように形成されている。第一電極層Ｅ１の、稜線部３ｉを覆うように形成されている部分の一部（たとえば、領域５ｃ１が有する第一電極層Ｅ１）は、第二電極層Ｅ２から露出している。第一電極層Ｅ１は、対応する領域７ａ，９ａと接続されるように端面３ｅに形成されている。本実施形態では、第一電極層Ｅ１は、対応する領域７ｂ，９ｂとも接続されるように端面３ｅに形成されている。
In the present embodiment, the second electrode layer E2 is formed so as to continuously cover only a part of the
第三方向Ｄ３での領域５ｃ２の幅は、図２に示されるように、主面３ａ（電極部５ａ）から離れるにしたがって小さくなっている。第一方向Ｄ１での領域５ｃ２の幅は、端面３ｅ（電極部５ｅ）から離れるにしたがって小さくなっている。本実施形態では、第二方向Ｄ２から見たとき、領域５ｃ２の端縁は、略円弧状である。第二方向Ｄ２から見たとき、領域５ｃ２は、略扇形状を呈している。本実施形態では、図７に示されるように、第二方向Ｄ２から見たときの第二電極層Ｅ２の幅が、主面３ａから離れるにしたがって小さくなっている。第二方向Ｄ２から見たとき、第一方向Ｄ１での第二電極層Ｅ２の長さは、端面３ｅから第三方向Ｄ３に離れるにしたがって小さくなっている。第二方向Ｄ２から見たとき、第二電極層Ｅ２における側面３ｃ上に位置している部分の第一方向Ｄ１での長さは、素体３の端部から第三方向Ｄ３に離れるにしたがって小さくなっている。第二電極層Ｅ２の端縁Ｅ２ｅは、図７に示されるように、略円弧状である。
As shown in FIG. 2, the width of the region 5c 2 in the third direction D3 becomes smaller as the distance from the
積層コンデンサＣ１が電子機器にはんだ実装されている場合、電子機器から積層コンデンサＣ１に作用する外力が、はんだ実装の際に形成されたはんだフィレットから外部電極５を通して素体３に応力として作用することがある。この場合、素体３にクラックが発生するおそれがある。外力は、素体３における、主面３ａの一部と端面３ｅの一部と一対の側面３ｃの各一部とで画成される領域に作用する傾向がある。積層コンデンサＣ１では、第二電極層Ｅ２（電極部５ａ，５ｃ，５ｅの第二電極層Ｅ２）は、主面３ａの一部、端面３ｅの一部、及び一対の側面３ｃの各一部を連続して覆うように形成されているので、電子機器から積層コンデンサＣ１に作用する外力が素体３に作用し難い。したがって、積層コンデンサＣ１では、素体３でのクラックの発生が抑制される。
When the monolithic capacitor C1 is solder-mounted on an electronic device, an external force acting on the monolithic capacitor C1 from the electronic device acts as a stress on the
素体３と第二電極層Ｅ２との間の領域は、水分が浸入する経路となるおそれがある。素体３と第二電極層Ｅ２との間の領域から水分が浸入すると、積層コンデンサＣ１の耐久性が低下する。積層コンデンサＣ１では、第二電極層Ｅ２が、端面３ｅ全体と一対の主面３ａ，３ｂの各一部と一対の側面３ｃの各一部とを連続して覆うように形成されている構成に比して、水分が浸入する経路が少ない。したがって、積層コンデンサＣ１では、耐湿信頼性が向上している。
The region between the
積層コンデンサＣ１は、対応する端面３ｅに露出している複数の内部電極７，９を備えている。外部電極５は、対応する内部電極７，９と接続されるように端面３ｅに形成されている第一電極層Ｅ１（電極部５ｅの第一電極層Ｅ１）を有している。この場合、互いに対応する外部電極５（第一電極層Ｅ１）と内部電極７，９とが、良好にコンタクトするので、互いに対応する外部電極５と内部電極７，９とが、確実に電気的に接続される。
The multilayer capacitor C1 includes a plurality of
積層コンデンサＣ１では、第一電極層Ｅ１（電極部５ｅの第一電極層Ｅ１）は、第二電極層Ｅ２（電極部５ｅの第二電極層Ｅ２）で覆われている領域と、第二電極層Ｅ２（電極部５ｅの第二電極層Ｅ２）で覆われていない領域とを有している。第二電極層Ｅ２の電気抵抗は、第一電極層Ｅ１の電気抵抗に比して大きい。第一電極層Ｅ１の第二電極層Ｅ２で覆われていない領域は、第二電極層Ｅ２を介することなく、電子機器と電気的に接続される。したがって、積層コンデンサＣ１では、外部電極５が第二電極層Ｅ２を有する場合でも、ＥＳＲの増大が抑制される。
In the multilayer capacitor C1, the first electrode layer E1 (first electrode layer E1 of the
積層コンデンサＣ１では、第一電極層Ｅ１は、稜線部３ｉ及び稜線部３ｇにも形成されている。第二電極層Ｅ２と素体３との接合強度は、第二電極層Ｅ２と第一電極層Ｅ１との接合強度よりも小さい。積層コンデンサＣ１では、第一電極層Ｅ１が稜線部３ｉ及び稜線部３ｇに形成されているので、第二電極層Ｅ２が素体３から剥がれる場合でも、第二電極層Ｅ２の剥がれが、稜線部３ｉ及び稜線部３ｇに対応する位置を越えて、端面３ｅに対応する位置まで進み難い。
In the multilayer capacitor C1, the first electrode layer E1 is also formed on the
積層コンデンサＣ１では、第二電極層Ｅ２（電極部５ａ，５ｃの第二電極層Ｅ２）は、第一電極層Ｅ１における、稜線部３ｉに形成されている部分の一部（領域５ｃ２の第一電極層Ｅ１）と稜線部３ｇに形成されている部分の全体とを覆うように形成されている。したがって、第二電極層Ｅ２の剥がれが、端面３ｅに対応する位置までより一層進み難い。
In the multilayer capacitor C1, the second electrode layer E2 (second electrode layer E2 of the
電子機器から積層コンデンサＣ１に作用する外力に起因して素体に生じる応力は、第一電極層Ｅ１の端縁に集中する傾向があるため、この端縁が起点となって、素体３にクラックが発生するおそれがある。積層コンデンサＣ１では、第二電極層Ｅ２が、第一電極層Ｅ１における、稜線部３ｉに形成されている部分の一部（領域５ｃ２の第一電極層Ｅ１）と稜線部３ｇに形成されている部分の全体とを覆うように形成されているので、第一電極層Ｅ１の端縁に応力が集中し難い。したがって、積層コンデンサＣ１では、素体３でのクラックの発生が確実に抑制される。
Since the stress generated in the element body due to the external force acting on the multilayer capacitor C1 from the electronic device tends to be concentrated on the edge of the first electrode layer E1, this edge becomes the starting point and becomes the
積層コンデンサＣ１では、第二方向Ｄ２から見たとき、側面３ｃ及び稜線部３ｉ上に位置している第二電極層Ｅ２の面積は、稜線部３ｉ上に位置している第一電極層Ｅ１の面積よりも大きい。第三方向Ｄ３から見たとき、端面３ｅ及び稜線部３ｇ上に位置している第二電極層Ｅ２の面積は、端面３ｅ及び稜線部３ｇ上に位置している第一電極層Ｅ１の面積よりも小さい。この場合、ＥＳＲの増大がより一層抑制される。
In the multilayer capacitor C1, when viewed from the second direction D2, the area of the second electrode layer E2 located on the
積層コンデンサＣ１では、第一電極層Ｅ１における、稜線部３ｉに形成されている部分の一部（たとえば、領域５ｃ１の第一電極層Ｅ１）は、第二電極層Ｅ２から露出している。本実施形態では、側面３ｃ及び稜線部３ｉ上に位置している第二電極層Ｅ２の面積は、第一電極層Ｅ１における、稜線部３ｉに形成されている部分の上記一部の面積よりも大きい。この場合、ＥＳＲの増大がより一層抑制される。
In the multilayer capacitor C1, the first electrode layer E1, part of a portion which is formed in the
積層コンデンサＣ１では、端面３ｅ及び稜線部３ｇ上に位置している第二電極層Ｅ２の面積は、端面３ｅ及び稜線部３ｇ上に位置している第一電極層Ｅ１の、第二電極層Ｅ２から露出している領域の面積よりも小さい。この場合、ＥＳＲの増大がより一層抑制される。
In the multilayer capacitor C1, the area of the second electrode layer E2 located on the
積層コンデンサＣ１では、外部電極５は、第三電極層Ｅ３及び第四電極層Ｅ４を有している。第三電極層Ｅ３及び第四電極層Ｅ４は、第二電極層Ｅ２と、第一電極層Ｅ１における第二電極層Ｅ２から露出している領域とを覆うように形成されている。外部電極５が第三電極層Ｅ３及び第四電極層Ｅ４を有するので、積層コンデンサＣ１は、電子機器へのはんだ実装が可能である。第一電極層Ｅ１における第二電極層Ｅ２から露出している領域は、第三電極層Ｅ３及び第四電極層Ｅ４を介して電子機器と電気的に接続されるので、ＥＳＲの増大がより一層抑制される。
In the multilayer capacitor C1, the
積層コンデンサＣ１では、第三方向Ｄ３から見たとき、第二電極層Ｅ２の高さＨ２は、素体３の高さＨ１の半分以下である。積層コンデンサＣ１では、第三方向Ｄ３から見たとき、第二電極層Ｅ２の高さＨ２は、素体３の高さＨ１の半分より大きい構成に比して、水分が浸入する経路が少ない。したがって、積層コンデンサＣ１では、耐湿信頼性がより一層向上する。積層コンデンサＣ１では、第三方向Ｄ３から見たとき、第二電極層Ｅ２の高さＨ２は、素体３の高さＨ１の半分より大きい構成に比して、ＥＳＲの増大が抑制される。
In the multilayer capacitor C1, the height H2 of the second electrode layer E2 is less than half the height H1 of the
積層コンデンサＣ１では、素体３の主面３ｂは、第二電極層Ｅ２から露出している。したがって、積層コンデンサＣ１では、ＥＳＲの増大が抑制される。
In the multilayer capacitor C1, the
積層コンデンサＣ１では、第二電極層Ｅ２は、稜線部３ｊの一部と接している。したがって、稜線部３ｊの一部にクラックが生じ難い。また、第二電極層Ｅ２は、第一電極層Ｅ１を確実に覆うので、第一電極層Ｅ１は、第二電極層Ｅ２に生じる応力を緩和する。
In the multilayer capacitor C1, the second electrode layer E2 is in contact with a part of the
続いて、図９を参照して、積層コンデンサＣ１の実装構造を説明する。図９は、第１実施形態に係る積層コンデンサの実装構造を示す図である。 Subsequently, the mounting structure of the multilayer capacitor C1 will be described with reference to FIG. FIG. 9 is a diagram showing a mounting structure of a multilayer capacitor according to the first embodiment.
図９に示されるように、電子部品装置ＥＣＤ１は、積層コンデンサＣ１と、電子機器ＥＤと、を備えている。電子機器ＥＤは、たとえば、回路基板又は電子部品である。積層コンデンサＣ１は、電子機器ＥＤにはんだ実装されている。電子機器ＥＤは、主面ＥＤａと、二つのパッド電極ＰＥ１，ＰＥ２とを有している。各パッド電極ＰＥ１，ＰＥ２は、主面ＥＤａに配置されている。二つのパッド電極ＰＥ１，ＰＥ２は、互いに離間している。積層コンデンサＣ１は、実装面である主面３ａと主面ＥＤａとが対向するように、電子機器ＥＤに配置されている。
As shown in FIG. 9, the electronic component device ECD1 includes a multilayer capacitor C1 and an electronic device ED. The electronic device ED is, for example, a circuit board or an electronic component. The multilayer capacitor C1 is solder-mounted on the electronic device ED. The electronic device ED has a main surface EDa and two pad electrodes PE1 and PE2. The pad electrodes PE1 and PE2 are arranged on the main surface EDa. The two pad electrodes PE1 and PE2 are separated from each other. The multilayer capacitor C1 is arranged in the electronic device ED so that the
積層コンデンサＣ１がはんだ実装される場合、溶融したはんだが外部電極５（第四電極層Ｅ４）を濡れ上がる。濡れ上がったはんだが固化することにより、外部電極５にはんだフィレットＳＦが形成される。対応する外部電極５とパッド電極ＰＥ１，ＰＥ２とは、はんだフィレットＳＦを介して連結されている。
When the multilayer capacitor C1 is solder-mounted, the molten solder wets the external electrode 5 (fourth electrode layer E4). A solder fillet SF is formed on the
はんだフィレットＳＦは、電極部５ｅの領域５ｅ１と領域５ｅ２とに形成されている。領域５ｅ２だけでなく、第二電極層Ｅ２を有していない領域５ｅ１が、はんだフィレットＳＦを介してパッド電極ＰＥ１，ＰＥ２と連結されている。第三方向Ｄ３から見たとき、はんだフィレットＳＦは、電極部５ｅの領域５ｅ１（領域５ｅ１が有する第一電極層Ｅ１）と重なっている。図示は省略するが、はんだフィレットＳＦは、電極部５ｃの領域５ｃ１と領域５ｃ２とにも形成されている。はんだフィレットＳＦの第一方向Ｄ１での高さは、第二電極層Ｅ２の第一方向Ｄ１での高さよりも高くなっている。はんだフィレットＳＦは、第一方向Ｄ１で第二電極層Ｅ２の端縁Ｅ２ｅよりも主面３ｂ寄りに延びている。
The solder fillet SF is formed in the region 5e 1 and the
電子部品装置ＥＣＤ１では、上述したように、クラックが素体３に発生するのが抑制され、かつ、耐湿信頼性が向上している。電子部品装置ＥＣＤ１では、第三方向Ｄ３から見たとき、はんだフィレットＳＦは、電極部５ｅの領域５ｅ１と重なっているので、外部電極５が第二電極層Ｅ２を有する場合でも、ＥＳＲの増大が抑制されている。
In the electronic component device ECD1, as described above, the generation of cracks in the
次に、図１０〜図１２を参照して、第１実施形態の変形例に係る積層コンデンサＣ２の構成を説明する。図１０〜図１２は、本変形例に係る積層コンデンサの側面図である。 Next, the configuration of the multilayer capacitor C2 according to the modified example of the first embodiment will be described with reference to FIGS. 10 to 12. 10 to 12 are side views of the multilayer capacitor according to this modification.
積層コンデンサＣ２は、積層コンデンサＣ１と同様に、素体３、一対の外部電極５、複数の内部電極７（不図示）、及び複数の内部電極９（不図示）を備えている。積層コンデンサＣ２では、領域５ｃ２（領域５ｃ２が有する第二電極層Ｅ２）の形状が積層コンデンサＣ１と相違している。
Like the multilayer capacitor C1, the multilayer capacitor C2 includes a
図１０及び図１１に示された積層コンデンサＣ２では、積層コンデンサＣ１と同様に、第三方向Ｄ３での領域５ｃ２の幅は、電極部５ａから離れるにしたがって小さくなっている。第二方向Ｄ２から見たときの第二電極層Ｅ２の幅が、電極部５ａから離れるにしたがって小さくなっている。第二方向Ｄ２から見たとき、第一方向Ｄ１での第二電極層Ｅ２の長さは、端面３ｅから第三方向Ｄ３に離れるにしたがって小さくなっている。第二方向Ｄ２から見たとき、第二電極層Ｅ２における側面３ｃ上に位置している部分の第一方向Ｄ１での長さは、素体３の端部から第三方向Ｄ３に離れるにしたがって小さくなっている。
In the multilayer capacitor C2 shown in FIGS. 10 and 11, the width of the region 5c 2 in the third direction D3 becomes smaller as the distance from the
図１０に示された積層コンデンサＣ２では、第二方向Ｄ２から見たとき、領域５ｃ２の端縁（第二電極層Ｅ２の端縁Ｅ２ｅ）は、略直線状である。第二方向Ｄ２から見たとき、領域５ｃ２（領域５ｃ２が有する第二電極層Ｅ２）は、略三形状を呈している。図１１に示された積層コンデンサＣ２では、第二方向Ｄ２から見たとき、領域５ｃ２の端縁（第二電極層Ｅ２の端縁Ｅ２ｅ）は、略円弧状である。
In the multilayer capacitor C2 shown in FIG. 10, when viewed from the second direction D2 , the edge of the region 5c 2 (the edge E2e of the second electrode layer E2) is substantially linear. When viewed from the second direction D2, the
図１２に示された積層コンデンサＣ２では、第三方向Ｄ３での領域５ｃ２（領域５ｃ２が有する第二電極層Ｅ２）の幅は、第一方向Ｄ１で略同じである。第二方向Ｄ２から見たとき、領域５ｃ２の端縁（第二電極層Ｅ２の端縁Ｅ２ｅ）は、第三方向Ｄ３に延びる辺と第一方向Ｄ１に延びる辺とを有している。本変形例では、第二方向Ｄ２から見たとき、領域５ｃ２（領域５ｃ２が有する第二電極層Ｅ２）は、略矩形状を呈している。
In the multilayer capacitor C2 shown in FIG. 12, the width of the region 5c 2 (the second electrode layer E2 included in the
（第２実施形態）
図１３〜図２０を参照して、第２実施形態に係る積層貫通コンデンサＣ３の構成を説明する。図１３及び図１４は、第２実施形態に係る積層貫通コンデンサの平面図である。図１５は、第２実施形態に係る積層貫通コンデンサの側面図である。図１６は、第２実施形態に係る積層貫通コンデンサの端面図である。図１７、図１８、及び図１９は、第２実施形態に係る積層貫通コンデンサの断面構成を示す図である。図２０は、素体、第一電極層、及び第二電極層を示す側面図である。第２実施形態では、電子部品として積層貫通コンデンサＣ３を例に説明する。
(Second Embodiment)
The configuration of the multilayer penetration capacitor C3 according to the second embodiment will be described with reference to FIGS. 13 to 20. 13 and 14 are plan views of the multilayer through-capacitor according to the second embodiment. FIG. 15 is a side view of the multilayer through capacitor according to the second embodiment. FIG. 16 is an end view of the multilayer through capacitor according to the second embodiment. 17, FIG. 18 and FIG. 19 are views showing a cross-sectional configuration of the multilayer through-capacitor according to the second embodiment. FIG. 20 is a side view showing the element body, the first electrode layer, and the second electrode layer. In the second embodiment, the multilayer through-capacitor C3 will be described as an example of an electronic component.
積層貫通コンデンサＣ３は、図１３〜図１６に示されるように、素体３、一対の外部電極５、及び一つの外部電極６を有している。一対の外部電極５及び外部電極６は、素体３の外表面に配置されている。一対の外部電極５及び外部電極６は、それぞれ離間している。一対の外部電極５は、たとえば、信号用端子電極として機能する。外部電極６は、たとえば、接地用端子電極として機能する。本実施形態では、素体３は、第一方向Ｄ１に複数の誘電体層が積層されて構成されている。
As shown in FIGS. 13 to 16, the monolithic penetration capacitor C3 has a
積層貫通コンデンサＣ３は、図１７、図１８、及び図１９に示されるように、複数の内部電極１７と複数の内部電極１９とを備えている。各内部電極１７，１９は、素体３内に配置されている内部導体である。内部電極１７，１９は、内部電極７，９と同様に、積層型の電子部品の内部電極として通常用いられる導電性材料からなる。第２実施形態でも、内部電極１７，１９は、Ｎｉからなる。
The multilayer penetration capacitor C3 includes a plurality of
内部電極１７と内部電極１９とは、第一方向Ｄ１において異なる位置（層）に配置されている。内部電極１７と内部電極１９とは、素体３内において、第一方向Ｄ１に間隔を有して対向するように交互に配置されている。内部電極１７と内部電極１９とは、互いに極性が異なる。複数の誘電体層の積層方向が第二方向Ｄ２である場合、内部電極１７と内部電極１９とは、第二方向Ｄ２において異なる位置（層）に配置される。内部電極１７の両端は、一対の端面３ｅに露出している。内部電極１９の両端は、一対の側面３ｃに露出している。
The
外部電極５は、積層コンデンサＣ１の外部電極５と同様に、素体３における端面３ｅ側に、すなわち素体３の第三方向Ｄ３での端部にそれぞれ配置されている。外部電極５は、主面３ａ上及び稜線部３ｇ上に配置されている電極部５ａと、稜線部３ｈ上に配置されている電極部５ｂと、各稜線部３ｉ上に配置されている電極部５ｃと、対応する端面３ｅ上に配置されている電極部５ｅと、を有している。外部電極５は、稜線部３ｊ上に配置されている電極部も有している。電極部５ｃは、側面３ｃ上にも配置されている。電極部５ｅは、内部電極１７の端面３ｅに露出した端をすべて覆っている。内部電極１７は、電極部５ｅに直接的に接続されている。内部電極１７は、一対の外部電極５に電気的に接続されている。
Similar to the
外部電極５の第一電極層Ｅ１は、内部電極１７と接続されるように、端面３ｅに形成されている。外部電極５の第一電極層Ｅ１は、端面３ｅの全体、稜線部３ｇの全体、稜線部３ｈの全体、及び稜線部３ｉの全体を覆うように形成されている。外部電極５の第二電極層Ｅ２は、主面３ａの一部、端面３ｅの一部、及び一対の側面３ｃの各一部を連続して覆うように形成されている。外部電極５の第二電極層Ｅ２は、稜線部３ｇの全体、稜線部３ｉの一部、及び稜線部３ｊの一部を覆うように形成されている。外部電極５の第二電極層Ｅ２は、主面３ａの一部、端面３ｅの一部、一対の側面３ｃの各一部、稜線部３ｇの全体、稜線部３ｉの一部、及び稜線部３ｊの一部に対応する部分を有している。外部電極５の第一電極層Ｅ１は、内部電極１７と直接的に接続されている。
The first electrode layer E1 of the
外部電極５の第一電極層Ｅ１は、第二電極層Ｅ２で覆われている領域と、第二電極層Ｅ２で覆われていない領域とを有している。外部電極５の第三電極層Ｅ３及び第四電極層Ｅ４は、第一電極層Ｅ１の第二電極層Ｅ２で覆われていない領域と、第二電極層Ｅ２とを覆うように形成されている。外部電極５の第二電極層Ｅ２は、側面３ｃ上に位置している部分を有する。
The first electrode layer E1 of the
積層貫通コンデンサＣ３では、積層コンデンサＣ１と同様に、第三方向Ｄ３での領域５ｃ２の幅は、図２０に示されるように、主面３ａ（電極部５ａ）から離れるにしたがって小さくなっている。第一方向Ｄ１での領域５ｃ２の幅は、端面３ｅ（電極部５ｅ）から離れるにしたがって小さくなっている。本実施形態では、第二方向Ｄ２から見たとき、領域５ｃ２の端縁は、略円弧状である。第二方向Ｄ２から見たとき、領域５ｃ２は、略扇形状を呈している。本実施形態でも、図２０に示されるように、第二方向Ｄ２から見たときの第二電極層Ｅ２の幅が、主面３ａから離れるにしたがって小さくなっている。第二方向Ｄ２から見たとき、第一方向Ｄ１での第二電極層Ｅ２の長さは、端面３ｅから第三方向Ｄ３に離れるにしたがって小さくなっている。第二方向Ｄ２から見たとき、第二電極層Ｅ２における側面３ｃ上に位置している部分の第一方向Ｄ１での長さは、素体３の端部から第三方向Ｄ３に離れるにしたがって小さくなっている。第二電極層Ｅ２の端縁Ｅ２ｅは、略円弧状である。
In the laminated through capacitor C3, similarly to the laminated capacitor C1, the width of the region 5c 2 in the third direction D3 becomes smaller as the distance from the
外部電極６は、素体３の第三方向Ｄ３での中央部分に配置されている。外部電極６は、一対の外部電極５の間に位置している。外部電極６は、主面３ａ上に配置されている電極部６ａと、側面３ｃ上及び稜線部３ｊ，３ｋ上に配置されている一対の電極部６ｃと、を有している。外部電極６は、主面３ａ及び一対の側面３ｃの三つの面、並びに、稜線部３ｊ，３ｋに形成されている。互いに隣り合う電極部６ａ，６ｃ同士は、接続されており、電気的に接続されている。電極部６ｃは、内部電極１９の側面３ｃに露出した端をすべて覆っている。内部電極１９は、各電極部６ｃに直接的に接続されている。内部電極１９は、一つの外部電極６に電気的に接続されている。
The
外部電極６も、図１７、図１８、及び図１９に示されるように、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。第四電極層Ｅ４は、外部電極６の最外層を構成している。電極部６ａは、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。各電極部６ｃは、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。
The
電極部６ａの第二電極層Ｅ２は、主面３ａ上に配置されている。電極部６ａは、第一電極層Ｅ１を有していない。電極部６ａの第二電極層Ｅ２は、主面３ａの一部を覆うように形成されている。電極部６ａの第二電極層Ｅ２は、主面３ａと接している。電極部６ａの第三電極層Ｅ３及び第四電極層Ｅ４は、第二電極層Ｅ２を覆うように形成されている。電極部６ａは、三層構造を有している。
The second electrode layer E2 of the
電極部６ｃの第一電極層Ｅ１は、側面３ｃ上及び各稜線部３ｊ，３ｋ上に配置されている。電極部６ｃの第一電極層Ｅ１は、側面３ｃの一部、稜線部３ｊの一部、及び稜線部３ｋの一部を覆うように形成されている。電極部６ｃの第二電極層Ｅ２は、第一電極層Ｅ１上、側面３ｃ上、及び稜線部３ｊ上に配置されている。電極部６ｃの第二電極層Ｅ２は、第一電極層Ｅ１の一部、側面３ｃの一部、及び稜線部３ｊの一部を覆うように形成されている。第一電極層Ｅ１の一部が、第二電極層Ｅ２で覆われている。電極部６ｃでは、第一電極層Ｅ１の一部と第二電極層Ｅ２の一部とが接している。電極部６ｃの第二電極層Ｅ２は、側面３ｃの一部及び稜線部３ｊの一部と接している。電極部６ｃの第二電極層Ｅ２は、側面３ｃ上に位置している部分を有する。
The first electrode layer E1 of the
電極部６ｃでは、側面３ｃ及び稜線部３ｊにおける第一電極層Ｅ１に覆われている領域は、第一電極層Ｅ１を介して、第二電極層Ｅ２に覆われている。電極部６ｃの第二電極層Ｅ２は、側面３ｃの一部及び稜線部３ｊの一部を間接的に覆うように形成されている。電極部６ｃの第二電極層Ｅ２は、側面３ｃの一部及び稜線部３ｊの一部を直接覆うようにも形成されている。電極部６ｃの第二電極層Ｅ２は、稜線部３ｊに形成されている第一電極層Ｅ１全体を直接覆うようにも形成されている。
In the
電極部６ｃは、領域６ｃ１と領域６ｃ２とを有している。領域６ｃ２は、領域６ｃ１よりも主面３ａ寄りに位置している。領域６ｃ１は、第一電極層Ｅ１、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域６ｃ１は、第二電極層Ｅ２を有していない。領域６ｃ１は、三層構造を有している。領域６ｃ２は、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域６ｃ２は、四層構造を有している。領域６ｃ１は、第一電極層Ｅ１が第二電極層Ｅ２から露出している領域である。領域６ｃ２は、第一電極層Ｅ１が第二電極層Ｅ２で覆われている領域である。
The
外部電極６の第三電極層Ｅ３は、第二電極層Ｅ２上と、第一電極層Ｅ１（第二電極層Ｅ２から露出している部分）上とにめっき法により形成されている。第四電極層Ｅ４は、第三電極層Ｅ３上にめっき法により形成されている。外部電極６の第一電極層Ｅ１は、外部電極５の第一電極層Ｅ１と同様に、一対の主面３ａ，３ｂに意図的に形成されていない。外部電極６では、たとえば製造誤差などにより、第一電極層Ｅ１が意図せず主面３ａ，３ｂに形成されていてもよい。
The third electrode layer E3 of the
各電極部６ａ，６ｃが有している第二電極層Ｅ２は、一体的に形成されている。各電極部６ａ，６ｃが有している第三電極層Ｅ３は、一体的に形成されている。各電極部６ａ，６ｃが有している第四電極層Ｅ４は、一体的に形成されている。
The second electrode layer E2 included in each of the
図２０に示されているように、外部電極６に関し、第二方向Ｄ２から見たとき、第一電極層Ｅ１の主面３ａ寄りの端部領域（領域６ｃ２が有する第一電極層Ｅ１）が第二電極層Ｅ２で覆われていると共に、第二電極層Ｅ２の端縁Ｅ２ｅが第一電極層Ｅ１の端縁Ｅ１ｅと交差している。第二方向Ｄ２から見たとき、第一電極層Ｅ１の主面３ｂ寄りの端部領域（領域６ｃ１が有する第一電極層Ｅ１）は、第二電極層Ｅ２から露出している。
As shown in FIG. 20, with respect to the
第三方向Ｄ３での領域６ｃ２の幅は、図１５に示されるように、主面３ａ（電極部６ａ）から離れるにしたがって小さくなっている。本実施形態では、第二方向Ｄ２から見たとき、領域６ｃ２の端縁は、略円弧状である。第二方向Ｄ２から見たとき、領域６ｃ２は、略半円形状を呈している。本実施形態では、図２０に示されるように、第二方向Ｄ２から見たときの第二電極層Ｅ２の幅が、主面３ａから離れるにしたがって小さくなっており、領域６ｃ２の第二電極層Ｅ２の端縁Ｅ２ｅは、略円弧状である。
As shown in FIG. 15, the width of the region 6c 2 in the third direction D3 becomes smaller as the distance from the
積層貫通コンデンサＣ３も、電子機器に、はんだ実装される。積層貫通コンデンサＣ３では、主面３ａが、電子機器に対向する実装面とされる。主面３ｂが、電子機器に対向する実装面とされてもよい。積層貫通コンデンサＣ３では、外部電極６は、電極部６ａを有していなくてもよい。
The monolithic penetration capacitor C3 is also solder-mounted on the electronic device. In the multilayer penetration capacitor C3, the
積層貫通コンデンサＣ３では、積層コンデンサＣ１と同様に、以下の作用効果を奏する。素体３でのクラックの発生が抑制されていると共に、耐湿信頼性が向上している。各外部電極５と各内部電極１７とが、確実に電気的に接続されていると共に、各外部電極６と各内部電極１９とが、確実に電気的に接続されている。外部電極５では、第二電極層Ｅ２の剥がれが、端面３ｅに対応する位置まで進み難い。ＥＳＲの増大が抑制される。
The multilayer through-capacitor C3 has the following effects as in the multilayer capacitor C1. The generation of cracks in the
以上、本発明の実施形態及び変形例について説明してきたが、本発明は必ずしも上述した実施形態及び変形例に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 Although the embodiments and modifications of the present invention have been described above, the present invention is not necessarily limited to the above-described embodiments and modifications, and various modifications can be made without departing from the gist thereof.
第一電極層Ｅ１は、端面３ｅから稜線部３ｇの全体又は一部を越えるように、主面３ａ上に形成されていてもよい。第一電極層Ｅ１は、端面３ｅから稜線部３ｈの全体又は一部を越えるように、主面３ｂ上に形成されていてもよい。第一電極層Ｅ１は、端面３ｅから稜線部３ｉの全体又は一部を越えるように、側面３ｃ上に形成されていてもよい。
The first electrode layer E1 may be formed on the
第一電極層Ｅ１は、図２１及び図２２に示されるように、各主面３ａ，３ｂ及び各側面３ｃにも形成されていてもよい。図２１及び図２２では、第一電極層Ｅ１は、端面３ｅから稜線部３ｇの全体を越えるように、主面３ａ上に形成されている。第一電極層Ｅ１は、端面３ｅから稜線部３ｈの全体を越えるように、主面３ｂ上に形成されている。第一電極層Ｅ１は、端面３ｅから稜線部３ｉの全体を越えるように、側面３ｃ上に形成されている。図２１及び図２２に示された変形例では、第一電極層Ｅ１における主面３ａに形成されている部分全体が、図２１に示されるように、第二電極層Ｅ２で覆われる。第一電極層Ｅ１における側面３ｃに形成されている部分の一部（領域５ｃ２が有する第一電極層Ｅ１）が、図２２に示されるように、第二電極層Ｅ２で覆われる。各主面３ａ，３ｂ及び各側面３ｃに形成されている第一電極層Ｅ１は、第三電極層Ｅ３及び第四電極層Ｅ４で覆われている。
As shown in FIGS. 21 and 22, the first electrode layer E1 may also be formed on the
第一電極層Ｅ１における主面３ａに形成されている部分と、領域５ｃ２が有する第一電極層Ｅ１とは、第二電極層Ｅ２を介して、めっき層（第三及び第四電極層Ｅ３，Ｅ４）で間接的に覆われている。第一電極層Ｅ１における主面３ｂに形成されている部分と、第一電極層Ｅ１における側面３ｃに形成されている部分の一部（領域５ｃ１が有する第一電極層Ｅ１）とは、めっき層（第三及び第四電極層Ｅ３，Ｅ４）で直接的に覆われている。主面３ａ上に配置されている電極部は、四層構造を呈している。主面３ｂ上に配置されている電極部は、三層構造を呈している。側面３ｃの主面３ｂ寄りの領域に配置されている電極部は、三層構造を有している。側面３ｃの主面３ａ寄りの領域に配置されている電極部は、四層構造を有している。端面３ｅの主面３ｂ寄りの領域に配置されている電極部は、三層構造を有している。端面３ｅの主面３ａ寄りの領域に配置されている電極部は、四層構造を有している。
The portion formed on the
積層コンデンサＣ１，Ｃ２が備える各内部電極７，９の数は、図３及び図５に図示されている各内部電極７，９の数に限られない。積層貫通コンデンサＣ３が備える各内部電極１７，１９の数は、図１７及び図１９に図示されている各内部電極１７，１９の数に限られない。積層コンデンサＣ１，Ｃ２では、一つの外部電極５（第一電極層Ｅ１）に接続されている内部電極の数は、一つでもよい。積層貫通コンデンサＣ３では、一対の外部電極５（第一電極層Ｅ１）に接続されている内部電極の数は、一つでもよく、一対の外部電極６（第一電極層Ｅ１）に接続されている内部電極の数は、一つでもよい。
The number of the
本実施形態では、電子部品として積層コンデンサＣ１を例に説明したが、適用可能な電子部品は、積層コンデンサに限られない。適用可能な電子部品は、たとえば、積層インダクタ、積層バリスタ、積層圧電アクチュエータ、積層サーミスタ、もしくは積層複合部品などの積層電子部品、又は、積層電子部品以外の電子部品である。 In the present embodiment, the multilayer capacitor C1 has been described as an example of the electronic component, but the applicable electronic component is not limited to the multilayer capacitor. Applicable electronic components are, for example, laminated electronic components such as laminated inductors, laminated varistor, laminated piezoelectric actuators, laminated thermistors, or laminated composite components, or electronic components other than laminated electronic components.
３…素体、３ａ，３ｂ…主面、３ｃ…側面、３ｅ…端面、３ｇ，３ｈ，３ｉ，３ｊ，３ｋ…稜線部、５，６…外部電極、７，９，１７，１９…内部電極、Ｃ１，Ｃ２…積層コンデンサ、Ｃ３…積層貫通コンデンサ、Ｄ１…第一方向、Ｄ２…第二方向、Ｄ３…第三方向、Ｅ１…第一電極層、Ｅ２…第二電極層、Ｅ３…第三電極層、Ｅ４…第四電極層、Ｈ１…素体の高さ、Ｈ２…第二電極層の高さ。 3 ... Elementary body, 3a, 3b ... Main surface, 3c ... Side surface, 3e ... End face, 3g, 3h, 3i, 3j, 3k ... Ridge line, 5, 6 ... External electrode, 7, 9, 17, 19 ... Internal electrode , C1, C2 ... Multilayer capacitor, C3 ... Multilayer through capacitor, D1 ... First direction, D2 ... Second direction, D3 ... Third direction, E1 ... First electrode layer, E2 ... Second electrode layer, E3 ... Third Electrode layer, E4 ... Fourth electrode layer, H1 ... Element height, H2 ... Second electrode layer height.
Claims (18)
前記一対の端面が対向している方向での前記素体の両端部にそれぞれ配置されている外部電極と、
対応する前記端面に露出する内部導体と、を備え、
前記外部電極は、前記内部導体と接続されるように前記端面に形成されている焼結金属層と、前記第一主面の一部領域と前記端面の一部領域と前記一対の側面の各一部領域とを連続して覆うように形成されている導電性樹脂層を有しており、
前記端面上に位置している前記焼結金属層は、前記導電性樹脂層で直接覆われている第一領域と、前記導電性樹脂層から露出している第二領域とを有し、
前記導電性樹脂層は、前記第一主面の前記一部領域の一部と前記一対の側面の前記各一部領域の一部とを直接覆うように形成されている、電子部品。 It has a rectangular parallelepiped shape, and has a first main surface as a mounting surface, a pair of end faces facing each other and adjacent to the first main surface, and a pair of end faces facing each other and the first. A body having a pair of side surfaces adjacent to one main surface,
External electrodes arranged at both ends of the element body in the direction in which the pair of end faces face each other, and
With an internal conductor exposed to the corresponding end face ,
The external electrode includes a sintered metal layer formed on said end face so as to be connected to the inner conductor, each part region and the pair of side surfaces and a part region of the end face of the first main surface It has a conductive resin layer that is formed so as to continuously cover a part of the region .
The sintered metal layer located on the end face has a first region directly covered with the conductive resin layer and a second region exposed from the conductive resin layer.
The conductive resin layer is an electronic component formed so as to directly cover a part of the partial region of the first main surface and a part of each partial region of the pair of side surfaces.
前記端面及び前記第二稜線部上に位置している前記導電性樹脂層の面積は、前記端面及び前記第二稜線部上に位置している前記焼結金属層の面積よりも小さい、請求項３に記載の電子部品。 The area of the conductive resin layer located on the side surface and the first ridge line portion is larger than the area of the sintered metal layer located on the first ridge line portion.
The area of the conductive resin layer located on the end face and the second ridge line portion is smaller than the area of the sintered metal layer located on the end face and the second ridge line portion, claim. The electronic component according to 3.
前記第二主面は、前記導電性樹脂層から露出している、請求項１〜９のいずれか一項に記載の電子部品。 The element body further has a second main surface facing the first main surface, which is the mounting surface.
The electronic component according to any one of claims 1 to 9 , wherein the second main surface is exposed from the conductive resin layer.
はんだフィレット介して前記外部電極と連結されているパッド電極を有している電子機器と、を備え、An electronic device having a pad electrode connected to the external electrode via a solder fillet.
前記はんだフィレットは、前記端面上に位置している前記外部電極の、前記第一領域を含む部分と前記第二領域とを含む部分とに形成されている、電子部品装置。The solder fillet is an electronic component device formed in a portion including the first region and a portion including the second region of the external electrode located on the end face.
Priority Applications (17)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017172120A JP6933061B2 (en) | 2017-09-07 | 2017-09-07 | Electronic components and electronic component equipment |
| CN202110003722.2A CN112820542B (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| CN201780058033.3A CN109791839B (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| CN202110004239.6A CN112863874B (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| KR1020217004609A KR102486063B1 (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| PCT/JP2017/033943 WO2018056319A1 (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| US16/097,175 US11264172B2 (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| CN202110004249.XA CN112837934A (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| DE112017004775.7T DE112017004775T5 (en) | 2016-09-23 | 2017-09-20 | ELECTRONIC COMPONENT AND ELECTRONIC COMPONENT DEVICE |
| KR1020197011504A KR102297593B1 (en) | 2016-09-23 | 2017-09-20 | Electronic Components and Electronic Components Devices |
| CN202110004237.7A CN112863873B (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| KR1020207017791A KR102387493B1 (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| CN202210780284.5A CN114899007B (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| KR1020227029236A KR102599720B1 (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| US17/523,524 US11594378B2 (en) | 2016-09-23 | 2021-11-10 | Electronic component and electronic component device |
| US17/881,204 US11763996B2 (en) | 2016-09-23 | 2022-08-04 | Electronic component and electronic component device |
| US18/230,222 US20230377802A1 (en) | 2016-09-23 | 2023-08-04 | Electronic component and electronic component device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017172120A JP6933061B2 (en) | 2017-09-07 | 2017-09-07 | Electronic components and electronic component equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019047091A JP2019047091A (en) | 2019-03-22 |
| JP6933061B2 true JP6933061B2 (en) | 2021-09-08 |
Family
ID=65812997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017172120A Active JP6933061B2 (en) | 2016-09-23 | 2017-09-07 | Electronic components and electronic component equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6933061B2 (en) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004296936A (en) * | 2003-03-27 | 2004-10-21 | Kyocera Corp | Ceramic electronic component |
| JP2008181956A (en) * | 2007-01-23 | 2008-08-07 | Tdk Corp | Ceramic electronic component |
| WO2014038066A1 (en) * | 2012-09-07 | 2014-03-13 | 三菱電機株式会社 | Power semiconductor device |
| KR101630037B1 (en) * | 2014-05-08 | 2016-06-13 | 삼성전기주식회사 | Multi-layered ceramic capacitor, array-type multi-layered ceramic capacitor, manufacturing method for the same and board having the same mounted thereon |
| KR101659153B1 (en) * | 2014-07-07 | 2016-09-22 | 삼성전기주식회사 | Multi-layered ceramic capacitor, manufacturing method of the same and board having the same mounted thereon |
| JP6933453B2 (en) * | 2016-08-22 | 2021-09-08 | Koa株式会社 | Chip parts, mounting structure of chip parts, manufacturing method of chip resistors |
| JP2018041761A (en) * | 2016-09-05 | 2018-03-15 | 株式会社村田製作所 | Chip-like electronic component |
-
2017
- 2017-09-07 JP JP2017172120A patent/JP6933061B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019047091A (en) | 2019-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111383841B (en) | Electronic component | |
| US11094465B2 (en) | Electronic component with external electrodes including conductive resin layer | |
| JP6946876B2 (en) | Electronic components and electronic component equipment | |
| JP7040062B2 (en) | Electronic components | |
| JP7003541B2 (en) | Electronic components and electronic component equipment | |
| JP6972592B2 (en) | Electronic components and electronic component equipment | |
| US11594378B2 (en) | Electronic component and electronic component device | |
| CN109727768B (en) | Electronic component | |
| JP7040063B2 (en) | Electronic components | |
| JP6926995B2 (en) | Electronic components | |
| US10622150B2 (en) | Electronic component and electronic component device | |
| JP6933090B2 (en) | Electronic components | |
| JP6933062B2 (en) | Electronic components and electronic component equipment | |
| JP6915324B2 (en) | Electronic components | |
| JP6958168B2 (en) | Electronic components and electronic component equipment | |
| JP6942989B2 (en) | Electronic components | |
| JP6933061B2 (en) | Electronic components and electronic component equipment | |
| JP7095662B2 (en) | Electronic component equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210802 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6933061 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |