JPH08152642A

JPH08152642A - 液晶表示装置およびスペーサの配置方法ならびに配置装置

Info

Publication number: JPH08152642A
Application number: JP29250594A
Authority: JP
Inventors: Hajime Kimura; 肇木村
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-11-28
Filing date: 1994-11-28
Publication date: 1996-06-11

Abstract

(57)【要約】【目的】コントラストの低下を引き起こすスペーサによ
る画質への影響を除去し、表示品質を向上させる。【構成】液晶表示素子作製用の透明ガラス基板ＳＵＢ２
の上に、該液晶表示素子の画素部を覆い、かつ、ブラッ
クマトリクスに対応する部分に開口を有するマスクＭＫ
を、上記ブラックマトリクスと上記開口とが一致するよ
うに置き、マスクＭＫを介して複数個のスペーサＳＰを
透明ガラス基板ＳＵＢ２の上に散布する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、２枚の透明絶縁基板の
それぞれ透明電極を設けた側の面が向き合うように、両
基板間に小さな球状等の多数個のスペーサを介して所定
の間隔を隔てて重ね合せ、両基板間に液晶を封止してな
る液晶表示素子を具備する単純マトリクス方式およびア
クティブ・マトリクス方式の液晶表示装置に関する。

【０００２】

【従来の技術】液晶表示装置は、例えば、表示用透明画
素電極と配向膜等をそれぞれ積層した面が対向するよう
に所定の間隔を隔ててガラス等からなる２枚の透明絶縁
基板を重ね合せ、該両基板間の縁部に枠状に設けたシー
ル材により、両基板を貼り合せると共に、シール材の一
部に設けた液晶封入口から両基板間のシール材の内側に
液晶を封入、封止し、さらに両基板の外側に偏光板を設
けてなる液晶表示素子（すなわち、液晶表示部、液晶表
示パネル、ＬＣＤ：リキッドクリスタルデイスプレイと
も称す）と、液晶表示素子の下に配置され、液晶表示素
子に光を供給するバックライトと、液晶表示素子の外周
部の外側に配置した液晶表示素子の駆動用回路基板と、
これらの各部材を保持するモールド成形品である枠状体
と、これらの各部材を収納し、液晶表示窓があけられた
金属製フレーム等を含んで構成されている。

【０００３】なお、上記液晶表示素子を構成する２枚の
透明絶縁基板は、所定の間隔（セルギャップ）を隔てて
重ね合せられているが、この間隔を規定するには、ガラ
ス、シリカ、プラスチック等からなる多数個の小さな球
状や円柱状のスペーサを両基板の間に介在させる。この
ようなスペーサを基板間に配置するには、まず、配向処
理を施した配向膜を形成した一方の基板の全面上に、ス
プレイノズルから媒体としての液体や気体に多数のスペ
ーサを混合したものを散布する。液体の場合は、散布
後、液体を気化する。ついで、両基板を互いの配向膜が
対向するように重ね合せ、両基板間の縁周囲に設けたシ
ール材により貼り合せると、多数個のスペーサが両基板
の間に介在されるので、両基板は該スペーサにより所定
の間隔が隔てられる。このあと、シール材の一部にある
液晶封入口（シール材の切欠け部）から両基板間に液晶
を封入し、該液晶封入口を樹脂により封止して液晶表示
素子を作製する。

【０００４】なお、このようなスペーサについての文献
としては、'92 液晶ディスプレイ産業年鑑シーエムシ
ー 176〜185頁、289〜291頁や、液晶デバイスハンドブ
ック日刊工業社 257〜263頁が挙げられる。

【０００５】

【発明が解決しようとする課題】液晶表示素子の画質を
向上するためには、液晶表示素子を構成する両基板の間
隔（セルギャップと称される）を高精度で均一に保持す
る必要がある。両基板間のシール材の内側に液晶と共に
介在されるスペーサは、この間隔を均一に制御、保持す
る役割をする。この間隔を高精度で均一に保持するため
には、基板上にスペーサをいかに均一に散布するかが重
要である。

【０００６】液晶表示素子では、液晶層の上下の透明電
極間に電圧を印加することにより、液晶に光学的変化を
生じさせて画像を表示する。すなわち、電界により液晶
分子の配向状態を変化させ、光の透過と遮断を制御す
る。しかし、スペーサは、液晶と異なり、電圧が印加さ
れても電気光学的な効果を示さない。すなわち、スペー
サは常に光を透過する。一方、黒色や青色に着色したス
ペーサを使用する場合は、常に光を遮断する。さらに、
スペーサは光を散乱させる。また、スペーサの周辺で
は、液晶の配向が乱れ、光の制御性が低下し、光が透過
したり、遮断されたりする。ところで、スペーサは、基
板上に均一に散布されるので、表示画素部にも画素部以
外の部分にも存在する。したがって、従来の液晶表示素
子では、電気光学的な効果を示さないスペーサが画素部
に存在するため、表示画像のコントラストが低下し、表
示品質の低下を招く。

【０００７】本発明の目的は、表示画素部に存在し、コ
ントラストの低下を引き起こすスペーサによる画質への
影響を除去し、表示品質を向上することができる液晶表
示装置およびスペーサの配置方法ならびに配置装置を提
供することにある。

【０００８】

【課題を解決するための手段】上記の課題を解決するた
め、本発明の液晶表示装置は、２枚の透明絶縁基板のそ
れぞれ透明電極を設けた側の面が対向するように、所定
の間隔を隔てて重ね合せ、上記両基板間に液晶を封止し
てなり、上記間隔を規定する複数個のスペーサが上記両
基板間に配置された液晶表示素子を具備する液晶表示装
置において、表示画素部以外の部分に上記スペーサを配
置したことを特徴とする。

【０００９】また、一方の上記基板にブラックマトリク
スを設けた液晶表示素子を具備する液晶表示装置におい
て、上記ブラックマトリクスに対応する部分に上記スペ
ーサを配置したことを特徴とする。

【００１０】また、本発明のスペーサの配置方法は、液
晶表示素子作製用の透明絶縁基板の表示画素部に対応す
る部分を覆った後、複数個のスペーサを上記透明絶縁基
板の上に散布することを特徴とする。

【００１１】また、本発明のスペーサの配置方法は、液
晶表示素子作製用の透明絶縁基板の上に、表示画素部を
除く部分に対応して貫通した開口を設けたマスクを、上
記表示画素部を除く部分に対応する部分と上記開口とが
ほぼ一致するように設置し、上記マスクを介して複数個
のスペーサを上記透明絶縁基板の上に散布することを特
徴とする。

【００１２】また、本発明のスペーサの配置方法は、液
晶表示素子作製用の透明絶縁基板の上に、上記液晶表示
素子のブラックマトリクスに対応して貫通した開口を設
けたマスクを、上記ブラックマトリクスと上記開口とが
ほぼ一致するように設置し、上記マスクを介して複数個
のスペーサを上記透明絶縁基板の上に散布することを特
徴とする。

【００１３】また、本発明のスペーサの配置装置は、液
晶表示素子作製用の透明絶縁基板の表示画素部を覆い、
上記表示画素部を除く部分に対応して貫通した開口を設
けたマスクを有することを特徴とする。

【００１４】また、本発明のスペーサの配置装置は、液
晶表示素子作製用の透明絶縁基板の表示画素部を覆い、
上記液晶表示素子のブラックマトリクスに対応して貫通
した開口を設けたマスクを有することを特徴とする。

【００１５】さらに、本発明は、上記開口の内壁が山な
りに傾斜していることを特徴とする。

【００１６】

【作用】本発明では、液晶表示素子を構成する２枚の透
明絶縁基板間に多数個配置され、該両基板間の間隔を規
定するスペーサを、ブラックマトリクスに対応する部分
等の、表示画素部を除く部分にのみ配置するので、該画
素部には電気光学的な効果を示さないスペーサが存在せ
ず、スペーサによる画質への影響を除去することがで
き、コントラストを向上し、表示品質を向上することが
できる。

【００１７】

【実施例】本発明、本発明の更に他の目的及び本発明の
更に他の特徴は図面を参照した以下の説明から明らかと
なるであろう。

【００１８】《アクティブ・マトリクス液晶表示装置》
以下、アクティブ・マトリクス方式のカラー液晶表示装
置にこの発明を適用した実施例を説明する。なお、以下
説明する図面で、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。

【００１９】《マトリクス部の概要》図４はこの発明が
適用されるアクティブ・マトリクス方式カラー液晶表示
装置の一画素とその周辺を示す平面図、図５は図４の５
−５切断線における断面を示す図、図６は図４の６−６
切断線における断面図である。

【００２０】図４に示すように、各画素は隣接する２本
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。

【００２１】図５に示すように、液晶層ＬＣを基準にし
て下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタ
ＴＦＴおよび透明画素電極ＩＴＯ１が形成され、上部透
明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮
光用ブラックマトリクスパターンＢＭが形成されてい
る。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディ
ップ処理等によって形成された酸化シリコン膜ＳＩＯが
設けられている。

【００２２】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。

【００２３】《マトリクス周辺の概要》図７は上下のガ
ラス基板ＳＵＢ１，ＳＵＢ２を含む表示パネルＰＮＬの
マトリクス（ＡＲ）周辺の要部平面を、図８はその周辺
部を更に誇張した平面を、図９は図７及び図８のパネル
左上角部に対応するシール部ＳＬ付近の拡大平面を示す
図である。また、図１０は図５の断面を中央にして、左
側に図９の１０ａ−１０ａ切断線における断面を、右側
に映像信号駆動回路が接続されるべき外部接続端子ＤＴ
Ｍ付近の断面を示す図である。同様に図１１は、左側に
走査回路が接続されるべき外部接続端子ＧＴＭ付近の断
面を、右側に外部接続端子が無いところのシール部付近
の断面を示す図である。

【００２４】このパネルの製造では、小さいサイズであ
ればスループット向上のため１枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図７〜図９は後者の例を示すも
ので、図７、図８の両図とも上下基板ＳＵＢ１，ＳＵＢ
２の切断後を、図９は切断前を表しており、ＬＮは両基
板の切断前の縁を、ＣＴ１とＣＴ２はそれぞれ基板ＳＵ
Ｂ１，ＳＵＢ２の切断すべき位置を示す。いずれの場合
も、完成状態では外部接続端子群Ｔｇ，Ｔｄ（添字略）
が存在する（図で上下辺と左辺の）部分はそれらを露出
するように上側基板ＳＵＢ２の大きさが下側基板ＳＵＢ
１よりも内側に制限されている。端子群Ｔｇ，Ｔｄはそ
れぞれ後述する走査回路接続用端子ＧＴＭ、映像信号回
路接続用端子ＤＴＭとそれらの引出配線部を集積回路チ
ップＣＨＩが搭載されたテープキャリアパッケージＴＣ
Ｐ（図２０、図２１）の単位に複数本まとめて名付けた
ものである。各群のマトリクス部から外部接続端子部に
至るまでの引出配線は、両端に近づくにつれ傾斜してい
る。これは、パッケージＴＣＰの配列ピッチ及び各パッ
ケージＴＣＰにおける接続端子ピッチに表示パネルＰＮ
Ｌの端子ＤＴＭ，ＧＴＭを合わせるためである。

【００２５】透明ガラス基板ＳＵＢ１、ＳＵＢ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂から成る。上部透明ガラス
基板ＳＵＢ２側の共通透明画素電極ＩＴＯ２は、少なく
とも一箇所において、本実施例ではパネルの４角で銀ペ
ースト材ＡＧＰによって下部透明ガラス基板ＳＵＢ１側
に形成されたその引出配線ＩＮＴに接続されている。こ
の引出配線ＩＮＴは後述するゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭと同一製造工程で形成される。

【００２６】配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極
ＩＴＯ１、共通透明画素電極ＩＴＯ２、それぞれの層
は、シールパターンＳＬの内側に形成される。偏光板Ｐ
ＯＬ１、ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ
１、上部透明ガラス基板ＳＵＢ２の外側の表面に形成さ
れている。液晶ＬＣは液晶分子の向きを設定する下部配
向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパタ
ーンＳＬで仕切られた領域に封入されている。下部配向
膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の保護膜Ｐ
ＳＶ１の上部に形成される。

【００２７】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口
部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。

【００２８】《スペーサＳＰ》図７、図１８、図１９等
に示す液晶表示パネルＰＮＬを構成する上下２枚の透明
ガラス基板ＳＵＢ１、ＳＵＢ２の各対向面に形成された
各配向膜ＯＲＩ１、ＯＲＩ２の間には、図１０に示すよ
うに、両基板間の間隔、例えば約５μｍを規定する外径
約５μｍのスペーサＳＰが多数個配置されている。図１
０では、１個のみ図示してある。

【００２９】図２（ａ）〜（ｅ）は、一方の透明ガラス
基板ＳＵＢ２上に、多数個のスペーサＳＰを配置する際
のプロセスの一例を示す概略側面図（（ｅ）のみ断面
図）である。

【００３０】まず、（ａ）に示すように、ブラックマト
リクス（図４、図５、図１０の符号ＢＭ参照）や配向膜
（ＯＲＩ２）等の所定の膜を形成した透明ガラス基板Ｓ
ＵＢ２（図１０、図５参照）を平らな支持台ＢＳの上に
置く。その透明ガラス基板ＳＵＢ２の上に、板状のマス
クＭＫを載置する。

【００３１】図１は、マスクＭＫの一部平面図である。

【００３２】マスクＭＫは、例えばクロム（Ｃｒ）の材
料からなり、表示画素部を覆い、該画素部以外の部分に
対応する部分、例えば、透明ガラス基板ＳＵＢ２に形成
したブラックマトリクス（ＢＭ）の形状に対応する形状
で、スペーサＳＰが通過できるように貫通された開口Ｏ
Ｐが形成されている。ＳＴは開口ＯＰが設けられた板状
のマスクにおいて、画素部を覆う部分を支持する支持部
である。なお、図１の開口ＯＰの形状は概略的に図示し
てあり、図４に示したブラックマトリクスＢＭの形状と
一致していない。また、図４に示したように、画素電極
ＩＴＯ１の寸法は、ブラックマトリクスＢＭの寸法より
若干大きく、外側に位置するので、マスクＭＫの開口Ｏ
Ｐの寸法は、画素電極ＩＴＯ１の寸法に合せて形成して
もよい。

【００３３】すなわち、図１に示したようなブラックマ
トリクス（ＢＭ）の形状に一致する形状の開口ＯＰを形
成した板状のマスクＭＫを、透明ガラス基板ＳＵＢ２に
形成されたブラックマトリクス（ＢＭ）とマスクＭＫの
開口との位置を合せて、図２（ａ）に示すように、透明
ガラス基板ＳＵＢ２上に載置する。したがって、このと
き、透明ガラス基板ＳＵＢ２のブラックマトリクス（Ｂ
Ｍ）で囲まれたその内側の画素部は、マスクＭＫで覆わ
れる。なお、マスクＭＫは、透明ガラス基板ＳＵＢ２上
に接触して置いてもよいし、スペーサＳＰの外径より小
さい若干の間隙を隔てて置いてもよい。

【００３４】つぎに、図２（ｂ）に示すように、透明ガ
ラス基板ＳＵＢ２上にマスクＭＫを置いた状態で、スプ
レイノズルＮＺから公知の方法により多数個の小さな球
状のスペーサＳＰを散布する。

【００３５】つぎに、スペーサＳＰが透明ガラス基板Ｓ
ＵＢ２上の開口ＯＰ内に入っていなかったり、開口ＯＰ
の範囲内で均一に分布していない場合は、マスクＭＫを
透明ガラス基板ＳＵＢ２上に載せたまま、すなわち、マ
スクＭＫと透明ガラス基板ＳＵＢ２とを一体化して、
（ｃ）に示すように、左右にゆする。

【００３６】つぎに、（ｄ）に示すように、透明ガラス
基板ＳＵＢ２のブラックマトリクスＢＭ上に均一に配置
されたスペーサＳＰが移動しないように、マスクＭＫを
水平方向に移動させることなく、垂直方向に持ち上げ
る。

【００３７】つぎに、透明ガラス基板ＳＵＢ２の上に透
明ガラス基板ＳＵＢ１を互いの配向膜（図１０、図５の
符号ＩＴＯ２、ＩＴＯ１参照）が対向するように重ね合
せ、両基板間の縁周囲に設けたシール材（ここでは図示
省略。図１０、図７、図９の符号ＳＬ参照）により貼り
合せると、多数個のスペーサＳＰがシール材（ＳＬ）の
内側（スペーサＳＰがシール材の内側に散布されるよう
に、マスクＭＫの開口ＯＰを形成しておく）の両基板の
間に介在されるので、両基板はスペーサＳＰにより所定
の間隔が隔てられる。このような方法により配置された
多数個のスペーサＳＰは、ブラックマトリクスＢＭに対
応する部分にのみ存在し、画素部に対応する部分には存
在しない。

【００３８】このあと、シール材（ＳＬ）の一部にある
液晶封入口（シール材の切欠け部。図７の符号ＩＮＪ参
照）から両基板間に液晶を封入し、該液晶封入口をエポ
キシ樹脂等により封止して液晶表示素子を作製する。

【００３９】図３は、マスクＭＫの開口ＯＰの内壁ＩＷ
の断面形状の一例を示す断面図である。開口ＯＰの内壁
ＩＷが、図示のように山なりに傾斜していると、多数個
のスペーサＳＰをスプレイノズルＮＺから散布すると
き、スペーサＳＰがころがって開口ＯＰ内の透明ガラス
基板ＳＵＢ２上に入りやすくなり、スペーサＳＰが均一
に配置されやすい。このようにすると、図２（ｃ）に示
したように、透明ガラス基板ＳＵＢ２をマスクＭＫごと
ゆする必要がなくなる。

【００４０】液晶表示装置では、液晶層ＬＣの上下の透
明画素電極ＩＴＯ１、ＩＴＯ２間に電圧を印加し、電圧
をオン、オフすることにより、液晶分子の配向状態を変
化させ、光の透過と遮断を制御し、画像を表示する。し
かし、スペーサＳＰは、その制御が効かない。また、ス
ペーサＳＰの存在は、その周辺の液晶の分子配向を乱れ
させる。本実施例では、そのじゃまものであるスペーサ
ＳＰを画素部以外の部分、例えば基板面と垂直方向から
見た場合、ブラックマトリクスＢＭに一致する部分に置
くことにより、画素部の光の制御性が向上する。すなわ
ち、画素部には液晶以外の余計なもの、すなわち、スペ
ーサＳＰが存在せず、液晶分子の配向分布がよくなる。
これにより、余計な光の漏れや遮断や散乱がなくなる。
また、電圧のオン、オフによる光透過量の差が大きくな
るので、コントラストが向上し、画質が向上する。

【００４１】また、本発明では、画素部にスペーサＳＰ
を配置しないので、画素部にもスペーサを配置する従来
技術と比較して、セルギャップを制御する自由度は減る
が、本発明では、画素部以外の部分に配置するスペーサ
ＳＰの数は増やしてもかまわないので、これにより、セ
ルギャップを均一に制御することができる。

【００４２】なお、スペーサＳＰとして、接着性スペー
サを使用してもよい。接着性スペーサとは、基板表面に
接着固定することができる機能を有するもので、接着固
定前にはスペーサの周囲に接着剤が一様にコーティング
されており、加熱接着後は接着剤がスペーサと基板との
接触部に集まって強固な接着状態を作り出すものであ
る。

【００４３】《薄膜トランジスタＴＦＴ》次に、図４、
図５に戻り、ＴＦＴ基板ＳＵＢ１側の構成を詳しく説明
する。

【００４４】薄膜トランジスタＴＦＴは、ゲート電極Ｇ
Ｔに正のバイアスを印加すると、ソース−ドレイン間の
チャネル抵抗が小さくなり、バイアスを零にすると、チ
ャネル抵抗は大きくなるように動作する。

【００４５】各画素には複数（２つ）の薄膜トランジス
タＴＦＴ１、ＴＦＴ２が冗長して設けられる。薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、実質的に同
一サイズ（チャネル長、チャネル幅が同じ）で構成さ
れ、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、
intrinsic、導電型決定不純物がドープされていない）
非晶質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一
対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。な
お、ソース、ドレインは本来その間のバイアス極性によ
って決まるもので、この液晶表示装置の回路ではその極
性は動作中反転するので、ソース、ドレインは動作中入
れ替わると理解されたい。しかし、以下の説明では、便
宜上一方をソース、他方をドレインと固定して表現す
る。

【００４６】《ゲート電極ＧＴ》ゲート電極ＧＴは走査
信号線ＧＬから垂直方向に突出する形状で構成されてい
る（Ｔ字形状に分岐されている）。ゲート電極ＧＴは薄
膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれの能動領
域を越えるよう突出している。薄膜トランジスタＴＦＴ
１、ＴＦＴ２のそれぞれのゲート電極ＧＴは、一体に
（共通のゲート電極として）構成されており、走査信号
線ＧＬに連続して形成されている。本例では、ゲート電
極ＧＴは、単層の第２導電膜ｇ２で形成されている。第
２導電膜ｇ２としては例えばスパッタで形成されたアル
ミニウム（Ａｌ）膜が用いられ、その上にはＡｌの陽極
酸化膜ＡＯＦが設けられている。

【００４７】このゲート電極ＧＴはｉ型半導体層ＡＳを
完全に覆うよう（下方からみて）それより大き目に形成
され、ｉ型半導体層ＡＳに外光やバックライト光が当た
らないよう工夫されている。

【００４８】《走査信号線ＧＬ》走査信号線ＧＬは第２
導電膜ｇ２で構成されている。この走査信号線ＧＬの第
２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設
けられている。

【００４９】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴ１、ＴＦＴ２において、ゲート電極ＧＴと
共に半導体層ＡＳに電界を与えるためのゲート絶縁膜と
して使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走
査信号線ＧＬの上層に形成されている。絶縁膜ＧＩとし
ては例えばプラズマＣＶＤで形成された窒化シリコン膜
が選ばれ、１２００〜２７００Åの厚さに（本実施例で
は、２０００Å程度）形成される。ゲート絶縁膜ＧＩは
図９に示すように、マトリクス部ＡＲの全体を囲むよう
に形成され、周辺部は外部接続端子ＤＴＭ，ＧＴＭを露
出するよう除去されている。絶縁膜ＧＩは走査信号線Ｇ
Ｌと映像信号線ＤＬの電気的絶縁にも寄与している。

【００５０】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、本例では薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれに独立した島となるよう形成され、非晶質シリコ
ンで、２００〜２２００Åの厚さに（本実施例では、２
０００Å程度の膜厚）で形成される。層ｄ０はオーミッ
クコンタクト用のリン（Ｐ）をドープしたＮ(＋)型非晶
質シリコン半導体層であり、下側にｉ型半導体層ＡＳが
存在し、上側に導電層ｄ２（ｄ３）が存在するところの
みに残されている。

【００５１】ｉ型半導体層ＡＳは走査信号線ＧＬと映像
信号線ＤＬとの交差部（クロスオーバ部）の両者間にも
設けられている。この交差部のｉ型半導体層ＡＳは交差
部における走査信号線ＧＬと映像信号線ＤＬとの短絡を
低減する。

【００５２】《透明画素電極ＩＴＯ１》透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。

【００５３】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１の両方に接続されている。こ
のため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの
１つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。透明画素電極ＩＴＯ１は第１導
電膜ｄ１によって構成されており、この第１導電膜ｄ１
はスパッタリングで形成された透明導電膜（Indium-Tin
-Oxide ＩＴＯ：ネサ膜）からなり、１０００〜２００
０Åの厚さに（本実施例では、１４００Å程度の膜厚）
形成される。

【００５４】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ(＋)型半導体層ｄ０に接触する第２導電膜ｄ２と
その上に形成された第３導電膜ｄ３とから構成されてい
る。

【００５５】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本
実施例では、６００Å程度）で形成される。Ｃｒ膜は膜
厚を厚く形成するとストレスが大きくなるので、２００
０Å程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ
(＋)型半導体層ｄ０との接着性を良好にし、第３導電膜
ｄ３のＡｌがＮ(＋)型半導体層ｄ０に拡散することを防
止する（いわゆるバリア層の）目的で使用される。第２
導電膜ｄ２として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔ
ｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳ
ｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜を用いてもよ
い。

【００５６】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの厚さに（本実施例では、４００
０Å程度）形成される。Ａｌ膜はＣｒ膜に比べてストレ
スが小さく、厚い膜厚に形成することが可能で、ソース
電極ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬ
の抵抗値を低減したり、ゲート電極ＧＴやｉ型半導体層
ＡＳに起因する段差乗り越えを確実にする（ステップカ
バーレッジを良くする）働きがある。

【００５７】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ(＋)型半導体層ｄ０が除去される。つまり、
ｉ型半導体層ＡＳ上に残っていたＮ(＋)型半導体層ｄ０
は第２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフ
アラインで除去される。このとき、Ｎ(＋)型半導体層ｄ
０はその厚さ分は全て除去されるようエッチングされる
ので、ｉ型半導体層ＡＳも若干その表面部分がエッチン
グされるが、その程度はエッチング時間で制御すればよ
い。

【００５８】《映像信号線ＤＬ》映像信号線ＤＬはソー
ス電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜
ｄ２、第３導電膜ｄ３で構成されている。

【００５９】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、１μ
ｍ程度の膜厚で形成する。

【００６０】保護膜ＰＳＶ１は図９に示すように、マト
リクス部ＡＲの全体を囲むように形成され、周辺部は外
部接続端子ＤＴＭ，ＧＴＭを露出するよう除去され、ま
た上基板側ＳＵＢ２の共通電極ＣＯＭを下側基板ＳＵＢ
１の外部接続端子接続用引出配線ＩＮＴに銀ペーストＡ
ＧＰで接続する部分も除去されている。保護膜ＰＳＶ１
とゲート絶縁膜ＧＩの厚さ関係に関しては、前者は保護
効果を考え厚くされ、後者はトランジスタの相互コンダ
クタンスｇｍを薄くされる。従って図９に示すように、
保護効果の高い保護膜ＰＳＶ１は周辺部もできるだけ広
い範囲に亘って保護するようゲート絶縁膜ＧＩよりも大
きく形成されている。

【００６１】《遮光膜ＢＭ》上部透明ガラス基板ＳＵＢ
２側には、外部光又はバックライト光がｉ型半導体層Ａ
Ｓに入射しないよう遮光膜ＢＭが設けられている。図４
に示す遮光膜ＢＭの閉じた多角形の輪郭線は、その内側
が遮光膜ＢＭが形成されない開口を示している。遮光膜
ＢＭは光に対する遮蔽性が高いたとえばアルミニウム膜
やクロム膜等で形成されており、本実施例ではクロム膜
がスパッタリングで１３００Å程度の厚さに形成され
る。

【００６２】従って、薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび
大き目のゲート電極ＧＴによってサンドイッチにされ、
外部の自然光やバックライト光が当たらなくなる。遮光
膜ＢＭは各画素の周囲に格子状に形成され（いわゆるブ
ラックマトリクス）、この格子で１画素の有効表示領域
が仕切られている。従って、各画素の輪郭が遮光膜ＢＭ
によってはっきりとし、コントラストが向上する。つま
り、遮光膜ＢＭはｉ型半導体層ＡＳに対する遮光とブラ
ックマトリクスとの２つの機能をもつ。

【００６３】透明画素電極ＩＴＯ１のラビング方向の根
本側のエッジ部分（図４右下部分）も遮光膜ＢＭによっ
て遮光されているので、上記部分にドメインが発生した
としても、ドメインが見えないので、表示特性が劣化す
ることはない。

【００６４】遮光膜ＢＭは図８に示すように周辺部にも
額縁状に形成され、そのパターンはドット状に複数の開
口を設けた図４に示すマトリクス部のパターンと連続し
て形成されている。周辺部の遮光膜ＢＭは図８〜図１１
に示すように、シール部ＳＬの外側に延長され、パソコ
ン等の実装機に起因する反射光等の漏れ光がマトリクス
部に入り込むのを防いでいる。他方、この遮光膜ＢＭは
基板ＳＵＢ２の縁よりも約０．３〜１．０ｍｍ程内側に
留められ、基板ＳＵＢ２の切断領域を避けて形成されて
いる。

【００６５】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬは画素に対向する位置に赤、緑、青の繰り返しで
ストライプ状に形成される。カラーフィルタＦＩＬは透
明画素電極ＩＴＯ１の全てを覆うように大き目に形成さ
れ、遮光膜ＢＭはカラーフィルタＦＩＬおよび透明画素
電極ＩＴＯ１のエッジ部分と重なるよう透明画素電極Ｉ
ＴＯ１の周縁部より内側に形成されている。

【００６６】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面にアクリル系樹脂等の染色基材を形成し、フォトリ
ソグラフィ技術で赤色フィルタ形成領域以外の染色基材
を除去する。この後、染色基材を赤色染料で染め、固着
処理を施し、赤色フィルタＲを形成する。つぎに、同様
な工程を施すことによって、緑色フィルタＧ、青色フィ
ルタＢを順次形成する。

【００６７】《保護膜ＰＳＶ２》保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬの染料が液晶ＬＣに漏れることを防止
するために設けられている。保護膜ＰＳＶ２はたとえば
アクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成さ
れている。

【００６８】《共通透明画素電極ＩＴＯ２》共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcomが印加されるように構成されている。本実施例で
は、コモン電圧Ｖcomは映像信号線ＤＬに印加される最
小レベルの駆動電圧Ｖｄminと最大レベルの駆動電圧Ｖ
ｄmaxとの中間直流電位に設定されるが、映像信号駆動
回路で使用される集積回路の電源電圧を約半分に低減し
たい場合は、交流電圧を印加すれば良い。なお、共通透
明画素電極ＩＴＯ２の平面形状は図８、図９を参照され
たい。

【００６９】《保持容量素子Ｃaddの構造》透明画素電
極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される端
部と反対側の端部において、隣りの走査信号線ＧＬと重
なるように形成されている。この重ね合わせは、図６か
らも明らかなように、透明画素電極ＩＴＯ１を一方の電
極ＰＬ２とし、隣りの走査信号線ＧＬを他方の電極ＰＬ
１とする保持容量素子（静電容量素子）Ｃaddを構成す
る。この保持容量素子Ｃaddの誘電体膜は、薄膜トラン
ジスタＴＦＴのゲート絶縁膜として使用される絶縁膜Ｇ
Ｉおよび陽極酸化膜ＡＯＦで構成されている。

【００７０】保持容量素子Ｃaddは走査信号線ＧＬの第
２導電膜ｇ２の幅を広げた部分に形成されている。な
お、映像信号線ＤＬと交差する部分の第２導電膜ｇ２は
映像信号線ＤＬとの短絡の確率を小さくするため細くさ
れている。

【００７１】保持容量素子Ｃaddの電極ＰＬ１の段差部
において透明画素電極ＩＴＯ１が断線しても、その段差
をまたがるように形成された第２導電膜ｄ２および第３
導電膜ｄ３で構成された島領域によってその不良は補償
される。

【００７２】《ゲート端子部》図１２は表示マトリクス
の走査信号線ＧＬからその外部接続端子ＧＴＭまでの接
続構造を示す図であり、（Ａ）は平面であり（Ｂ）は
（Ａ）のＢ−Ｂ切断線における断面を示している。な
お、同図は図９下方付近に対応し、斜め配線の部分は便
宜状一直線状で表した。

【００７３】ＡＯは写真処理用のマスクパターン、言い
換えれば選択的陽極酸化のホトレジストパターンであ
る。従って、このホトレジストは陽極酸化後除去され、
図に示すパターンＡＯは完成品としては残らないが、ゲ
ート配線ＧＬには断面図に示すように酸化膜ＡＯＦが選
択的に形成されるのでその軌跡が残る。平面図におい
て、ホトレジストの境界線ＡＯを基準にして左側はレジ
ストで覆い陽極酸化をしない領域、右側はレジストから
露出され陽極酸化される領域である。陽極酸化されたＡ
Ｌ層ｇ２は表面にその酸化物Ａｌ₂Ｏ₃膜ＡＯＦが形成さ
れ下方の導電部は体積が減少する。勿論、陽極酸化はそ
の導電部が残るように適切な時間、電圧などを設定して
行われる。マスクパターンＡＯは走査線ＧＬに単一の直
線では交差せず、クランク状に折れ曲がって交差させて
いる。

【００７４】図中ＡＬ層ｇ２は、判り易くするためハッ
チを施してあるが、陽極化成されない領域は櫛状にパタ
ーニングされている。これは、Ａｌ層の幅が広いと表面
にホイスカが発生するので、１本１本の幅は狭くし、そ
れらを複数本並列に束ねた構成とすることにより、ホイ
スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最
低限に押さえる狙いである。従って、本例では櫛の根本
に相当する部分もマスクＡＯに沿ってずらしている。

【００７５】ゲート端子ＧＴＭは酸化珪素ＳＩＯ層と接
着性が良くＡｌ等よりも耐電触性の高いＣｒ層ｇ１と、
更にその表面を保護し画素電極ＩＴＯ１と同レベル（同
層、同時形成）の透明導電層ｄ１とで構成されている。
なお、ゲート絶縁膜ＧＩ上及びその側面部に形成された
導電層ｄ２及びｄ３は、導電層ｄ３やｄ２のエッチング
時ピンホール等が原因で導電層ｇ２やｇ１が一緒にエッ
チングされないようその領域をホトレジストで覆ってい
た結果として残っているものである。又、ゲート絶縁膜
ＧＩを乗り越えて右方向に延長されたＩＴＯ層ｄ１は同
様な対策を更に万全とさせたものである。

【００７６】平面図において、ゲート絶縁膜ＧＩはその
境界線よりも右側に、保護膜ＰＳＶ１もその境界線より
も右側に形成されており、左端に位置する端子部ＧＴＭ
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線ＧＬとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図９に示すように上下に複数本並べられ端子群Ｔｇ（図
８、図９）が構成され、ゲート端子の左端は、製造過程
では、基板の切断領域ＣＴ１を越えて延長され配線ＳＨ
ｇによって短絡される。製造過程におけるこのような短
絡線ＳＨｇは陽極化成時の給電と、配向膜ＯＲＩ１のラ
ビング時等の静電破壊防止に役立つ。

【００７７】《ドレイン端子ＤＴＭ》図１３は映像信号
線ＤＬからその外部接続端子ＤＴＭまでの接続を示す図
であり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）のＢ
−Ｂ切断線における断面を示す。なお、同図は図９右上
付近に対応し、図面の向きは便宜上変えてあるが右端方
向が基板ＳＵＢ１の上端部（又は下端部）に該当する。

【００７８】ＴＳＴｄは検査端子でありここには外部回
路は接続されないが、プローブ針等を接触できるよう配
線部より幅が広げられている。同様に、ドレイン端子Ｄ
ＴＭも外部回路との接続ができるよう配線部より幅が広
げられている。検査端子ＴＳＴｄと外部接続ドレイン端
子ＤＴＭは上下方向に千鳥状に複数交互に配列され、検
査端子ＴＳＴｄは図に示すとおり基板ＳＵＢ１の端部に
到達することなく終端しているが、ドレイン端子ＤＴＭ
は、図９に示すように端子群Ｔｄ（添字省略）を構成し
基板ＳＵＢ１の切断線ＣＴ１を越えて更に延長され、製
造過程中は静電破壊防止のためその全てが互いに配線Ｓ
Ｈｄによって短絡される。検査端子ＴＳＴｄが存在する
映像信号線ＤＬのマトリクスを挟んで反対側にはドレイ
ン接続端子が接続され、逆にドレイン接続端子ＤＴＭが
存在する映像信号線ＤＬのマトリクスを挟んで反対側に
は検査端子が接続される。

【００７９】ドレイン接続端子ＤＴＭは前述したゲート
端子ＧＴＭと同様な理由でＣｒ層ｇ１及びＩＴＯ層ｄ１
の２層で形成されており、ゲート絶縁膜ＧＩを除去した
部分で映像信号線ＤＬと接続されている。ゲート絶縁膜
ＧＩの端部上に形成された半導体層ＡＳはゲート絶縁膜
ＧＩの縁をテーパ状にエッチングするためのものであ
る。端子ＤＴＭ上では外部回路との接続を行うため保護
膜ＰＳＶ１は勿論のこと取り除かれている。ＡＯは前述
した陽極酸化マスクでありその境界線はマトリクス全体
をを大きく囲むように形成され、図ではその境界線から
左側がマスクで覆われるが、この図で覆われない部分に
は層ｇ２が存在しないのでこのパターンは直接は関係し
ない。

【００８０】マトリクス部からドレイン端子部ＤＴＭま
での引出配線は図１０の（Ｃ）部にも示されるように、
ドレイン端子部ＤＴＭと同じレベルの層ｄ１，ｇ１のす
ぐ上に映像信号線ＤＬと同じレベルの層ｄ２，ｄ３がシ
ールパターンＳＬの途中まで積層された構造になってい
るが、これは断線の確率を最小限に押さえ、電触し易い
Ａｌ層ｄ３を保護膜ＰＳＶ１やシールパターンＳＬでで
きるだけ保護する狙いである。

【００８１】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図１４に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクス・アレイである。

【００８２】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序に従って
付加されている。

【００８３】映像信号線Ｘ（添字省略）は交互に上側
（または奇数）映像信号駆動回路Ｈｅ、下側（または偶
数）映像信号駆動回路Ｈｏに接続されている。

【００８４】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されている。

【００８５】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【００８６】《保持容量素子Ｃaddの働き》保持容量素
子Ｃaddは、薄膜トランジスタＴＦＴがスイッチングす
るとき、中点電位（画素電極電位）Ｖlcに対するゲート
電位変化ΔＶgの影響を低減するように働く。この様子
を式で表すと、次のようになる。

【００８７】 ΔＶlc＝{Ｃgs/(Ｃgs+Ｃadd+Ｃpix)}×ΔＶg ここで、Ｃgsは薄膜トランジスタＴＦＴのゲート電極Ｇ
Ｔとソース電極ＳＤ１との間に形成される寄生容量、Ｃ
pixは透明画素電極ＩＴＯ１（ＰＩＸ）と共通透明画素
電極ＩＴＯ２（ＣＯＭ）との間に形成される容量、ΔＶ
lcはΔＶgによる画素電極電位の変化分を表わす。この
変化分ΔＶlcは液晶ＬＣに加わる直流成分の原因となる
が、保持容量Ｃaddを大きくすればする程、その値を小
さくすることができる。また、保持容量素子Ｃaddは放
電時間を長くする作用もあり、薄膜トランジスタＴＦＴ
がオフした後の映像情報を長く蓄積する。液晶ＬＣに印
加される直流成分の低減は、液晶ＬＣの寿命を向上し、
液晶表示画面の切り替え時に前の画像が残るいわゆる焼
き付きを低減することができる。

【００８８】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、従って寄生容量Ｃgsが大きくなり、中点電位
Ｖlcはゲート（走査）信号Ｖgの影響を受け易くなると
いう逆効果が生じる。しかし、保持容量素子Ｃaddを設
けることによりこのデメリットも解消することができ
る。

【００８９】保持容量素子Ｃaddの保持容量は、画素の
書込特性から、液晶容量Ｃpixに対して４〜８倍（４・Ｃ
pix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８〜３
２倍（８・Ｃgs＜Ｃadd＜３２・Ｃgs）程度の値に設定す
る。

【００９０】保持容量電極線としてのみ使用される初段
の走査信号線ＧＬ（Ｙ₀）は共通透明画素電極ＩＴＯ２
（Ｖcom）と同じ電位にする。図９の例では、初段の走
査信号線は端子ＧＴ０、引出線ＩＮＴ、端子ＤＴ０及び
外部配線を通じて共通電極ＣＯＭに短絡される。或い
は、初段の保持容量電極線Ｙ₀は最終段の走査信号線Ｙe
ndに接続、Ｖcom以外の直流電位点（交流接地点）に接
続するかまたは垂直走査回路Ｖから１つ余分に走査パル
スＹ₀を受けるように接続してもよい。

【００９１】《製造方法》つぎに、上述した液晶表示装
置の基板ＳＵＢ１側の製造方法について図１５〜図１７
を参照して説明する。なお同図において、中央の文字は
工程名の略称であり、左側は図５に示す画素部分、右側
は図１２に示すゲート端子付近の断面形状でみた加工の
流れを示す。工程Ｄを除き工程Ａ〜工程Ｉは各写真処理
に対応して区分けしたもので、各工程のいずれの断面図
も写真処理後の加工が終わりフォトレジストを除去した
段階を示している。なお、写真処理とは本説明ではフォ
トレジストの塗布からマスクを使用した選択露光を経て
それを現像するまでの一連の作業を示すものとし、繰返
しの説明は避ける。以下区分けした工程に従って、説明
する。

【００９２】工程Ａ、図１５７０５９ガラス（商品名）からなる下部透明ガラス基板
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けたのち、５００℃、６０分間のベークを行な
う。下部透明ガラス基板ＳＵＢ１上に膜厚が１１００Å
のクロムからなる第１導電膜ｇ１をスパッタリングによ
り設け、写真処理後、エッチング液として硝酸第２セリ
ウムアンモニウム溶液で第１導電膜ｇ１を選択的にエッ
チングする。それによって、ゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭ、ゲート端子ＧＴＭを接続する陽極酸化バ
スラインＳＨｇ、ドレイン端子ＤＴＭを短絡するバスラ
インＳＨｄ、陽極酸化バスラインＳＨｇに接続された陽
極酸化パッド（図示せず）を形成する。

【００９３】工程Ｂ、図１５膜厚が２８００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓ
ｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃｕ等からなる第２導電膜ｇ２
をスパッタリングにより設ける。写真処理後、リン酸と
硝酸と氷酢酸との混酸液で第２導電膜ｇ２を選択的にエ
ッチングする。

【００９４】工程Ｃ、図１５写真処理後（前述した陽極酸化マスクＡＯ形成後）、３
％酒石酸をアンモニアによりＰＨ６.２５±０.０５に調
整した溶液をエチレングリコール液で１：９に稀釈した
液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、化成
電流密度が０.５ｍＡ／ｃｍ²になるように調整する（定
電流化成）。次に所定のＡｌ₂Ｏ₃膜厚が得られるのに必
要な化成電圧１２５Ｖに達するまで陽極酸化を行う。そ
の後この状態で数１０分保持することが望ましい（定電
圧化成）。これは均一なＡｌ₂Ｏ₃膜を得る上で大事なこ
とである。それによって、導電膜ｇ２を陽極酸化され、
走査信号線ＧＬ、ゲート電極ＧＴおよび電極ＰＬ１上に
膜厚が１８００Åの陽極酸化膜ＡＯＦが形成される。

【００９５】工程Ｄ、図１６プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設
ける。

【００９６】工程Ｅ、図１６写真処理後、ドライエッチングガスとしてＳＦ₆、ＣＣ
ｌ₄を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ
膜を選択的にエッチングすることにより、ｉ型半導体層
ＡＳの島を形成する。

【００９７】工程Ｆ、図１６写真処理後、ドライエッチングガスとしてＳＦ₆を使用
して、窒化Ｓｉ膜を選択的にエッチングする。

【００９８】工程Ｇ、図１７膜厚が１４００ÅのＩＴＯ膜からなる第１導電膜ｄ１を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で第１導電膜ｄ１を選択
的にエッチングすることにより、ゲート端子ＧＴＭ、ド
レイン端子ＤＴＭの最上層および透明画素電極ＩＴＯ１
を形成する。

【００９９】工程Ｈ、図１７膜厚が６００ÅのＣｒからなる第２導電膜ｄ２をスパッ
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃ
ｕ等からなる第３導電膜ｄ３をスパッタリングにより設
ける。写真処理後、第３導電膜ｄ３を工程Ｂと同様な液
でエッチングし、第２導電膜ｄ２を工程Ａと同様な液で
エッチングし、映像信号線ＤＬ、ソース電極ＳＤ１、ド
レイン電極ＳＤ２を形成する。つぎに、ドライエッチン
グ装置にＣＣｌ₄、ＳＦ₆を導入して、Ｎ(＋)型非晶質Ｓ
ｉ膜をエッチングすることにより、ソースとドレイン間
のＮ(＋)型半導体層ｄ０を選択的に除去する。

【０１００】工程Ｉ、図１７プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。写真処理後、ドライエッチングガスとしてＳＦ₆を
使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチン
グすることによって、保護膜ＰＳＶ１を形成する。

【０１０１】《液晶表示モジュールの全体構成》図１８
は、液晶表示モジュールＭＤＬの各構成部品を示す分解
斜視図である。

【０１０２】ＳＨＤは金属板から成る枠状のシールドケ
ース（メタルフレーム）、ＬＣＷその表示窓、ＰＮＬは
液晶表示パネル、ＳＰＢは光拡散板、ＭＦＲは中間フレ
ーム、ＢＬはバックライト、ＢＬＳはバックライト支持
体、ＬＣＡは下側ケースであり、図に示すような上下の
配置関係で各部材が積み重ねられてモジュールＭＤＬが
組み立てられる。

【０１０３】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪ＣＬとフックＦＫによって全体が固定
されるようになっている。

【０１０４】中間フレームＭＦＲは表示窓ＬＣＷに対応
する開口が設けられるように枠状に形成され、その枠部
分には拡散板ＳＰＢ、バックライト支持体ＢＬＳ並びに
各種回路部品の形状や厚みに応じた凹凸や、放熱用の開
口が設けられている。

【０１０５】下側ケースＬＣＡはバックライト光の反射
体も兼ねており、効率のよい反射ができるよう、蛍光管
ＢＬに対応して反射山ＲＭが形成されている。

【０１０６】《表示パネルＰＮＬと駆動回路基板ＰＣＢ
１》図１９は、図７等に示した表示パネルＰＮＬに映像
信号駆動回路Ｈｅ、Ｈｏと垂直走査回路Ｖを接続した状
態を示す上面図である。

【０１０７】ＣＨＩは表示パネルＰＮＬを駆動させる駆
動ＩＣチップ（下側の３個は垂直走査回路側の駆動ＩＣ
チップ、左右の６個ずつは映像信号駆動回路側の駆動Ｉ
Ｃチップ）である。ＴＣＰは図２０、図２１で後述する
ように駆動用ＩＣチップＣＨＩがテープ・オートメイテ
ィド・ボンディング法（ＴＡＢ）により実装されたテー
プキャリアパッケージ、ＰＣＢ１は上記ＴＣＰやコンデ
ンサＣＤＳ等が実装された駆動回路基板で、３つに分割
されている。ＦＧＰはフレームグランドパッドであり、
シールドケースＳＨＤに切り込んで設けられたバネ状の
破片ＦＧが半田付けされる。ＦＣは下側の駆動回路基板
ＰＣＢ１と左側の駆動回路基板ＰＣＢ１、および下側の
駆動回路基板ＰＣＢ１と右側の駆動回路基板ＰＣＢ１と
を電気的に接続するフラットケーブルである。フラット
ケーブルＦＣとしては図に示すように、複数のリード線
（りん青銅の素材にＳｎ鍍金を施したもの）をストライ
プ状のポリエチレン層とポリビニルアルコール層とでサ
ンドイッチして支持したものを使用する。

【０１０８】《ＴＣＰの接続構造》図２０は走査信号駆
動回路Ｖや映像信号駆動回路Ｈｅ，Ｈｏを構成する、集
積回路チップＣＨＩがフレキシブル配線基板に搭載され
たテープキャリアパッケージＴＣＰの断面構造を示す図
であり、図２１はそれを液晶表示パネルの、本例では映
像信号回路用端子ＤＴＭに接続した状態を示す要部断面
図である。

【０１０９】同図において、ＴＴＢは集積回路ＣＨＩの
入力端子・配線部であり、ＴＴＭは集積回路ＣＨＩの出
力端子・配線部であり、例えばＣｕから成り、それぞれ
の内側の先端部（通称インナーリード）には集積回路Ｃ
ＨＩのボンディングパッドＰＡＤがいわゆるフェースダ
ウンボンディング法により接続される。端子ＴＴＢ，Ｔ
ＴＭの外側の先端部（通称アウターリード）はそれぞれ
半導体集積回路チップＣＨＩの入力及び出力に対応し、
半田付け等によりＣＲＴ／ＴＦＴ変換回路・電源回路Ｓ
ＵＰに、異方性導電膜ＡＣＦによって液晶表示パネルＰ
ＮＬに接続される。パッケージＴＣＰは、その先端部が
パネルＰＮＬ側の接続端子ＤＴＭを露出した保護膜ＰＳ
Ｖ１を覆うようにパネルに接続されており、従って、外
部接続端子ＤＴＭ（ＧＴＭ）は保護膜ＰＳＶ１かパッケ
ージＴＣＰの少なくとも一方で覆われるので電触に対し
て強くなる。

【０１１０】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッ
ケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコー
ン樹脂ＳＩＬが充填され保護が多重化されている。

【０１１１】《駆動回路基板ＰＣＢ２》中間フレームＭ
ＦＲに保持・収納される液晶表示部ＬＣＤの駆動回路基
板ＰＣＢ２は、図２２に示すように、Ｌ字形をしてお
り、ＩＣ、コンデンサ、抵抗等の電子部品が搭載されて
いる。この駆動回路基板ＰＣＢ２には、１つの電圧源か
ら複数の分圧した安定化された電圧源を得るための電源
回路や、ホスト（上位演算処理装置）からのＣＲＴ（陰
極線管）用の情報をＴＦＴ液晶表示装置用の情報に変換
する回路を含む回路ＳＵＰが搭載されている。ＣＪは外
部と接続される図示しないコネクタが接続されるコネク
タ接続部である。駆動回路基板ＰＣＢ２とインバータ回
路基板ＰＣＢ３とはバックライトケーブルにより中間フ
レームＭＦＲに設けたコネクタ穴を介して電気的に接続
される。

【０１１２】駆動回路基板ＰＣＢ１と駆動回路基板ＰＣ
Ｂ２とは折り曲げ可能なフラットケーブルＦＣにより電
気的に接続されている。組立て時、駆動回路基板ＰＣＢ
２は、フラットケーブルＦＣを180°折り曲げることに
より駆動回路基板ＰＣＢ１の裏側に重ねられ、中間フレ
ームＭＦＲの所定の凹部に嵌合される。

【０１１３】以上本発明を実施例に基づいて具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。例えば上記実施例では、アクテ
ィブ・マトリクス方式の液晶表示装置に適用した例につ
いて説明したが、本発明は、厳しいセルギャップ制御が
要求される単純マトリクス方式の液晶表示装置に適用し
ても非常に有効であることは言うまでもない。

【０１１４】

【発明の効果】以上説明したように、本発明によれば、
液晶表示パネルを構成する２枚の透明絶縁基板間に多数
個介在され、該両基板間の間隔を規定するスペーサを、
表示画素部を除く部分にのみ配置するので、スペーサに
よる画質への影響を除去することができ、表示品質を向
上することができる。

【図面の簡単な説明】

【図１】本発明のスペーサの配置方法に使用するスペー
サの配置装置の板状のマスクの一例の一部平面図であ
る。

【図２】（ａ）〜（ｅ）は、一方の透明ガラス基板上
に、スペーサを配置する際のプロセスの一例を示す概略
側面図（（ｅ）のみ断面図）である。

【図３】本発明によるマスクの開口の内壁の断面形状の
一例を示す断面図である。

【図４】この発明が適用されるアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部の一画素とそ
の周辺を示す要部平面図である。

【図５】図４の５−５切断線における１画素とその周辺
を示す断面図である。

【図６】図４の６−６切断線における付加容量Ｃaddの
断面図である。

【図７】表示パネルのマトリクス周辺部の構成を説明す
るための平面図である。

【図８】図７の周辺部をやや誇張し更に具体的に説明す
るためのパネル平面図である。

【図９】上下基板の電気的接続部を含む表示パネルの角
部の拡大平面図である。

【図１０】マトリクスの画素部を中央に、両側にパネル
角付近と映像信号端子部付近を示す断面図である。

【図１１】左側に走査信号端子、右側に外部接続端子の
無いパネル縁部分を示す断面図である。

【図１２】ゲート端子ＧＴＭとゲート配線ＧＬの接続部
近辺を示す平面と断面の図である。

【図１３】ドレイン端子ＤＴＭと映像信号線ＤＬとの接
続部付近を示す平面と断面の図である。

【図１４】アクティブ・マトリックス方式のカラー液晶
表示装置のマトリクス部とその周辺を含む回路図であ
る。

【図１５】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１６】基板ＳＵＢ１側の工程Ｄ〜Ｆの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１７】基板ＳＵＢ１側の工程Ｇ〜Ｉの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１８】液晶表示モジュールの分解斜視図である。

【図１９】液晶表示パネルに周辺の駆動回路を実装した
状態を示す上面図である。

【図２０】駆動回路を構成する集積回路チップＣＨＩが
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージＴＣＰの断面構造を示す図である。

【図２１】テープキャリアパッケージＴＣＰを液晶表示
パネルＰＮＬの映像信号回路用端子ＤＴＭに接続した状
態を示す要部断面図である。

【図２２】周辺駆動回路基板ＰＣＢ１（上面が見える）
と電源回路回路基板ＰＣＢ２（下面が見える）との接続
状態を示す上面図である。

【符号の説明】

ＭＫ…マスク、開口…ＯＰ、ＳＴ…支持部、ＢＳ…支持
台、ＳＵＢ２…透明ガラス基板、ＳＰ…スペーサ、ＮＺ
…スプレイノズル、ＳＵＢ１…透明ガラス基板、ＩＷ…
内壁。

Claims

【特許請求の範囲】

【請求項１】２枚の透明絶縁基板のそれぞれ透明電極を
設けた側の面が対向するように、所定の間隔を隔てて重
ね合せ、上記両基板間に液晶を封止してなり、上記間隔
を規定する複数個のスペーサが上記両基板間に配置され
た液晶表示素子を具備する液晶表示装置において、表示
画素部以外の部分に上記スペーサを配置したことを特徴
とする液晶表示装置。
【請求項２】２枚の透明絶縁基板のそれぞれ透明電極を
設けた側の面が対向するように、所定の間隔を隔てて重
ね合せ、上記両基板間の縁周囲に枠状に設けたシール材
により上記両基板を貼り合せると共に、上記シール材の
内側の上記両基板間に液晶を封止してなり、上記間隔を
規定する複数個のスペーサが上記シール材の内側の上記
両基板間に配置され、一方の上記基板にブラックマトリ
クスを設けた液晶表示素子を具備する液晶表示装置にお
いて、上記ブラックマトリクスに対応する部分に上記ス
ペーサを配置したことを特徴とする液晶表示装置。
【請求項３】液晶表示素子作製用の透明絶縁基板の表示
画素部に対応する部分を覆った後、複数個のスペーサを
上記透明絶縁基板の上に散布することを特徴とするスペ
ーサの配置方法。
【請求項４】液晶表示素子作製用の透明絶縁基板の上
に、表示画素部を除く部分に対応して貫通した開口を設
けたマスクを、上記表示画素部を除く部分に対応する部
分と上記開口とがほぼ一致するように設置し、上記マス
クを介して複数個のスペーサを上記透明絶縁基板の上に
散布することを特徴とするスペーサの配置方法。
【請求項５】液晶表示素子作製用の透明絶縁基板の上
に、上記液晶表示素子のブラックマトリクスに対応して
貫通した開口を設けたマスクを、上記ブラックマトリク
スと上記開口とがほぼ一致するように設置し、上記マス
クを介して複数個のスペーサを上記透明絶縁基板の上に
散布することを特徴とするスペーサの配置方法。
【請求項６】上記開口の内壁が山なりに傾斜しているこ
とを特徴とする請求項４または５記載のスペーサの配置
方法。
【請求項７】液晶表示素子作製用の透明絶縁基板の表示
画素部を覆い、上記表示画素部を除く部分に対応して貫
通した開口を設けたマスクを有することを特徴とするス
ペーサの配置装置。
【請求項８】液晶表示素子作製用の透明絶縁基板の表示
画素部を覆い、上記液晶表示素子のブラックマトリクス
に対応して貫通した開口を設けたマスクを有することを
特徴とするスペーサの配置装置。
【請求項９】上記開口の内壁が山なりに傾斜しているこ
とを特徴とする請求項７または８記載のスペーサの配置
装置。