JPH08152314A

JPH08152314A - 電子部品の検査装置

Info

Publication number: JPH08152314A
Application number: JP29424894A
Authority: JP
Inventors: Hideaki Doi; 秀明土井; Yukio Kenbo; 行雄見坊; Minoru Noguchi; 稔野口; Hiroshi Morioka; 洋森岡; Hidetoshi Nishiyama; 英利西山; Norihiro Minamitani; 法宏南谷; Satoshi Takei; 聡武居; Yoshimasa Oshima; 良正大島; Kenji Watanabe; 健二渡辺; Kazuhiko Matsuoka; 一彦松岡
Original assignee: Hitachi Ltd; Hitachi Video and Information System Inc
Current assignee: Hitachi Ltd; Hitachi Advanced Digital Inc
Priority date: 1994-11-29
Filing date: 1994-11-29
Publication date: 1996-06-11

Abstract

(57)【要約】【目的】本発明は、検出器としてリニアセンサを用いる
半導体ウェハなどの異物検査装置、プリント基板、ＬＳ
Ｉなどのパターン検査装置に関し、検査対象に応じて検
査速度を可変できる信号処理方式を提供することにあ
る。【構成】ステージ駆動速度に呼応した制御信号を発生さ
せ、該制御信号を受けてリニアセンサの駆動パルス、サ
ンプリングパルス、Ａ／Ｄ変換クロック等のタイミング
を可変できる回路と、増幅回路の増幅率、ＬＰＦの遮断
周波数を可変できる回路を設け、前記制御信号に応じ
て、前記可変部を最適値に調整する。【効果】ハードの変更なく検査対象に最適な速度で検査
でき、汎用性が向上する。また、装置の安定性が向上
し、器機構成要素の配置自由度が向上するという効果が
ある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、検出器としてリニアセ
ンサを用いる半導体ウェハなどの異物検査装置、プリン
ト基板、ＬＳＩなどのパターン検査装置に関し、詳しく
はそのリニアセンサ信号処理方法、リニアセンサドライ
ブ方法に関するものである。

【０００２】

【従来の技術】検出器にリニアセンサを用いた装置とし
てはパターン検査装置、異物検査装置がある。この種の
装置として、特開平６−２５８２３９号公報に記載され
ているような半導体基板上に斜方より照明して、その散
乱光を検出して基板上の異物を検出する装置がある。図
２２に示すように、ステージ80上の試料81を照明光学系
82で照射して、試料81からの反射光又は散乱光を検出光
学系83で捕捉し、検出器であるリニアセンサ84上に集光
させている。リニアセンサ84は制御回路85から出力され
る駆動パルス300により駆動され、試料81からの反射光
又は散乱光をｘ方向に順次光電変換して信号処理部86へ
出力する。制御回路85で制御されるステージ駆動装置95
によりステージ80を一定の速度でｙ方向に駆動させ、試
料81をｙ方向に走査する。図２３に信号処理部86の回路
構成を示す。信号処理部86はサンプルホールド回路89、
増幅回路90、ローパスフィルタ回路91、直流再生回路9
2、振幅制限回路93、Ａ／Ｄ変換回路94からなる。サン
プルホールド回路89においては、リニアセンサ84からの
出力信号の明レベルを、制御回路85から出力されるサン
プリングパルス303で決定されるタイミングでサンプル
ホールドし、増幅回路90で電圧増幅する。電圧増幅した
信号は、Ａ／Ｄ変換時の折り返し雑音除去の為、遮断周
波数をサンプリング周波数の１／２に設定したローパス
フィルタ回路91で帯域制限する。直流再生回路92では、
制御回路85から出力されるクランプパルス304で決定さ
れるタイミングで、帯域制限された信号の０レベルがＡ
／Ｄ変換回路94の下側基準電圧となるように直流再生す
る。振幅制限回路93では、Ａ／Ｄ変換回路94の入力制限
を超えないように信号振幅を制限する。Ａ／Ｄ変換回路
94ではＡ／Ｄ変換し、データ処理部87へ出力する。デー
タ処理部87は前記Ａ／Ｄ変換された信号を基に画像処理
を行ない、欠陥や異物検出等のデータを出力し、メモリ
に記憶する。

【０００３】図２２に示したように、従来技術の装置は
検査時間が固定であり、信号処理速度は一定である。す
なわち、ステージ80の駆動速度、駆動パルス300、サン
プリングパルス303、増幅回路90の増幅率、Ａ／Ｄ変換
時の折り返し雑音除去用のローパスフィルタ回路91の遮
断周波数、クランプパルス304、Ａ／Ｄ変換クロック305
は全て固定されており、従って、上記各種パルスで決め
られるリニアセンサ84のドライブタイミング、信号処理
部86のサンプルホールド回路89のサンプルホールドタイ
ミング、直流再生回路92の直流再生タイミング、Ａ／Ｄ
変換回路305の変換タイミングは固定である。

【０００４】

【発明が解決しようとする課題】そもそもリニアセンサ
の光感度が検査速度とは反比例の関係にあることからい
って、最適な検査速度は、本来、試料からの散乱光また
は反射光の強度から決定すべきであるが、上記従来技術
では検査速度が固定されており、例えば、試料が変わっ
て検査速度を変更したい場合には、リニアセンサの駆動
パルス、サンプリングパルス、増幅回路の増幅率、ＬＰ
Ｆの遮断周波数、Ａ／Ｄ変換クロック等、ハードの変更
を行ない、タイミングを最適に調整する必要があった。

【０００５】しかし、上述した該リニアセンサの駆動パ
ルス、サンプリングパルス、Ａ／Ｄ変換クロックは相互
に関連しており、ハードの変更が困難であること、該Ｌ
ＰＦの遮断周波数の変更はＡ／Ｄ変換周波数に応じて変
更しなければならないため、回路定数変更の必要があ
り、ハードの変更が容易に行なえないという問題点があ
った。

【０００６】本発明の目的は、検査対象に応じて検査速
度を可変できる信号処理方式を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、ステージ駆動速度に呼応した制御信号を発生させ、
該制御信号を受けてリニアセンサの駆動パルス、サンプ
リングパルス、Ａ／Ｄ変換クロック等のタイミングを可
変できる回路と、増幅回路の増幅率、ＬＰＦの遮断周波
数を可変できる回路を設け、前記制御信号に応じて、前
記可変部を最適値に調整する。

【０００８】

【作用】前記リニアセンサのドライブ、サンプルホール
ド、Ａ／Ｄ変換クロック等のタイミングを可変する回路
は、前記制御信号に応じて、駆動パルス、サンプリング
パルス、Ａ／Ｄ変換クロックの位相調整、パルス幅調整
を行ない、最適なタイミングのパルスを発生する。

【０００９】一般にリニアセンサの感度は、その露光時
間に比例し、該露光時間はステージ速度が遅くなると長
くなる。従って、前記増幅回路は、ステージ駆動速度が
速い場合は増幅率を大きくし、逆にステージ駆動速度が
遅い場合は増幅率を小さくして信号レベルが一定になる
ように該制御信号で制御する。

【００１０】前記ＬＰＦの遮断周波数は、ステージ駆動
速度に応じて決定されるＡ／Ｄ変換クロック周波数より
低い周波数となるように該制御信号で制御する。

【００１１】

【実施例】以下、本発明の一実施例を図面を用いて説明
する。図１は本発明を適用した検査装置の一例を示した
ものである。本検査装置はステージ10、モータ11、照明
光学系12、検出光学系13、リニアセンサ14、ステージ制
御回路15、リニアセンサドライブ回路16、リニアセンサ
信号処理回路17、画像処理回路18、同期信号発生回路1
9、制御回路20、制御盤21から構成される。

【００１２】ステージ10上のウェハやプリント基板等の
検査対象22は照明光学系12で照明し、検出光学系13によ
り検査対象22の光学像をリニアセンサ14で受光し、これ
を光電変換してアナログ画像信号100をリニアセンサ信
号処理回路17へ出力する。

【００１３】リニアセンサ信号処理回路17はアナログ画
像信号100をＡ／Ｄ変換してディジタル画像信号101を画
像処理回路18へ出力する。

【００１４】画像処理回路18はディジタル画像信号101
の画像処理を行ない、欠陥や異物等の検出情報102を出
力するものである。

【００１５】制御盤21は、検査対象22に対して最適な検
査速度（信号処理速度）となるように、マスタクロック
周波数、水平同期信号の期間、ステージ駆動速度、リニ
アセンサドライブ回路16のドライブタイミング等のデー
タ、リニアセンサ信号処理回路17の制御信号等で構成さ
れる制御情報103を制御回路20へ出力する。

【００１６】制御回路20は制御盤21からの制御情報103
を元に、ステージ制御回路15へステージ制御信号104、
リニアセンサドライブ回路16へタイミングデータ105、
リニアセンサ信号処理回路17へ増幅器制御信号106、同
期信号発生回路19へ同期制御データ107を発生する。

【００１７】ステージ制御回路15は制御回路20からのス
テージ制御信号104でステージ10のモータ11を駆動し、
ステージ制御を行なう。

【００１８】同期信号発生回路19は制御回路20からのマ
スタクロック周波数、水平同期信号の期間で構成される
同期制御データ107を元に、マスタクロック120、水平同
期信号121からなる同期信号108を発生し、リニアセンサ
ドライブ回路16へ供給する。

【００１９】リニアセンサドライブ回路16はタイミング
データ105に従ったタイミングパルス109でリニアセンサ
14及びリニアセンサ信号処理回路17を動作させる。

【００２０】以下、図１に示した各回路の実施例を説明
する。図２はリニアセンサドライブ回路16の構成であ
る。リニアセンサドライブ回路16は周波数逓倍回路25と
複数のタイミングジェネレータ回路26で構成される。周
波数逓倍回路25は同期信号108中のマスタクロック120を
基にマスタクロックの逓倍周波数の逓倍クロック122を
生成する。これは例えばＰＬＬ回路を用いる。周波数逓
倍回路25はｍ倍の周波数の逓倍クロック122を発生し、
それぞれのタイミングジェネレータ回路26へ供給してい
る。ここで、タイミングジェネレータ回路26の構成を図
３に示す。

【００２１】タイミングジェネレータ回路26は、パルス
発生回路27、位相調整回路28、パルス幅調整回路29から
構成され、リニアセンサ14及びリニアセンサ信号処理回
路17を動作させるためのタイミングパルス109を出力す
る。

【００２２】タイミングデータ105は、水平同期信号121
に同期した任意のタイミングパルス109を発生させるた
めのタイミングパターン、位相データ、パルス幅データ
等からなる。

【００２３】パルス発生回路27は水平同期信号121に同
期して、該タイミングパターンに従って発生したパルス
信号130を位相調整回路28へ出力する。位相調整回路28
は該位相データに呼応してパルス信号130の位相を可変
させ、パルス信号131としてパルス幅調整回路29へ出力
する。パルス幅調整回路29は該パルス幅データに応じて
パルス信号131のパルス幅を可変し、タイミングパルス1
09としてリニアセンサ14またはリニアセンサ信号処理回
路17へ出力する。

【００２４】図４にシフトレジスタを用いたパルス発生
回路27の一実施例を示す。パルス発生回路27はｎｂｉｔ
のラッチ30とｎ段のシフトレジスタ31で構成される。ラ
ッチ30はタイミングデータ105中の該タイミングパター
ンを記憶する。

【００２５】シフトレジスタ31はパラレルイン、シリア
ルアウトのもので、ラッチ30と接続している。シフトレ
ジスタ31のロード端子には水平同期信号121が入力され
ており、水平同期信号121により、ラッチ30に記憶して
いる該タイミングパターンがシフトレジスタ31に入力さ
れる。シフトレジスタ31はマスタクロック120で該タイ
ミングパターンをシフトし、パルス信号130として位相
調整回路28へ出力する。また、シフトレジスタ31はＦＩ
ＦＯメモリで代用可能なことも明らかである。

【００２６】以上のパルス発生回路27の第２の実施例を
図５を用いて説明する。図５に示したパルス発生回路27
はアドレス制御回路32、タイミングパターンメモリ33、
命令コードメモリ34、命令コード解析回路35で構成され
る。タイミングデータ105中のタイミングパターンはタ
イミングパターンメモリ33へ、命令コードは命令コード
メモリ34へ、それぞれ記憶する。

【００２７】アドレス制御回路32は、タイミングパター
ンメモリ33と命令コードメモリ34へアドレス150を出力
する。アドレス制御回路32はマスタクロック120によっ
てアドレス150をカウントアップし、水平同期信号121で
アドレス150を初期化する。また、アドレス制御回路32
は命令コード解析回路35からのアドレス制御信号152に
より、任意のアドレス150に設定できる。

【００２８】アドレス150が指すタイミングパターンメ
モリ33及び命令コードメモリ34のデータは、パルス信号
130、命令コード151としてそれぞれ出力する．命令コー
ド解析回路35では命令コード151に対応して、アドレス
制御信号152をアドレス制御回路32へ出力し、アドレス
制御を行なう。

【００２９】以上のシーケンス制御を行なうことで、図
４に示したパルス発生回路27と同様にタイミングデータ
105で水平同期信号121に同期した任意のパルス信号130
を発生できる。

【００３０】図６に図３に示した位相調整回路28の構成
を示す。位相調整回路28はラッチ36、（ｍ−１）段のシ
フトレジスタ38、セレクタ37から構成される。ラッチ36
にはタイミングデータ105中の位相データが記憶され
る。

【００３１】パルス発生回路27からのパルス信号130は
シフトレジスタ38に入力される。シフトレジスタ38はシ
リアルイン、パラレルアウトのものであり、図２に示し
た周波数逓倍回路25が供給する逓倍クロック122でシフ
ト動作する。

【００３２】マスタクロック120の周期をＴ［ｓ］とす
れば、シフトレジスタ38の１記憶素子当たりの遅延時間
ΔｔはΔｔ＝Ｔ／ｍ［ｓ］となる。従って、シフトレジ
スタ38の（ｍ−１）本の信号線で構成されるパラレル出
力信号160は、パルス信号130に対して、Δｔ［ｓ］間隔
でΔｔから（ｍ−１）・Δｔ［ｓ］までの位相差を持っ
た信号となる。

【００３３】パルス信号130とパラレル出力信号160はセ
レクタ37に入力し、ラッチ36からの位相調整信号161で
パルス信号130とパラレル出力信号160のうち一つを選択
し、パルス信号131として出力する。

【００３４】図７に図３で示したパルス幅調整回路29の
構成を示す。パルス幅調整回路29はラッチ39、ラッチ4
0、（ｍ−１）段のシフトレジスタ41、セレクタ42、セ
レクタ43、論理ゲート44で構成される。タイミングデー
タ105中のパルス幅データはラッチ39とラッチ40に記憶
する。

【００３５】位相調整回路28の出力であるパルス信号13
1はシフトレジスタ41に入力される。シフトレジスタ41
もシフトレジスタ38と同様にシリアルイン、パラレルア
ウトのもので、図２に示した周波数逓倍回路25からの逓
倍クロック122でシフト動作する。シフトレジスタ41の
出力であるｍ−１本の信号線で構成されるパラレル出力
信号170もパラレル出力信号160と同様、パルス信号131
に対して、Δｔ［ｓ］間隔でΔｔから（ｍ−１）・Δｔ
［ｓ］までの位相差を持った信号となる。次にセレクタ
42に入力したパラレル出力信号170のうち一つをパルス
幅調整信号171によって選択し、論理ゲート44へパルス
信号173を出力する。

【００３６】論理ゲート44ではパルス信号131を反転
し、パルス信号173と論理積をとり、パルス信号174とし
て出力する。よって、パルス信号174はパルス信号131と
パルス信号173の位相差分のパルス幅を持つものとな
る。

【００３７】セレクタ43はラッチ39からのパルス幅調整
無効信号172で、パルス信号131とパルス信号174のどち
らか一方を選択してタイミングパルス109として出力し
ている。これによって必要に応じてパルス幅調整機能を
無効にすることもできる。

【００３８】以上の動作により、タイミングジェネレー
タ回路26はタイミングデータ105によりパルスの発生タ
イミングを設定することで、水平同期信号121に同期し
て、リニアセンサ14及びリニアセンサ信号処理回路17の
ための任意のタイミングパルス109を発生させることが
できる。

【００３９】図２に示したタイミングジェネレータ回路
26は図８に示すようにｎ×ｍ段のシフトレジスタ45を用
いても構成できる。タイミングデータ105中の、水平同
期信号121に同期して出力するタイミングパルス109のタ
イミングパターンは、ｎ×ｍｂｉｔのラッチ46に記憶す
る。

【００４０】シフトレジスタ45は図４に示したｎ段のシ
フトレジスタ31と同様にパラレルイン、シリアルアウト
のものである。シフトレジスタ45において、水平同期信
号121はロード端子に接続しており、水平同期信号121に
同期してラッチ46より該タイミングパターンを入力す
る。シフトレジスタ45は図２に示した周波数逓倍回路25
よりマスタクロック120のｍ倍の周波数の逓倍クロック1
22でシフト動作し、水平同期信号121に同期して、該タ
イミングパターンに対応したタイミングパルス109を発
生する。

【００４１】以上の動作により、図３に示したタイミン
グジェネレータ回路26と同様に、水平同期信号121に同
期して、リニアセンサ14及びリニアセンサ信号処理回路
17のための任意のタイミングパルス109を発生させるこ
とができる。

【００４２】よって、リニアセンサドライブ回路16にタ
イミングデータ105を設定することで、任意の位相及び
パルス幅のタイミングパルス109を発生できるため、リ
ニアセンサ14またはリニアセンサ信号処理回路17をステ
ージ速度に応じて最適なタイミングで駆動できる。

【００４３】更にリニアセンサドライブ回路16がそもそ
も任意のタイミングパルスを発生できることを利用すれ
ば、ステージ速度への対応だけでなくリニアセンサ15の
使用条件に応じてタイミングの最適化を行なったり、複
数のリニアセンサをそれぞれ独立にリニアセンサドライ
ブ回路16で駆動したうえで、それぞれのタイミングを独
立に最適化して、リニアセンサ間の特性ばらつきを押え
るような使用法も可能である。また、リニアセンサの種
類を特定せずに使用できるため、様々なリニアセンサと
の接続が容易に行なえる利点がある。

【００４４】図９は図１に示したリニアセンサ信号処理
回路17の構成図である。リニアセンサ信号処理回路17は
サンプリング回路47、可変利得増幅回路48、ＬＰＦ回路
49、直流再生回路50、振幅制限回路51、Ａ／Ｄ変換回路
52からなる。

【００４５】リニアセンサ信号処理回路17には図１に示
したリニアセンサドライブ回路16からサンプリングパル
ス190、クランプパルス191、Ａ／Ｄ変換クロックパルス
192からなるタイミングパルス109が供給される。また、
図１に示した制御回路20より、サンプリング方式選択信
号193、増幅率制御信号194、遮断周波数制御信号195か
らなる増幅器制御信号106が入力される。

【００４６】サンプリング回路47は図１に示したリニア
センサ14からのアナログ画像信号100をサンプリング
し、その結果を画像信号196として出力する。サンプリ
ングはサンプリングパルス190により行なう。サンプリ
ング回路47は複数のサンプリング回路を有し、サンプリ
ング方式選択信号193で、使用する該複数のサンプリン
グ回路の内一つを選択する。可変利得増幅回路48では、
増幅率制御信号194で増幅率を可変させ、画像信号196を
該増幅率で増幅し、画像信号197として出力する。ＬＰ
Ｆ回路49は画像信号197の高域周波数成分を遮断し、画
像信号198として出力する。ＬＰＦ回路49の遮断周波数
は遮断周波数制御信号195により制御する。直流再生回
路50は画像信号198に含まれるペデスタルレベルをクラ
ンプパルス191によってクランプすることで画像信号198
を直流再生し、画像信号199として出力する。振幅制限
回路51は画像信号199の振幅制限を行ない、画像信号200
を出力する。これは画像信号200がＡ／Ｄ変換回路52の
ダイナミックレンジを越えないようにするためである。
Ａ／Ｄ変換回路52はアナログ信号である画像信号200を
ディジタル変換し、ディジタル画像信号101として図１
に示した画像処理回路18へ出力する。

【００４７】図１０は図９に示したサンプリング回路47
の構成例である。サンプリング回路47は平衡２重サンプ
リング回路53、シングルサンプリング回路54、スイッチ
55から構成される。サンプリング回路47に供給している
サンプリングパルス190はサンプリングパルス190-a、サ
ンプリングパルス190-b、サンプリングパルス190-cから
なり、サンプリングパルス190-aとサンプリングパルス1
90-bは平衡２重サンプリング回路53へ、サンプリングパ
ルス190-cはシングルサンプリング回路54へそれぞれ供
給している。

【００４８】もちろんサンプリングパルス190-cの代り
にサンプリングパルス190-bを平衡２重サンプリング回
路53と共用しても同様で、この場合サンプリングパルス
の信号線を少なくすることができる。

【００４９】リニアセンサ14からのアナログ画像信号10
0は平衡２重サンプリング回路53とシングルサンプリン
グ回路54へ入力される。平衡２重サンプリング回路53は
サンプリングパルス190-aとサンプリングパルス190-bに
よってアナログ画像信号100をサンプリングし、画像信
号201-aを出力する。また、シングルサンプリング回路5
4はサンプリングパルス190-cによってアナログ画像信号
100をサンプリングし、画像信号201-bを出力する。画像
信号201-aと画像信号201-bはスイッチ55に入力し、スイ
ッチ55はサンプリング方式選択信号193で画像信号201-a
と画像信号201-bのどちらかを選択し、画像信号196とし
て出力する。

【００５０】以下、図１１の平衡２重サンプリング回路
53の構成例と、図１２のサンプリングパルス190と画像
信号との関係を示す図を用いて、平衡２重サンプリング
回路53の実施例を説明する。

【００５１】平衡２重サンプリング回路53は３つのサン
プルホールド回路、サンプルホールド回路55-a、サンプ
ルホールド回路55-b、サンプルホールド回路55-cと、演
算増幅器56で構成される。

【００５２】アナログ画像信号100はサンプルホールド
回路55-aとサンプルホールド回路55-cに入力される。サ
ンプルホールド回路55-aはアナログ画像信号100のｎ画
素目の暗レベルＶＲｎをサンプリングパルス190-aでサ
ンプルホールドし、画像信号202としてサンプルホール
ド回路55-bへ出力する。サンプルホールド回路55-bは画
像信号202をサンプリングパルス190ーbによってサンプル
ホールドし、画像信号203として差動増幅器56の非反転
入力端子へ出力する。サンプルホールド回路55-cはアナ
ログ画像信号100のｎ画素目の明レベルＶｏｎをサンプ
ルホールド回路55-bと同様サンプリングパルス190-bに
よって、サンプルホールドし、差動増幅器56の反転入力
端子へ画像信号204を出力する。

【００５３】差動増幅器56は画像信号203と画像信号204
の電位差ＶＲｎ−Ｖｏｎを画像信号201-aとして出力す
る。

【００５４】なお、画像信号202をサンプリングパルス1
90-bで再びサンプルホールドするのは、サンプルホール
ド回路55-cでサンプルホールドする際に発生するサンプ
リングノイズをサンプルホールド回路55-bでも同時に発
生させ、画像信号203と画像信号204を差動増幅してサン
プリングノイズを除去するためである。

【００５５】また、明レベルＶｏｎを暗レベルＶＲｎと
差動増幅するため、リニアセンサ14の電源電圧変動によ
るノイズを減少させることができる。

【００５６】図１３にシングルサンプリング回路54の構
成例を示す。シングルサンプリング回路54は電源電圧変
動検出回路57、差動増幅器58、サンプルホールド回路59
から構成される。アナログ画像信号100は電源電圧変動
検出回路57と差動増幅器58の反転入力端子に入力してい
る。ここで、電源電圧変動検出回路57の構成例を図１４
に示す。電源電圧変動検出回路57はＬＰＦ回路60とバイ
アス回路61で構成される。ＬＰＦ回路60はアナログ画像
信号100の高域周波数成分を除去し、画像信号240として
バイアス回路61へ出力する。バイアス回路61は画像信号
240をバイアスして、画像信号230として出力する。以上
の動作でアナログ画像信号を出力するリニアセンサ14の
電源電圧変動が画像信号230として得られる。

【００５７】画像信号230は差動増幅器58の非反転入力
端子へ出力される。差動増幅器58は画像信号230とアナ
ログ画像信号100を差動増幅し、アナログ画像信号100か
らリニアセンサ14の電源電圧変動によるノイズを除去
し、画像信号231としてサンプルホールド回路59へ出力
する。サンプルホールド回路59は画像信号231をサンプ
リングパルス190-cによってサンプルホールドし、画像
信号201-bとして出力する。

【００５８】図１５は図１０に示した平衡２重サンプリ
ング回路53と図１２に示したシングルサンプリング回路
54の動作速度に対するノイズレベルを表すグラフであ
る。平衡２重サンプリング回路53とシングルサンプリン
グ回路54を比較すると、平衡２重サンプリング回路53の
ノイズレベルはシングルサンプリング回路54より小さい
が、動作速度の限界が低い。反対に、シングルサンプリ
ング回路54のノイズレベルは平衡２重サンプリング回路
53よりも高いが、動作速度の限界が高い。従って、サン
プリング回路47において、速度Ａを境に、動作速度がＡ
以下の時は耐電源電圧変動に優れノイズレベルが小さい
平衡２重サンプリング回路53を、速度がＡより速い時に
は平衡２重サンプリング回路53に比べ高速で動作可能な
シングルサンプリング回路54をサンプリング方式選択信
号193で選択することで、低速から高速まで最適なサン
プリング方式でアナログ画像信号100をサンプリングで
きる。

【００５９】図１６に図９に示した可変利得増幅回路48
の構成例を示す。図１６（ａ）の可変利得増幅回路48は
増幅率制御信号194によって抵抗値を可変できる可変抵
抗器62、抵抗器63、演算増幅器64で構成したものであ
る。

【００６０】また，図１６（ｂ）の可変利得増幅回路48
は増幅率制御信号194によって減衰率が可変できる減衰
器65と増幅率が固定である増幅器66で構成したものであ
る。

【００６１】以上の回路によれば、画像信号196の信号
レベルの大小にかかわらず可変利得増幅回路48の増幅率
を増幅率制御信号194で調整することによって画像信号1
97の信号レベルを一定にできる。よってステージ速度ま
たは検査対象の変更によって画像信号196の信号レベル
が変化した場合でも画像信号197の信号レベルを一定に
でき、後段のＡ／Ｄ変換回路52のダイナミックレンジを
有効に利用することができる。

【００６２】図１７に図９に示したＬＰＦ回路49の構成
例を示す。ＬＰＦ回路49は遮断周波数の異なる複数のＬ
ＰＦ回路67とスイッチ68から構成される。画像信号197
は複数のＬＰＦ回路67それぞれに入力される。画像信号
270は複数のＬＰＦ回路67の出力信号からなり、スイッ
チ68へ入力される。スイッチ68は遮断周波数制御信号19
5で画像信号270の中から一つのＬＰＦ回路の出力信号を
選択し、画像信号198として出力する。

【００６３】これによれば遮断周波数制御信号195で、
任意の遮断周波数を選択でき、従って検査速度に応じて
遮断周波数をＡ／Ｄ変換クロック周波数以下とすること
により、Ａ／Ｄ変換時に発生する折り返し雑音を防止で
きる。

【００６４】図１８に図９に示した直流再生回路50の構
成例を示す。直流再生回路50はコンデンサ69、抵抗器7
0、スイッチ71、電圧源72、バッファアンプ73からな
る。

【００６５】画像信号198は画像信号入力端子180へ入力
される。コンデンサ69の容量をＣ［Ｆ］、コンデンサ69
の両端にかかる電圧をＶｃ［Ｖ］、抵抗器70の抵抗値を
Ｒ［Ω］、電圧源72の電圧をＶｃｌａｍｐ［Ｖ］、画像
信号入力端子180の電圧をＶｉ［Ｖ］、バッファアンプ
入力端子182をＶｉ’［Ｖ］、画像信号出力端子181の電
圧をＶｏ［Ｖ］とする。

【００６６】クランプパルス191によりスイッチ71がオ
ンすると、コンデンサ69は充電を開始する。スイッチ71
がオン後の時間をｔ［ｓ］とすれば、Ｖｉが一定電圧Ｖ
ｉ０［Ｖ］の時はＶｉ’は次式となる。

【００６７】Ｖｉ’＝Ｖｉ０＋（Ｖｃｌａｍｐ−Ｖｉ
０）（１−ｅｘｐ（−ｔ／τ））［Ｖ］ただし、 τ（時定数）＝Ｃ・Ｒ［ｓ］ここで、ｔ＞＞τならば、Ｖｉ’は次式となる。Ｖｉ’＝Ｖｃｌａｍｐ［Ｖ］従って、コンデンサ69には両端にかかる電圧Ｖｃが、Ｖｃ＝Ｖｃｌａｍｐ−Ｖｉ０［Ｖ］となるだけの電荷が充電される。

【００６８】クランプパルス191でスイッチ71をオフ後
は、Ｖｉ’は次式となる。Ｖｉ’＝Ｖｃ＋Ｖｉ［Ｖ］よって、画像信号出力端子181の電圧Ｖｏは、Ｖｏ＝（Ｖｃｌａｍｐ−Ｖｉ０）＋Ｖｉ［Ｖ］となり、画像信号199はクランプパルス191により，画像
信号198をＶｃｌａｍｐ［Ｖ］に対して直流再生したも
のになる。

【００６９】図１９に直流再生回路50の動作例を示す。
図１８（ａ）は画像信号198の信号波形、（ｂ）はクラ
ンプパルス191の波形、（ｃ）は画像信号199の信号波形
である。同図（ｂ）に示すタイミングでクランプパルス
191によりスイッチ71をオンし、コンデンサ69の両端の
電圧差がＶｃｌａｍｐ−Ｖｉ０となるまで充電する。こ
れにより、画像信号198のスイッチ71のオン期間の電圧
Ｖｉ０はＶｃｌａｍｐ［Ｖ］となり、同図（ｃ）に示す
ように画像信号198はＶｃｌａｍｐ［Ｖ］に直流再生さ
れる。

【００７０】図２０（ａ）に図９に示した振幅制限回路
51の構成例を示す。振幅制限回路51はバッファアンプ7
4、抵抗器75、ダイオード76、ダイオード77、電圧ＶＴ
を供給する電圧源78、電圧ＶＢを供給する電圧源79から
なる。

【００７１】画像信号199はバッファアンプ74と抵抗器7
5を介して出力される。ここで、バッファアンプ75の出
力電圧をＶ１、振幅制限回路の出力である画像信号200
の電圧をＶｏ、ダイオード76およびダイオード77の順方
向電圧をＶＦ、抵抗器75の抵抗値をＲとする。

【００７２】ＶｏがＶＴ＋ＶＦより大きいときはダイオ
ード76がオンし、抵抗器75には電流Ｉ＝Ｖ１−（ＶＴ＋
ＶＦ）／Ｒが流れ、電圧ＶｏはＶＴ＋ＶＦとなる。

【００７３】逆に、ＶｏがＶＢ−ＶＦより小さいときは
ダイオード77がオンし、抵抗器75には電流Ｉ＝Ｖ１−
（ＶＢ−ＶＦ）が流れ、電圧ＶｏはＶＢ−ＶＦとなる。

【００７４】以上の信号処理によって画像信号200はＡ
／Ｄ変換回路52のダイナミックレンジのＶＢ−ＶＦから
ＶＴ＋ＶＦに振幅制限でき、Ａ／Ｄ変換回路52へ入力
後、Ａ／Ｄ変換される。

【００７５】図２１は振幅制限回路51の入出力特性であ
る。画像信号199の電圧ＶｉがＶＴより大きい場合はス
イッチ74をオンし、画像信号200の電圧ＶｏをＶＴとし
て振幅制限し、ＶｏがＶＴ以上の電圧にならないように
する。また、逆に画像信号４の電圧ＶｉがＶＢ以下とな
ったときは、スイッチ75をオンして、画像信号200の電
圧ＶｏをＶＢとして振幅制限し、ＶｏがＶＢ以下の電圧
にならないようにする。

【００７６】以上の信号処理によって画像信号199の電
圧ＶｉをＶＢからＶＴの範囲に振幅制限し、画像信号20
0としてＡ／Ｄ変換回路へ出力し、デジタル画像信号200
にＡ／Ｄ変換する。

【００７７】複数のリニアセンサで構成される検査装置
においては、それぞれのリニアセンサに対してリニアセ
ンサ信号処理回路を用いることにより、リニアセンサの
感度ばらつきを押えることが可能である。これは、光
源、絞り、可変ＮＤフィルタを該複数のリニアセンサそ
れぞれ独立に制御することでも感度ばらつきを押えるこ
とができ、この場合、ステージ速度及び検査対象によっ
て最適な照明光にできる。

【００７８】以上説明したリニアセンサドライブ回路16
及びリニアセンサ信号処理回路17を集積回路化もしくは
リニアセンサ内部に内蔵させることにより、リニアセン
サのドライブ回路および信号処理回路が不要となり、回
路規模を小さくできる。

【００７９】図１で１ａで示した枠内はユニットとして
構成することができる。該ユニットは、リニアセンサ14
の動作に直接必用な機能であり、一般的にリニアセンサ
の直近に配置し、かつリニアセンサの動作状態に応じて
精密に調整することが望ましい。したがって、本実施例
のようにユニット化し、ユニット外部からの信号でその
動作状態を制御可能としておくことにより、該ユニット
の安定動作や配置自由度の向上という効果が得られる。

【００８０】ＬＳＩ製造工程においては、ウェハ上の異
物は不良となりパターンの欠陥を生じるため、これを検
査して管理する必要がある。リニアセンサドライブ回路
16およびリニアセンサ信号処理回路17を用いる異物検査
装置またはパターン検査装置は、検査対象であるウェハ
によって変化する像の明るさに対して最適なステージ速
度すなわち検査速度にできるため、検査の精度が上がる
という効果がある。

【００８１】さらに、リニアセンサドライブ回路16また
はリニアセンサ信号処理回路17は上記検査装置に限ら
ず、検出装置、目視確認装置等に利用できる。

【００８２】

【発明の効果】本発明によればハードの変更なく検査対
象に最適な速度で検査でき、汎用性が向上するという効
果がある。

【図面の簡単な説明】

【図１】本発明を適用した検査装置の一例を示す構成図
である。

【図２】リニアセンサドライブ回路の構成図である。

【図３】タイミングジェネレータ回路の構成図である。

【図４】シフトレジスタを用いたパルス発生回路の構成
図である。

【図５】シーケンサを用いたパルス発生回路の構成図で
ある。

【図６】位相調整回路の構成図である。

【図７】パルス幅調整回路の構成図である。

【図８】シフトレジスタを用いたタイミングジェネレー
タ回路の構成図である。

【図９】リニアセンサ信号処理回路の構成図である。

【図１０】サンプリング回路の構成図である。

【図１１】平衡２重サンプリング回路の構成図である。

【図１２】サンプリングパルスと画像信号の関係図であ
る。

【図１３】シングルサンプリング回路の構成図である。

【図１４】電源電圧変動検出回路の構成図である。

【図１５】平衡２重サンプリング回路とシングルサンプ
リング回路の動作速度に対するノイズレベルを表す図で
ある。

【図１６】可変利得増幅回路の構成図である。

【図１７】ＬＰＦ回路の構成図である。

【図１８】直流再生回路の構成図である。

【図１９】直流再生回路の動作波形図である。

【図２０】振幅制限回路の構成図である。

【図２１】振幅制限回路の入出力特性図である。

【図２２】従来のリニアセンサを用いた検査装置の基本
的な構成図である。

【図２３】図２２に示した信号処理部８６の回路構成図
である。

【符号の説明】

１０…ステージ、１１…モータ、１２…照明光学系、１
３…検出光学系、１４…リニアセンサ、１５…ステージ
制御回路、１６…リニアセンサドライブ回路、１７…リ
ニアセンサ信号処理回路、１８…画像処理回路、１９…
同期信号発生回路、２０…制御回路、２１…制御盤、２
２…検査対象、２５…周波数逓倍回路、２６…イミング
ジェネレータ回路、２７…パルス発生回路、２８…位相
調整回路、２９…パルス幅調整回路、３０…ラッチ、３
１…シフトレジスタ、４７…サンプリング回路、４８…
可変利得増幅回路、４９…ＬＰＦ回路、５０…直流再生
回路、５１…振幅制限回路、５２…Ａ／Ｄ変換回路。

フロントページの続き (72)発明者野口稔神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内 (72)発明者森岡洋神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内 (72)発明者西山英利神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内 (72)発明者南谷法宏神奈川県横浜市戸塚区吉田町292番地株式会社日立画像情報システム内 (72)発明者武居聡神奈川県横浜市戸塚区吉田町292番地株式会社日立画像情報システム内 (72)発明者大島良正東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体事業部内 (72)発明者渡辺健二東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体事業部内 (72)発明者松岡一彦群馬県高崎市西横手町111番地株式会社日立製作所半導体事業部内 (72)発明者執行義春群馬県高崎市西横手町111番地株式会社日立製作所半導体事業部内

Claims

【特許請求の範囲】

【請求項１】試料を搭載するステージと、該ステージを
駆動するモータと、上記試料を照明する照明光学系と、
上記試料からの反射光または散乱光を捕捉してリニアセ
ンサに集光させる検出光学系と、検出器の出力信号をＡ
／Ｄ変換する信号処理回路と、上記ステージを駆動する
モータを制御するステージ制御回路及びリニアセンサの
ドライブ回路と信号処理回路を制御する制御回路からな
る装置において、上記ステージの速度に対応して制御信
号を出力する回路を設け、該制御信号に応じて信号処理
速度を可変にするように構成したことを特徴とする電子
部品の検査装置。
【請求項２】請求項１記載のリニアセンサのドライブ回
路は、上記ステージの速度に対応した駆動信号を発生す
るように構成したことを特徴とする電子部品の検査装
置。
【請求項３】請求項１記載の制御回路を検査対象に応じ
て制御する制御盤を持ち、検査対象によって周波数特性
を可変するように構成したことを特徴とする電子部品の
検査装置。
【請求項４】上記制御盤により検査対象に応じてリニア
センサのドライブタイミングを可変するように構成した
ことを特徴とする請求項３記載の電子部品の検査装置。
【請求項５】試料を搭載するステージと、該ステージを
駆動するモータと、上記試料を照明する照明光学系と、
上記試料からの反射光または散乱光を捕捉してリニアセ
ンサに集光させる検出光学系と、検出器の出力信号をＡ
／Ｄ変換する信号処理回路と、ステージを駆動するモー
タを制御するステージ制御回路及びリニアセンサのドラ
イブ回路と信号処理回路を制御する制御回路からなる装
置において、複数のリニアセンサに対応する手段を備え
たことを特徴とする電子部品の検査装置。
【請求項６】請求項１において、複数のサンプリング回
路を備え、これを請求項１記載の制御信号で切り替える
ことを特徴とする電子部品の検査装置。
【請求項７】上記サンプリング回路として、平衡２重サ
ンプリング回路とシングルサンプリング回路を有する請
求項６記載の電子部品の検査装置。
【請求項８】請求項１記載の制御信号で、遮断周波数を
可変にするように構成したことを特徴とする請求項１記
載の電子部品の検査装置。
【請求項９】上記遮断周波数を可変する回路としてロー
パスフィルタを複数有し、請求項１記載の制御信号によ
ってローパスフィルタを切り替えることを特徴とする請
求項８記載の電子部品の検査装置。
【請求項１０】請求項１記載の制御信号によって制御可
能な可変利得増幅回路を持つ請求項３記載の電子部品の
検査装置。
【請求項１１】請求項１記載の制御信号によってリニア
センサのドライブタイミングを可変するように構成した
ことを特徴とする請求項２記載の電子部品の検査装置。
【請求項１２】請求項１記載のリニアセンサを複数個設
け、光源，しぼり，可変ＮＤフィルタを該複数のリニア
センサそれぞれ独立に制御することを特徴とする請求項
２記載の電子部品の検査装置。
【請求項１３】請求項１記載のリニアセンサを複数設
け、請求項１０記載の可変利得増幅回路の増幅率を該複
数のリニアセンサそれぞれ独立に制御することを特徴と
する電子部品の検査装置。
【請求項１４】請求項１記載のリニアセンサを複数設
け、請求項５記載のリニアセンサをそれぞれ独立に制御
することを特徴とする電子部品の検査装置。