JPH0682376A

JPH0682376A - 表面検査装置

Info

Publication number: JPH0682376A
Application number: JP23566292A
Authority: JP
Inventors: Masakazu Hayashi; 正和林; Junzo Uchida; 順三内田; Akira Tsumura; 明津村; Arinari Tei; 有成鄭
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-09-03
Filing date: 1992-09-03
Publication date: 1994-03-22

Abstract

(57)【要約】【構成】ウェハ表面にレーザ光を照射し、その散乱反
射光の受光信号をデジタル回路によって光強度分布に応
じたノイズ除去を行う。【効果】散乱反射光強度分布に応じたノイズ除去処理
を行うことができ、ＳＮ比の高い信号を得ることができ
る。これによって検査装置の検出感度は著しく向上す
る。

Description

【発明の詳細な説明】

［発明の目的］

【０００１】

【産業上の利用分野】本発明は、例えば半導体ウェハ上
に存在するごみや傷などを散乱反射光を用いて検出する
表面検査装置に係り、特に散乱反射光を受光して得た電
気信号の処理方式を改良して検出感度を向上させた表面
検査装置に関する。

【０００２】

【従来の技術】半導体ウェハ表面に存在するごみや傷な
どは製造不良の原因となるので、これらの検査は不可欠
である。かかる検査は、半導体ウェハにレーザなどの光
を照射し、その散乱反射光を受光して、受光信号の強弱
を演算処理することによって行う方式が一般的である。
そして、検査装置の検出感度を向上させるためには、ご
みに因る散乱光の信号とノイズに因る信号とを分離する
必要がある。このようなノイズの分離は、光学的な方法
によるものと受光信号を処理して行う電気的な方法に大
別される。そして、電気的な方法としては例えば、 (1) 各領域ごとに電気信号値の平均値を算出し、平均値
に基づいて欠陥検出を行う（特開昭６０−１３５７０７
号参照）。 (2) 電気信号同士を加減演算して、受光量・受光位置な
どを割り出し、検出感度を向上させる（特開昭６０−６
９５３９号参照）。など、電気信号値を数学的に演算処
理して検出感度を向上させる方法が挙げられる。さら
に、 (3) ローパス・フィルタ（図11参照）とハイパス・フィ
ルタ（図12参照）とを組合せて、不要な周波数成分の信
号を除去することによってノイズを低減させる方法。なども一般的に行われている。

【０００３】

【発明が解決しようとする課題】従来のように、付着粒
子の個数を計数するような検査装置においては、信号の
２値化を安定させることは重要である。

【０００４】しかし、近年のように半導体ウェハをセグ
メントに区分けしたマップ上で粒子信号のヒストグラム
を得ようとする場合、信号のＳＮ比自体を向上させるこ
とが必要となる。ところが、上記(3) のように通常のア
ナログフィルタを用いる場合では、フィルタ特性（透過
帯域以外の周波数の減衰率）が−20dB乃至−40dB／dec
程度であり、無理に減衰率を上げようとすると回路が複
雑になったり、回路が発振するなどかえってノイズの発
生源になりかねない。また、かかるアナログフィルタ
は、図11及び図12に示す通り、コンデンサＣと抵抗Ｒに
よって通過帯域周波数を設定しているが、この周波数を
変更させたい場合であってもＣＲ部品を代替するのは容
易でない。また、ＣＲ部品は温度ドリフトする特性があ
るため、測定中僅かながら通過帯域周波数が変動すると
いう欠点がある。そこで、本発明は散乱光を受光して得
た電気信号のＳＮ比を向上させることによって高い検出
感度を得られる表面検査装置を提供することを目的とす
る。［発明の構成］

【０００５】

【課題を解決するための手段】本発明は、上記課題を参
酌してなされたものであり、下記構成を具備することを
特徴とする表面検査装置である。すなわち、 (1) 検査対象を載置固定するステージと、前記ステージ
を面内方向に移動可能なステージ駆動部とを備えた走査
手段 (2) 前記検査対象表面にレーザ光を照射する投光手段 (3) 前記検査対象からの反射光を受光してその光強度に
応じたアナログ電気信号を出力する受光手段 (4) 所定のサンプリング時間ごとに前記アナログ電気信
号をアナログ／デジタル変換してデジタル信号を出力す
るアナログ／デジタル変換手段

【０００６】(5) 前記サンプリング時間ごとにデジタル
信号を順次シフトして記憶保持するｎ段（但し、ｎは２
以上の整数とする。）のシフトレジスターと、各シフト
レジスターに対応して設置され所定の定数を記憶保持す
るｎ段の係数レジスターと、シフトレジスターとこれに
対応する係数レジスターのそれぞれに記憶保持された信
号値を乗算するｎ段の乗算器と、前記ｎ段の乗算器から
出力された乗算値を加算する加算器と、その加算値を所
定の定数で除算する除算器とを備えたフィルタ手段 (6) 前記フィルタ手段からの出力信号に基づいて演算処
理を行う演算手段 (7) 装置全体の動作を統御する制御手段

【０００７】また本発明は、上記表面検査装置におい
て、前記ｎ段の係数レジスターが記憶保持する信号値は
前記検査対象からの反射光の強度分布曲線に対応した数
列をなすことを特徴とする表面検査装置である。また本
発明は、上記表面検査装置において、前記ｎ段の係数レ
ジスターの記憶は前記制御手段の指令によって行うこと
を特徴とする表面検査装置である。

【０００８】また本発明は、上記表面検査装置におい
て、前記ｎ段の係数レジスターが記憶保持する信号値は
前記ステージ駆動部による移動速度を参照して設定され
ることを特徴とする請求項１に記載の表面検査装置であ
る。

【０００９】

【作用】投光手段が発したレーザ光が検査対象となるウ
ェハ表面を走査し、ごみの上を通過すると散乱反射光を
生じる。受光手段は散乱反射光を受光してその光強度に
応じた電気信号を出力する。この電気信号は、所定のサ
ンプリング時間ごとにアナログ／デジタル変換され、デ
ジタル信号としてｎ段のシフトレジスターに順次シフト
されながら記憶保持される。ここで、受光手段より出力
されるアナログ電気信号は、一般的には時系列的にガウ
ス分布状のチャートとなる（図５参照）。そして、各シ
フトレジスターに記憶保持される生のデジタル信号に
は、図４(a) に示す通り、上記のガウス分布をなす信号
Ｓ₁，Ｓ₂の他にノイズＮが含まれている。そこで、ｎ
段の係数レジスターには、図６に示す通り、上記ガウス
分布曲線に対応した係数群｛ｆ_i｝を与えるようにす
る。次いで、ｎ段の乗算器では各シフトレジスターと係
数レジスターに記憶された信号値を乗算し、加算器では
このｎ個の乗算値を加算し、除算器では所定の定数で加
算値を除算する。上記乗算によってガウス分布をなす信
号に係る部分Ｓ₁，Ｓ₂…のみが増幅され、この結果は
図４(b) に示す通りＳＮ比が向上する。このＳＮ比の高
い信号を用いてピーク検出、欠陥判定などを行うことに
よって検出感度が著しく向上する。

【００１０】また、係数群｛ｆ_i｝は演算処理部によっ
てソフトウェア的に与えるものであり、散乱反射光強度
がガウス分布にならない場合、ノイズの通過帯域周波数
を変更する必要がある場合であっても柔軟に対応するこ
とができる。また、フィルタ特性は専ら係数群｛ｆ_i｝
の設定に因るので、アナログバンドパスフィルターのよ
うに温度ドリフトの影響を受けることもない。

【００１１】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【００１２】図１に本発明の実施例に係る表面検査装置
に構成を示す。本装置は、走査部(110) と、投光部(12
0) と、受光部(130) と、電気回路系(140) とから構成
されている。以下、各部の構成について詳解する。

【００１３】走査部(110) は、ステージ(111) と、ステ
ージ駆動部(112) とを備えている。ステージ(111) は、
検査対象となるウェハ(100) を真空吸着などによって載
置固定するようになっている。ステージ駆動部(112)
は、ステージ(111) 下方に内蔵され、例えばステージを
所定角度だけ回転可能なロータリーテーブル（図示しな
い）とその回転半径方向に移動可能なリニアテーブル
（図示しない）とを備えており、両テーブルが同期的に
駆動することにより後述するレーザ光がウェハ(100) 表
面上を同心円状に全面走査できるようになっている。ま
た、各テーブルにはそれぞれロータリー・エンコーダ，
リニア・エンコーダ（図示しない）が付設され、後述す
る演算制御部(147) に角度信号，位置信号を送信するよ
うになっている。

【００１４】投光部(120) は、レーザ発振器と集光レン
ズ系（図示しない）とを備えている。レーザ発振器は光
軸が上記ウェハ(100) 表面に対し斜め方向となるように
配設され、発したレーザ光は上記集光レンズ系によって
集光されウェハ(100) 表面を微小なスポット径で斜め照
射するようになっている。

【００１５】受光部(130) は、例えば光ファイバーとフ
ォトマルなどを組合せた光電変換手段からなり、上記レ
ーザ光の照射位置の略鉛直上方に配設されて、散乱反射
光を受光してその光強度に応じた電流信号を出力するよ
うになっている。

【００１６】電気回路系(140) は、電流電圧（以下、Ｉ
Ｖとする。）変換回路(141) と、電圧増幅回路(142)
と、アナログバンドパスフィルタ回路(143) と、高速ア
ナログ／デジタル（以下、Ａ／Ｄとする。）変換回路(1
44) と、デジタルフィルタ回路(145) と、最大値検出回
路(146) と、演算制御部(147) と、表示部(148) とを備
えている。

【００１７】ＩＶ変換回路(141) は受光部より入力され
た電流信号を電圧信号に変換するようになっており、電
圧増幅回路(142) はこの電圧信号を増幅するようになっ
ている。

【００１８】アナログバンドパスフィルタ回路(143)
は、ローパスフィルタとハイパスフィルタとを並列した
構成であり、電圧増幅回路(142) からの増幅電圧信号を
入力して所定帯域の周波数を有する信号のみを透過させ
るようになっている。

【００１９】Ａ／Ｄ変換回路(144) は、アナログバンド
パスフィルタ回路(143) を透過したアナログの電圧信号
を入力し、演算制御部(147) からのサンプルクロック信
号に同期してＡ／Ｄ変換し、ｍビット（但し、ｍは正の
整数）のデジタル信号を順次出力するようになってい
る。

【００２０】デジタルフィルタ回路(145) の構成は図２
に示す通りである。すなわち、多段（本実施例ではｎ段
とする。）のシフトレジスター(145a)…と、各シフトレ
ジスターに対応して設置されるｎ段の係数レジスター(1
45b)…と、それぞれのシフトレジスターとこれに対応す
る係数レジスターに接続されるｎ段の乗算器(145c)…
と、各乗算器(145c)…によるｎ個の乗算値を加算する加
算器(145d)と、この加算値を所定の値で除算する除算器
(145e)…とを備えている。各シフトレジスター(145a)
は、ｍビットの容量を有しており、サンプルクロック信
号を受けてＡ／Ｄ変換回路(144) からのデジタル信号値
を順次シフトし記憶保持するようになっている。各係数
レジスター(145b)…は、ｋビットの容量を有しており、
演算制御部(147) からの出力信号によってそれぞれ所定
の係数値を記憶保持するようになっている（以下、ｉ番
目の係数レジスター(145c)が記憶保持する係数値をｆ_i
とおく。）。各乗算器(145c)…は、一つのシフトレジス
ター(145a)…とこれに対応する係数レジスター(145b)…
のそれぞれに接続しており、各１組のレジスター(145
a)，(145b)に記憶保持される信号値を、後述するサンプ
ルタイムＴ[sec] 未満の時間で乗算して出力するように
なっている。加算器(145d)は、ｈビットの容量を有し、
上述のｎ段の乗算器(145c)…からの出力値をサンプルタ
イムＴ[sec] の時間内で加算するようになっている。そ
して、除算器(145e)は、ｌビットの容量を有し、上述の
加算値を付設される係数レジスター(145f)が記憶保持す
る値Ｃによって除算して、この除算値を出力するように
なっている。この係数値Ｃは、電気的に接続される演算
制御部(147) によって与えられるようになっている。な
お、このようなデジタルフィルタ回路(145) は、従来は
個別にハードワイヤードに組上げることによって製造す
ることができた。今日に至ってはゲートアレイなどの特
殊用途ＬＳＩ（ＡＳＩＣ）が存在するので、これらの素
子を用いて構成することもできる。最大値検出回路(14
6) は、デジタルフィルタ回路(145) で処理された信号
を入力して、所定時間ごとに信号のピーク値を検出する
ようになっている。

【００２１】演算制御部(147) は、マイクロコンピュー
タなどの中央処理装置（ＣＰＵ）と各種ハードウエア回
路から構成されており、所定のサンプルタイムＴ[sec]
ごとにサンプルクロック信号を発して装置の電気的処理
をシーケンシャルに行わしめ、各係数レジスター(145b)
…，(145f)に信号を出力し、かつ上記最大値検出回路(1
46) から出力される信号に基づいて演算処理を行うよう
になっている。さらに、各部に制御指令を発して装置全
体の動作を統御するようになっている。

【００２２】表示部(148) は、ＣＲＴディスプレイやプ
リンタなどからなり、演算制御部(147) での演算処理結
果に基づいて、ごみのサイズや個数、分布などを外部に
表示するようになっている。次に上記表面検査装置の動
作とともに本実施例の作用について説明する。

【００２３】まず、検査対象となるウェハ(100) をステ
ージ(111) 上に載置固定する。測定中は、常に、投光部
(120) からレーザ光を発するとともにフォトマル(130)
はウェハ(100) 表面からの光強度に応じた電流信号を出
力する状態にしておく。そして、演算制御部(147) から
の指令によりステージ駆動部(112) が駆動して、レーザ
光がウェハ(100) 表面を同心円状に走査し始める。

【００２４】しかして、レーザ照射スポットがウェハ(1
00) 上に付着したごみを通過した場合、正反射光の他に
散乱反射光が生じる。この散乱反射光の強度は、一般的
には、レーザ光の走査速度に依存したガウス分布曲線を
なしており、フォトマル(130) からは時系列のガウス分
布状のアナログ電流信号が出力される。次に、電気回路
系(140) ではフォトマル(130) から出力される電流信号
に基づいた信号処理が行われる。

【００２５】まず、ＩＶ変換回路(141) はこの電流信号
を電圧信号に変換し、電圧増幅回路(142) は電圧信号を
増幅する。アナログバンドパスフィルタ回路(143) は、
このうち不必要な信号周波数成分を除いた電圧信号のみ
を透過させる。

【００２６】一方、演算制御部(147) は所定時間Ｔ[se
c] の間隔でサンプルクロック信号を出力している。Ａ
／Ｄ変換回路(144) は、このサンプルクロック信号に同
期して上述の電圧信号をＡ／Ｄ変換し（図３参照）、ｍ
ビットのデジタル信号としてデジタルフィルタ回路(14
5) のＡ端子（図２参照）に出力する（以下、第ｉ番目
のサンプルクロック信号でＡ／Ｄ変換してサンプリング
されたデジタル信号をｘ_iとおく。）。そして、デジタ
ルフィルタ回路(145) においては、サンプルクロック信
号Ｔに同期して上述のデジタル信号｛ｘ_i｝がｎ段のシ
フトレジスター(145a)…上を順次シフトして記憶保持さ
れる。サンプル時間Ｔ×ｊ[sec] 後に各シフトレジスタ
ー(145a)…に記憶保持される信号は、図２に示す通り、
Ａ端子側よりｘ_j-1，ｘ_j-2，…，ｘ_j-nとなる。ここ
で、各信号ｘ_iは、図４に示す通りノイズＮを含んだ状
態のままである。

【００２７】また、各シフトレジスター(145a)…に対応
して設置されるｎ段の係数レジスター(145b)…には、演
算制御部(147) からの出力によりそれぞれｋビットのｆ
₁，ｆ₂，…，ｆ_nなる係数値が記憶保持されている。
ここで、係数群｛ｆ_i｝の各々の値としては、フォトマ
ル(130) からガウス分布状のアナログ信号が出力される
ことに対応して、図６に示すようなガウス分布をなす数
列が与えられている。なお、実際のデジタルフィルタ回
路では、15段のシフトレジスター，係数レジスターが配
列され、シフトレジスター，係数レジスターはともに８
ビット、加算結果は21ビット、除算結果は８ビットのデ
ータとなるよう構成されている。また、係数にはｆ₁＝ 27 ，ｆ₂＝ 41 ，ｆ₃＝ 58 ，ｆ₄＝ 7
7 ，ｆ₅＝ 96 ，ｆ₆＝112 ，ｆ₇＝124 ，ｆ₈
＝128 ，ｆ₉＝124 ，ｆ₁₀＝112 ，ｆ₁₁＝ 96 ，
ｆ₁₂＝ 77 ，ｆ₁₃＝ 58 ，ｆ₁₄＝ 41 ，ｆ₁₅＝ 2
7 なる値が用いられ、ちょうど光強度のガウス分布曲線に
対応した数列をなしている。（なお、シフトレジスター
(145a)…の段数ｎや、各部のビット数ｋ，ｍは任意のも
のを選択でき、例えばｎ＝100 ，ｋ＝ｍ＝16であっても
よい。）

【００２８】ｎ段の乗算器(145c)は、各々に接続される
シフトレジスター(145a)…，係数レジスター(145b)…か
ら信号値を読み出して、サンプルタイムＴ[sec] 以内に
両者を乗算し、その乗算値Ｍ₁（＝ｆ₁・ｘ_j-1），Ｍ
₂（＝ｆ₂・ｘ_j-2），…，Ｍ_n（＝ｆ_n・ｘ_j-n）を
出力する。加算器(145d)は、上記ｎ個の乗算値Ｍ₁，Ｍ
₂，…，Ｍ_nを入力して加算する。除算器(145e)は、レ
ジスター(145f)にて記憶保持された定数Ｃで上記加算値
を除算して除算値ｙ_jとして出力する。ここで、定数Ｃ
は、式(1) によって求められる値であり、演算処理部(1
47) によってレジスター(145f)に与えられる。

【００２９】

【数１】そして、除算値ｙ_jは上述で導かれる通り、式(2) で表
現される。

【００３０】

【数２】

【００３１】このｙ_jは、図４(b) に示す通り、ガウス
分布をなす信号に係る部分Ｓ₁，Ｓ₂はそれぞれ強いピ
ークＳ_1f，Ｓ_2fとなる一方、ノイズはＮ_fのように低減
して、信号のＳＮ比は向上する。例えば、デジタルフィ
ルタリング前の図４(a) ではＳ₁／Ｎ＝３，Ｓ₂／Ｎ＝
１であるが、上記デジタルフィルタリング後の図４(b)
ではＳ_1f／Ｎ＝9.9 ，Ｓ_2f／Ｎ＝2.6 となっており、Ｓ
Ｎ比は2.6 乃至３．３倍に向上している。次に、最大値
検出回路（１４６）は、信号ｙ_jを入力し、所定時間
ごとに信号ｙ_jのピーク値を検出してその結果を演算処
理部(147) に出力する。

【００３２】次に、演算処理部(147) は、ステージ駆動
部(112) のロータリー・エンコーダ，リニア・エンコー
ダから角度信号，位置信号を受けており、最大値検出回
路(146) から入力されたピーク値が存在する位置（領
域）を検出する。そして、ウェハ表面上で区分された領
域ごとに検出データを記憶する。表示部(148) は、記憶
された検出データを読み出し、ごみのサイズや個数、分
布などをマップ表示する。

【００３３】なお、上記実施例では散乱反射光強度がガ
ウス分布をなす場合について説明したが、図７のように
矩形分布をなす場合であっても、係数レジスター(145b)
…に与える係数値を変更することによって同様の効果を
得ることができる。すなわち、この場合は、各係数レジ
スター(145b)…に与える係数群｛ｆ_i｝を図８に示す通
り矩形分布状に設定すればよい。

【００３４】また、フォトマル(130) から出力される電
流信号のチャートは、散乱反射光強度分布の他、レーザ
光の走査速度にも依存する。例えば、ステージ駆動部(1
12) のロータリーテーブルを定速で回転させると、ごみ
通過時には図９に示す通りの幅Ｗのガウス分布をなす散
乱光信号のチャートが得られるとする。これに対し、ロ
ータリーテーブルをさらに高速で回転させると、同一の
ごみを通過する時間は短縮するので、図10のように幅Ｗ
´（但し、Ｗ´＜Ｗ）の急峻なガウス分布をなす電流信
号のチャートが得られる。このような場合であっても、
上記実施例においては、サンプリングタイムＴを短縮
し、または係数群｛ｆ_i｝を変更することによって容易
に適応することができる。

【００３５】なお、係数群｛ｆ_i｝は、上述の通り、散
乱反射光強度分布に対応した数列をなすように設定す
る。上記実施例では係数のすべての値は正の数によって
構成されるが、これに限定されるものではなく、例えば
式(3) のように常に一定値になるよう設定してもよい。

【００３６】

【数３】この場合、新たな係数ｆ_i ^* は、式(4) によって算出す
ることができる。

【００３７】

【数４】式(3) のように係数群｛ｆ_i ^* ｝を設定した場合、デジ
タルフィルタ回路(145) を通過後は信号の直流成分がゼ
ロになるという効果がある。

【００３８】また、大きな粒子によって強い散乱反射光
が発生して受光部(130) からの信号がデジタル領域を飽
和してしまう場合や、逆に微小に粒子のため信号が小さ
すぎる場合もある。この場合、演算制御部(147) からの
指示でレジスター(145f)に与えるゲインＣを変更するこ
とによって、容易に対処することができる。すなわち、
検査対象の相違に因るゲインの調整が容易で、装置ごと
の誤差も容易に調整することができる。

【００３９】さらに、本発明の構成は、上記実施例に限
定されるものではなく、発明の要旨を変更しない範囲で
変形可能である。例えば、アナログバンドパスフィルタ
(143) は省略できる場合もある。また、本実施例ではＡ
／Ｄ変換回路(144) と最大値検出回路(146) との間にデ
ジタルフィルタ回路(145) を挿入接続したハードウェア
構成を採用しているが、デジタルフィルタと最大値検出
回路をＤＳＰを用いて構成することも可能であり、ま
た、デジタルフィルタと最大値検出をソフトウェアの算
術プログラムによって実現することも可能である。さら
に、本実施例では、ウェハ(100) を回転と直線移動によ
って同心円状に走査しているが、操作方式はこれに限定
されず、例えばＸＹテーブルを用いて直線状に走査する
方式であっても、また、ウェハ(100) でなくレーザ光側
をポリゴンミラーなどを用いて走査する方法であっても
容易に適用できる。

【００４０】

【発明の効果】以上詳記したように本発明に係る表面検
査装置によれば、フィルタ手段によって散乱反射光強度
分布に応じたノイズ除去処理を行うことができ、ＳＮ比
の高い信号を得ることができる。かかるＳＮ比の高い信
号によってウェハ上のごみ検査を行えば検出感度は著し
く高まり、製造歩留りが向上するなど大きな工業的効果
が得られる。

【図面の簡単な説明】

【図１】本発明の実施例に係る表面検査装置を示す図で
ある。

【図２】本実施例で用いられるデジタルフィルタ回路の
構成を示す図である。

【図３】サンプリングされた電気信号のチャートを示す
図である。

【図４】デジタルフィルタ回路通過前後の電気信号のチ
ャートを示す図である。

【図５】ガウス分布をなす電気信号のチャートを示す図
である。

【図６】ガウス分布をなす場合のｆ_iの設定例を示す図
である。

【図７】矩形分布をなす電気信号のチャートを示す図で
ある。

【図８】矩形分布をなす場合のｆ_iの設定例を示す図で
ある。

【図９】レーザ光の走査速度と散乱光強度分布曲線との
関係を示す図である。

【図10】レーザ光の走査速度と散乱光強度分布曲線との
関係を示す図である。

【図11】ローパス・フィルタの回路構成を示す図であ
る。

【図12】ハイパス・フィルタの回路構成を示す図であ
る。

【符号の説明】

100 …ウェハ、110 …走査部、120 …投光部、130 …受
光部、140 …電気回路系、141 …ＩＶ変換回路、142 …
電圧増幅回路、143 …アナログバンドパスフィルタ回
路、144 …Ａ／Ｄ変換回路、145 …デジタルフィルタ回
路、146 …最大値検出回路、147 …演算制御部、148 …
表示部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者鄭有成神奈川県横浜市磯子区新磯子町33番地株式会社東芝生産技術研究所内

Claims

【特許請求の範囲】

【請求項１】下記構成を具備することを特徴とする表
面検査装置。 (1) 検査対象を載置固定するステージと、前記ステージ
を面内方向に移動可能なステージ駆動部とを備えた走査
手段 (2) 前記検査対象にレーザ光を照射する投光手段 (3) 前記検査対象からの反射光を受光してその光強度に
応じたアナログ電気信号を出力する受光手段 (4) 所定のサンプリング時間ごとに前記アナログ電気信
号をアナログ／デジタル変換してデジタル信号を出力す
るアナログ／デジタル変換手段 (5) 前記サンプリング時間ごとにデジタル信号を順次シ
フトして記憶保持するｎ段（但し、ｎは２以上の整数と
する。）のシフトレジスターと、各シフトレジスターに
対応して設置され所定の定数を記憶保持するｎ段の係数
レジスターと、シフトレジスターとこれに対応する係数
レジスターのそれぞれに記憶保持された信号値を乗算す
るｎ段の乗算器と、前記ｎ段の乗算器から出力された乗
算値を加算する加算器と、その加算値を所定の定数で除
算する除算器とを備えたフィルタ手段 (6) 前記フィルタ手段からの出力信号に基づいて演算処
理を行う演算手段 (7) 装置全体の動作を統御する制御手段
【請求項２】前記ｎ段の係数レジスターが記憶保持す
る信号値は前記検査対象からの反射光の強度分布曲線に
対応した数列をなすことを特徴とする請求項１に記載の
表面検査装置。
【請求項３】前記ｎ段の係数レジスターの記憶は前記
制御手段の指令によって行うことを特徴とする請求項１
に記載の表面検査装置。
【請求項４】前記ｎ段の係数レジスターが記憶保持す
る信号値は前記ステージ駆動部による移動速度を参照し
て設定されることを特徴とする請求項１に記載の表面検
査装置。