JPH08146022A - パルス計測回路 - Google Patents

Abstract

(57)【要約】 【目的】 カウント値読取時のパルス取りこぼしをなく
す。 【構成】 入力側が並列に接続の２ｎ個のカウンタ１〜
４と、計測周期を１／２ｎずらすタイマ５と、切替スイ
ッチＳ１と、カウンタ１〜４のコントロール信号，タイ
マ５の信号を受けてカウンタ１〜４及びスイッチＳ１を
制御する制御回路６及びＣＰＵで構成する。制御回路６
はタイマ５からの信号を受けてカウンタの計測周期を１
／２ｎずつずらし、カウンタ１〜４に計測周期の後半時
間カウントさせると共にそのカウントの終了後カウント
値の読み出しを行いスイッチＳ１を切り替える。カウン
タ１〜４はそれぞれカウンタ読み出し時間と関係のない
計測周期の後半時間パルス入力をカウントするので、カ
ウンタ読み出しによるパルス入力の取りこぼしは生じな
い。読み出されたカウント値は切替スイッチＳ１を介し
て順次ＣＰＵに出力されるので、データが途切れること
はない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パルス入力をカウンタ
に取り込んで読み出すパルス計測回路に関する。

【０００２】

【従来の技術】図３に示すように連続パルスＰが入力す
るカウンタ１のカウント値をＣＰＵに一定の間隔で読み
出す時、図４に示すようにカウント値読み込み処理時間
におけるパルス入力の取りこぼしがあり、正確なパルス
入力の測定が必要な処理及び連続測定が必要となる装置
には使用することができない。

【０００３】このため従来は図５に示すようにパルス入
力を同時に２つのカウンタ１，２に取り込んで制御回路
６により一定時間毎に制御し、図６に示すようにカウン
タ１，２の内容を交互に読み出すことにより、単位時間
におけるパルス計測を行っている。

【０００４】

【発明が解決しようとする課題】しかし、上記図５の方
法では２つのカウンタを交互に読み出しカウント値とす
るので、単位時間毎のパルス計測は２つのカウンタのど
ちらかを使用するので、問題なく測定できる。しかし２
つのカウンタの切換点ではどちらのカウント値も読み出
せないことになり、パルス入力の連続計測が途切れてし
まう。

【０００５】本発明は、従来のこのような問題点に鑑み
てなされたものであり、その目的とするところは、カウ
ンタの切換時のパルス欠損を防止し、パルス入力の連続
測定をすることができるパルス計測回路を提供すること
にある。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明におけるパルス計測回路は、入力側が並列に
接続された２ｎ個（ｎは整数）のカウンタと、前記各カ
ウンタの出力を切り替えるスイッチと、前記２ｎ個のカ
ウンタにそれぞれ計測周期を１／２ｎずらして計測周期
毎にその前半又は後半だけカウントさせ、そのカウント
の終了後カウント値読み出しを行うと共に前記スイッチ
の切替信号を出力する制御回路とを備えてなるものであ
る。

【０００７】

【作用】２ｎ個のカウンタは制御回路によりそれぞれ計
測周期が１／２ｎずつずらされ各カウンタは計測周期の
前半又は後半だけ入力パルスをカウントするので、その
カウント終了後に行われるカウント値読出時はカウント
しない期間となるので、カウント値読み出し時間がカウ
ントに影響することはない。そして各カウンタは計測周
期の１／２ｎずつずれて計測期間の１／２ｎずつカウン
トするので、データが途切れることなくパルス入力の連
続計測ができる。

【０００８】

【実施例】本発明の実施例について図１、図２を参照し
て説明する。図１において、１〜４はパルス入力Ｐをカ
ウントするカウンタ、５はカウンタ１〜４の計測周期Ｔ
を１／４ずらすためのタイマ、６はカウンタ１〜４のコ
ントロール信号及びタイマ５からの信号を受けて、カウ
ンタ１〜４及びカウンタ切替スイッチを制御する制御回
路で、カウンタ１〜４の計測周期Ｔをそれぞれ１／４ず
つずらすと共に、各カウンタがそれぞれ計測周期Ｔの後
半１／２Ｔ期間パルス入力Ｐをカウントするように制御
し、カウント終了と同時にカウント値読み出しを行いス
イッチＳ１を切り替えてパルス計測値を出力させるよう
に制御する構成となっている。

【０００９】しかして、図２に示すように、カウンタ１
〜４の計測周期Ｔは１／４ずつずれる。そして各カウン
タはそれぞれ計測周期Ｔの後半１／２Ｔ期間パルス入力
Ｐをカウントし、その後カウンタ値の読み出しが行われ
るので、この読み出しはそれぞれ次の計測周期Ｔの初め
に行うことになるので次回のカウントには影響を及ぼす
ことはない。またカウンタ１〜４のデータ読出周期が１
／４ずれるので、パルス入力の連続計測のデータが途切
れることはない。

【００１０】このパルス計測回路で例えば、回転数の計
測をする場合、回転数は１秒間のパルス入力数をカウン
トして求めるが、カウンタ１〜４のカウント値を１／４
秒毎に読み出すことにより０．２５秒毎のパルス数を求
めることができる。このため従来の２倍の速さの計測が
可能となる。また高速パルス計測が正確に行えるように
なる。

【００１１】実施例では、カウンタを４個並列に接続し
て使用しているが、これに限定されるものではなく、２
ｎ個並列に接続して計測周期を１／２ｎずらして計測す
ることが可能である。またカウントを周期の半前に行っ
てもよい。

【００１２】

【発明の効果】本発明は、上述のように構成されている
ので、次に記載する効果を奏する。

【００１３】（１）２ｎ個のカウンタのカウント開始を
１／２ｎ周期ずらすことにより、カウンタ切替時のパル
ス欠損を防止することができ、パルス入力の連続測定が
可能となる。

【００１４】（２）回転数の計測を行う場合、１秒間の
パルスをカウントして求めるが、２ｎ個のカウンタの値
を順次読み出すことにより、１／２ｎ秒間のパルス数を
求めることができ、従来のｎ倍の速さの計測が可能にな
る。

【図面の簡単な説明】

【図１】実施例にかかるパルス計測回路の構成説明図。

【図２】実施例の動作を説明するタイムチャート。

【図３】従来例のパルス計測回路の構成説明図。

【図４】従来例の動作を説明するタイムチャート。

【図５】他の従来例のパルス計測回路の構成説明図。

【図６】他の従来例の動作を説明するタイムチャート。

【符号の説明】

１〜４…カウンタ ５…タイマ ６…制御回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入力側が並列に接続された２ｎ個（ｎは
   整数）のカウンタと、 前記各カウンタの出力を切り替えるスイッチと、 前記２ｎ個のカウンタにそれぞれ計測周期を１／２ｎず
   らして計測周期毎にその前半又は後半だけカウントさ
   せ、そのカウントの終了後カウント値読み出しを行うと
   共に前記スイッチの切替信号を出力する制御回路と、 を備えてなることを特徴としたパルス計測回路。