JPH08139587A - バイアス回路、及び多重化回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明の目的は、比較的小規模な回路構成で
ありながら、ドライバビリティの大きなバイアス回路を
提供することある。 【構成】 バイポーラトランジスタＱ２とバンドギャッ
プリファレンス回路ＢＣとの間に、ダイオード接続され
たバイポーラトランジスタＱ３を設け、バイポーラトラ
ンジスタＱ２のベース電圧、すなわち、出力回路ＯＣの
駆動電圧を０．８Ｖ上げ、この出力回路ＯＣにおけるバ
イポーラトランジスタＱ７の後段にエミッタホロワを付
加した場合において、所定のバイアス電圧Ｖｃｓが得ら
れるようにする。このように、ボルテージホロワではな
く、エミッタホロワの追加によって、出力回路ＯＣのド
ライバビリティの向上を図る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ゲート回路に供給され
るバイアス電圧を生成するための回路技術、さらにはシ
リコンのバンドギャップを利用して所定電圧を得るため
のバンドギャップリファレンス回路を用いたバイアス回
路に関し、例えば、入力されたパラレルデータをシリア
ルデータに多重化するための多重回路に適用して有効な
技術に関する。

【０００２】

【従来の技術】例えば光通信用インタフェースにおいて
は、入力されたパラレルデータを、正の整数倍のデータ
レートを持つシリアルデータに多重化するための多重回
路が設けられる。そのような回路において、ゲート回路
に供給されるバイアス電流が変化されると、これに従っ
てその動作特性もしくは回路特性も変化を受ける。この
ため、バイアス回路は、温度起因する電圧変動などの影
響を実質的に受けないようなバイアス電圧を、上記ゲー
ト回路に与えることが要求される。そのような要求を満
たすものとして、従来より、シリコンのバンドギャップ
を利用した回路が用いられている。この回路は、バイア
ス電圧を出力するためのエミッタホロワ回路を、バンド
ギャップリファレンス回路で得られた電圧に基づいて駆
動するようにしている。バンドギャップリファレンス回
路は、回路定数が適切に設定されたとき、良好な温度補
償特性を発揮し、温度変化に依存しないバイアス電圧の
生成を可能とする。

【０００３】しかしながら、比較的ドライバビリティの
小さな出力回路から、多数のゲート回路にバイアス電圧
を供給すると、バイアス電圧の低下を生じ、この結果、
バイアスされた回路の電流が減少する。そのような不都
合を解消するため、一般にはバイアス回路の最終段であ
るエミッタホロワの後段に、演算増幅器によるボルテー
ジホロワを接続して、このボルテージホロワを介して多
数のゲート回路へのバイアス電圧の供給を行うようにし
ている。

【０００４】尚、バイアス回路について記載された文献
の例としては特開昭６２−６８３０８号公報があり、ま
た、バンドギャップリファレンス回路としては、「ＰＡ
ＵＬＲ．ＧＲＡＹ著 ＡＮＡＬＹＳＩＳ ＡＮＤ ＤＥ
ＳＩＧＮ ＯＦ ＡＮＡＬＯＧ ＩＮＴＥＧＡＴＥＤ
ＣＩＲＣＵＩＴＳ ｐａｇｅ２５９」がある。

【０００５】

【発明が解決しようとする課題】上記のように、多数の
ゲート回路にバイアス電圧を供給すると、バイアス電圧
の低下を生じ、この結果、バイアスされた回路の電流が
減少するため、一般にはバイアス回路の後段にボルテー
ジホロワを接続して、ドライバビリティの向上を図って
いる。

【０００６】しかしながら、バンドギャップリファレン
ス回路の利用により良好な温度補償がなされているバイ
アス回路の後段に配置されるボルテージホロワとして
は、単にドライバビリティが大きければ良いというもの
ではなく、バンドギャップリファレンス回路の良好な温
度補償特性を生かすため、このボルテージホロワ自体の
の温度依存性を可能な限り小さくする必要があり、そう
すると、ボルテージフォロアの構成が、どうしても複雑
なものとならざるを得ず、半導体チップにおける占有面
積が大きくなってしまう。また、演算増幅器によるボル
テージホロワは、電源電圧が高い場合はともかくとし
て、例えば３．３Ｖなどのように、比較的低い電源電圧
で動作する論理ＬＳＩなどにおいては、演算増幅回路は
比較的作り難いものとされる。

【０００７】本発明の目的は、バイアス回路のドライバ
ビリティを向上させるための技術を提供することにあ
る。

【０００８】本発明の別の目的は、比較的小規模な回路
構成でありながら、ドライバビリティの大きなバイアス
回路を提供することある。

【０００９】さらに、本発明の別の目的は、そのような
バイアス回路を含む多重化回路を提供することにある。

【００１０】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１２】すなわち、所定のバイアス電圧を出力する
ための出力回路と、シリコンのバンドギャップを利用し
て所定電圧を得るためのバンドギャップリファレンス回
路と、上記出力回路を駆動するための駆動電圧を、上記
バンドギャップリファレンス回路で得られた電圧に基づ
いて生成するためのトランジスタとを含んで、バイアス
回路が構成されるとき、上記トランジスタと上記バンド
ギャップリファレンス回路との間に、上記駆動電圧を上
昇させるためのダイオード特性を有する回路を設ける。

【００１３】また、所定のバイアス電圧を出力するため
の出力回路と、シリコンのバンドギャップを利用して所
定電圧を得るためのバンドギャップリファレンス回路
と、上記出力回路を駆動するための駆動電圧を、上記バ
ンドギャップリファレンス回路で得られた電圧に基づい
て生成するためのトランジスタとでバイアス回路が構成
されるとき、エミッタホロワを複数段結合して上記出力
回路を形成し、この場合の出力回路の駆動電圧のレベル
不足分を補うための手段として、上記トランジスタと上
記バンドギャップリファレンス回路との間に、ダイオー
ド接続されたトランジスタを設ける。

【００１４】そして、そのようなバイアス回路は、入力
されたパラレルデータをシリアルデータに多重化するた
めの多重化回路に適用することができる。

【００１５】

【作用】上記した手段によれば、ダイオード特性を有す
る回路は、そこに生ずる電圧により、バンドギャップリ
ファレンス回路による温度補償を生かした状態で、上記
出力回路を駆動するための駆動電圧を上昇させ、このこ
とは、バイアス回路の出力電圧レベルに影響を与えるこ
と無しに、上記出力回路へのエミッタホロワの追加を可
能とする。このことが、ドライバビリティの向上を達成
する。換言すれば、エミッタホロワを複数段結合して上
記出力回路のドライバビリティの向上を図る場合におい
て、ダイオード特性を有する回路は、駆動電圧を上昇さ
せ、追加されたエミッタホロワのレベルシフトによって
生ずる電圧レベル不足分を補うように作用し、バイアス
電圧を出力するための出力回路の動作の適正化を図る。

【００１６】

【実施例】図６には本発明の一実施例である多重回路が
示される。

【００１７】同図に示される多重回路２１は、特に制限
されないが、光通信用インタフェースにおいて、入力さ
れたパラレルデータをシリアルデータに多重化するため
のＬＳＩとされ、公知の半導体集積回路製造技術によ
り、単結晶シリコン基板などの一つの半導体基板に形成
される。

【００１８】上記多重回路２１は、特に制限されない
が、Ｄｉｎ１〜Ｄｉｎ４で示されるような４ビットパラ
レルデータを、それの４倍のデータレートを有する、相
補レベルのシリアルデータＤｏｕｔ，Ｄｏｕｔ＊（＊は
信号反転を意味する）を得るように構成され、２：１の
多重化処理を行うための多重機能ブロック２２，２３，
２６、タイミング発生回路２４、及びバイアス回路２５
とを含む。

【００１９】入力データＤｉｎ１，Ｄｉｎ２は多重機能
ブロック２２に取込まれ、入力データＤｉｎ３，Ｄｉｎ
４は多重機能ブロック２３に取込まれ、それぞれ２：１
に多重化される。そして、その多重化出力は、後段の多
重機能ブロック２６に伝達され、そこで、さらに２：１
に多重化されることにより、入力データに対して４倍の
データレートを有するシリアルデータＤｏｕｔ，Ｄｏｕ
ｔ＊が得られる。

【００２０】上記の多重化処理の動作は、タイミング発
生回路２４から出力されるタイミング信号によって制御
されるようになっている。このタイミング発生回路２４
は、データレートに対して４倍の周波数のクロック信号
Ｃｉｎを取込み、それの波形整形が行われた後に、１／
２分周、及び１／４分周が行われ、それぞれ後段の多重
機能ブロック２６、及び前段の多重機能ブロック２２，
２３へ供給される。

【００２１】上記多重機能ブロック２２，２３，２６、
及びタイミング発生回路２４は、基本的には、後に詳述
するような基本ゲート回路の組合わせによって構成さ
れ、そのゲート回路の動作に必要なバイアス電圧は、バ
イアス回路２５から供給されるようになっている。

【００２２】図７には、上記多重機能ブロック２２，２
３，２６、及びタイミング発生回路２４を構成するため
の基本ゲート回路が示される。

【００２３】ｎｐｎ型バイポーラトランジスタ（以下、
単に「バイポーラトランジスタ」という）Ｑ２１と、バ
イポーラトランジスタＱ２２とが差動結合される。バイ
ポーラトランジスタＱ２１のコレクタ電極、及びバイポ
ーラトランジスタＱ２２のコレクタ電極は、それぞれ負
荷抵抗Ｒ２１、Ｒ２２を介して高電位側電源Ｖｃｃに結
合されるとともに、後段のバイポーラトランジスタＱ２
４、バイポーラトランジスタＱ２６のベース電極に結合
される。このバイポーラトランジスタＱ２４、バイポー
ラトランジスタＱ２６のエミッタ電極から相補レベルの
出力信号ＯＵＴ，ＯＵＴ＊が得られる。上記バイポーラ
トランジスタＱ２１、バイポーラトランジスタＱ２２の
エミッタ電極は、定電流源を形成するためのバイポーラ
トランジスタＱ２３に共通接続され、さらに抵抗２３を
介して低電位側電源Ｖｅｅに結合されている。また、上
記バイポーラトランジスタＱ２４のエミッタ電極は、定
電流源を形成するバイポーラトランジスタＱ２５、及び
それに直列接続された抵抗Ｒ２５を介して低電位側電源
Ｖｅｅに結合されている。さらに、上記バイポーラトラ
ンジスタＱ２６のエミッタ電極は、定電流源を形成する
バイポーラトランジスタＱ２７、及びそれに直列接続さ
れた抵抗Ｒ２４を介して低電位側電源Ｖｅｅに結合され
ている。上記バイポーラトランジスタＱ２３，バイポー
ラトランジスタＱ２５，バイポーラトランジスタＱ２７
のベース電極には、上記バイアス回路２５によって生成
された所定のバイアス電圧Ｖｃｓが供給され、それによ
って、上記バイポーラトランジスタＱ２３，バイポーラ
トランジスタＱ２５，バイポーラトランジスタＱ２７は
定電流源として機能する。

【００２４】ここで、先ず、シリコンのバンドギャップ
を利用して所定のバイアス電圧を得るための基本回路に
ついて、図２を参照しながら説明する。

【００２５】図２に示される回路は、所定のバイアス電
圧を出力するための出力回路ＯＣと、シリコンのバンド
ギャップを利用して所定電圧を得るためのバンドギャッ
プリファレンス回路ＢＣと、上記出力回路ＯＣを駆動す
るための駆動電圧を、上記バンドギャップリファレンス
回路ＢＣで得られた電圧に基づいて生成するためのトラ
ンジスタＱ２とを含む。出力回路ＯＣは、バイポーラト
ランジスタＱ７と抵抗Ｒ４とから成るエミッタホロワに
よって形成される。バンドギャップリファレンス回路Ｂ
Ｃは、バイポーラトランジスタＱ１，Ｑ４，Ｑ６と、抵
抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３とが結合されて成る。

【００２６】高電位側電源Ｖｃｃに結合された定電流源
ＩＦが設けられ、この定電流源ＩＦに、バイポーラトラ
ンジスタＱ１のコレクタ電極、及びバイポーラトランジ
スタＱ２、Ｑ５、Ｑ７のベース電極が共通接続されてお
り、バイポーラトランジスタＱ２、Ｑ５のベース電圧
が、そのままバイポーラトランジスタＱ７のベース電極
に供給されるようになっている。また、このバイポーラ
トランジスタＱ２、Ｑ５、Ｑ７のコレクタ電極は、高電
位側電源Ｖｃｃに結合され、さらに、それらのエミッタ
電極は、バンドギャップリファレンス回路ＢＣに結合さ
れる。つまり、バンドギャップＢＣの出力ノードＮの電
圧によって、バイポーラトランジスタＱ２、Ｑ５、Ｑ７
のベース電圧が決定され、それによって、バイポーラト
ランジスタＱ７のエミッタ電圧が決定されるようになっ
ている。

【００２７】上記バンドギャップリファレンス回路ＢＣ
は、次のように構成される。

【００２８】ダイオード結合されたバイポーラトランジ
スタＱ６が設けられ、それに抵抗Ｒ３を介してバイポー
ラトランジスタＱ５のエミッタ電極が結合される。バイ
ポーラトランジスタＱ６のエミッタ電極は低電位側電源
Ｖｓｓに結合される。バイポーラトランジスタＱ６のコ
レクタ電極及びベース電極に、バイポーラトランジスタ
Ｑ４のベース電極が結合される。このバイポーラトラン
ジスタＱ４のコレクタ電極は、バイポーラトランジスタ
Ｑ１のベース電極に結合されるとともに、抵抗Ｒ１を介
してバイポーラトランジスタＱ２のエミッタ電極に結合
される。このバイポーラトランジスタＱ４のエミッタ電
極は、抵抗Ｒ２を介して低電位側電源Ｖｓｓに結合され
る。また、上記バイポーラトランジスタＱ１のコレクタ
電極は定電流源ＩＦに結合され、エミッタ電極は低電位
側電源Ｖｓｓに結合される。

【００２９】バンドギャップリファレンス回路ＢＣにお
いては、シリコンのエネルギー・ギャップ（１．１ｅ
Ｖ）との関係で、ノードＮの電圧レベルが、１．１Ｖと
なるように回路定数が設定され、その場合において、最
も良好な温度補償特性が得られる。このとき、バイポー
ラトランジスタＱ２、Ｑ５のベース電極の電圧レベル
は、ｐｎ接合の順方向降下電圧を０．８Ｖとした場合
に、１．９Ｖ（＝１．１＋０．８）とされ、この電圧
が、そのままバイポーラトランジスタＱ７のベース電極
に供給される。この結果、バイポーラトランジスタＱ７
のエミッタ電極から得られるバイアス電圧Ｖｃｓは、
１．１Ｖ（＝１．９−０．８）とされる。

【００３０】ここで、従来技術によれば、バイポーラト
ランジスタＱ７の後段に、演算増幅器によるボルテージ
ホロワを設け、そのボルテージホロワを介して、多数の
ゲート回路にバイアス電圧Ｖｃｓを供給するようにして
いるが、本実施例においては、図１に示されるように、
出力回路ＯＣをエミッタホロワの多段構成とすることに
よって、ボルテージホロワを介在させずに、多数のゲー
ト回路へのバイアス電圧Ｖｃｓの供給を可能としてい
る。

【００３１】図１には、図６に示されるバイアス回路２
５の構成例が示される。

【００３２】図１に示されるバイアス回路が、図２に示
される基本構成と相違するのは、エミッタホロワの２段
結合により出力回路ＯＣを形成した点、及びトランジス
タＱ２とバンドギャップリファレンス回路ＢＣとの間
に、ダイオード接続されたバイポーラトランジスタＱ３
を設けた点であり、その他の構成については、図２に示
される基本構成と同じである。

【００３３】出力回路ＯＣは、バイポーラトランジスタ
Ｑ７と抵抗Ｒ４とから成る第１エミッタ回路と、バイポ
ーラトランジスタＱ７の後段に配置されたバイポーラト
ランジスタＱ８と抵抗Ｒ５とから成る第２エミッタ回路
とを含み、バイポーラトランジスタＱ８のエミッタ電極
からバイアス電圧Ｖｃｓを得るようにしている。この出
力回路ＯＣにおいて、バイポーラトランジスタＱ８は、
バイポーラトランジスタＱ７よりも大きなサイズのもの
を適用することができる。ドライバビリティを上げるに
は、単にサイズの大きなトランジスタを適用しただけで
は不十分である。そのようなトランジスタを前段回路で
十分に駆動する必要がある。図１に示される出力回路Ｏ
Ｃでは、バイポーラトランジスタＱ７のエミッタホロワ
によって、バイポーラトランジスタＱ８のエミッタホロ
ワを駆動するようにしているため、この出力回路ＯＣと
してのドライバビリティは、図２に示される回路よりも
大きくなる。

【００３４】また、そのように、バイポーラトランジス
タＱ８によるエミッタホロワを追加した場合において、
バイアス電圧Ｖｃｓのレベルを、図２に示される回路と
等しくするため、ダイオード特性を有する回路が設けら
れる。そのような回路は、ダイオード接続されたバイポ
ーラトランジスタＱ３によって構成される。バンドギャ
ップリファレンス回路ＢＣにおいては、シリコンのエネ
ルギー・ギャップ（１．１ｅＶ）との関係で、ノードＮ
の電圧レベルが、１．１Ｖとなるように回路定数が設定
されており、ノードＮの電圧レベルは、１．１Ｖとされ
る。そこで、ダイオード接続されたバイポーラトランジ
スタＱ３を設け、図２に示される回路に比べて、バイポ
ーラトランジスタＱ２のエミッタ電圧を、ダイオード接
続されたバイポーラトランジスタＱ３の順方向の降下電
圧分（０．８Ｖ）だけ、上げるようにしている。それに
より、バイポーラトランジスタＱ２、バイポーラトラン
ジスタＱ５、バイポーラトランジスタＱ７のベース電圧
は、２．７Ｖとなる。この結果、バイポーラトランジス
タＱ７のエミッタ電圧は、１．９Ｖ（＝２．７−０．
８）となり、それが、バイポーラトランジスタＱ８のベ
ース電極に供給されることになるから、このバイポーラ
トランジスタＱ８のエミッタ電圧は、１．１Ｖ（＝１．
９−０．８）となり、図２に示される回路と等しいバイ
アス電圧Ｖｃｓが得られる。つまり、バイポーラトラン
ジスタＱ８によるエミッタホロワを追加したにもかかわ
らず、ダイオード接続されたバイポーラトランジスタＱ
３を設けることによって、所望のバイアス電圧Ｖｃｓを
得ることができる。

【００３５】上記実施例によれば、以下の作用効果を得
ることができる。

【００３６】（１）バイポーラトランジスタＱ３とバン
ドギャップリファレンス回路ＢＣとの間に、ダイオード
接続されたバイポーラトランジスタＱ３を設けることに
よって、バイポーラトランジスタＱ２のベース電圧、す
なわち、出力回路ＯＣの駆動電圧を０．８Ｖ引き上げる
ことができるので、この出力回路ＯＣにおけるバイポー
ラトランジスタＱ７の後段にバイポーラトランジスタＱ
８によるエミッタホロワを付加したにもかかわらず、所
望のバイアス電圧Ｖｃｓ（＝１．１Ｖ）を得ることがで
きる。そして、上記のようにバイポーラトランジスタＱ
７の後段にバイポーラトランジスタＱ８によるエミッタ
ホロワを付加することにより、この出力回路ＯＣのドラ
イバビリティを上げることができ、この出力回路ＯＣか
ら出力されるバイアス電圧Ｖｃｓを、図６に示される多
重機能ブロック２２，２３，２６、及びタイミング発生
回路２４に安定に供給することができるので、出力回路
ＯＣの後段に、ボルテージホロワを設ける必要が無い。
このように、比較的簡単な構成によって、ドライバビリ
ティの大きなバイアス回路を得ることができる。

【００３７】（２）上記（１）の作用効果を得るのに、
図２に示される基本回路と比較して追加された素子は、
バイポーラトランジスタＱ８、Ｑ３、及び抵抗Ｒ５の３
点であり、図２に示される回路の後段に、演算増幅器に
よるボルテージホロワ（しかも、良好な特性を得るため
に比較的複雑なもの）を配置する場合に比べて、半導体
チップの占有面積低減が可能とされる。

【００３８】次に、上記バイアス回路２５の他の構成例
について、図３〜図５を参照しながら説明する。尚、同
一機能を有するものには同一符号を付すことによって、
その詳細な説明を省略する。

【００３９】図３に示されるバイアス回路では、図１に
示される定電流源ＩＦに代えて抵抗Ｒ３３が設けられて
いる。また、バイポーラトランジスタＱ２のコレクタ電
極が抵抗Ｒ３４を介して高電位側電源Ｖｃｃに結合さ
れ、バイポーラトランジスタＱ５のコレクタ電極が抵抗
Ｒ３８を介して高電位側電源Ｖｃｃに結合されている。
そして、バイポーラトランジスタＱ５のエミッタ電極と
抵抗Ｒ３との間に、ダイオード接続されたバイポーラト
ランジスタＱ３９が設けられ、このバイポーラトランジ
スタＱ３９の順方向電圧降下を利用して、バイポーラト
ランジスタＱ５のエミッタ電圧を高くしている。さら
に、バンドギャップリファレンス回路ＢＣでは、バイポ
ーラトランジスタＱ３８と、このバイポーラトランジス
タＱ３８に結合された抵抗Ｒ３７が設けられている。バ
イポーラトランジスタＱ３８のベース電極は、バイポー
ラトランジスタＱ４、バイポーラトランジスタＱ６のベ
ース電極に共通接続され、エミッタ電極は、抵抗Ｒ３７
を介して低電位側電源Ｖｓｓに結合され、コレクタ電極
は、バイポーラトランジスタＱ４のコレクタ電極や、バ
イポーラトランジスタＱ１のベース電極に結合されてい
る。

【００４０】このように構成しても、図６に示される回
路に対して、バイポーラトランジスタＱ２のベース電
圧、すなわち、出力回路ＯＣの駆動電圧を０．８Ｖ上げ
ることができ、この出力回路ＯＣにおけるバイポーラト
ランジスタＱ７の後段にバイポーラトランジスタＱ８に
よるエミッタホロワを付加することにより、所定のバイ
アス電圧Ｖｃｓを得ることができるので、上記実施例の
場合と同様の作用効果を得ることができる。

【００４１】図４に示されるバイアス回路では、バイポ
ーラトランジスタＱ４３とそれに結合された抵抗Ｒ４１
によるエミッタホロワ回路が付加されることによって、
エミッタホロワの３段結合によって出力回路ＯＣが形成
されている。また、このように、エミッタホロワの３段
結合によって出力回路ＯＣを形成した場合において、上
記実施例の場合と同一のバイアス電圧Ｖｃｓを得るよう
にするため、ダイオード接続されたバイポーラトランジ
スタＱ４１がバイポーラトランジスタＱ３に直列接続さ
れ、同様にダイオード接続されたバイポーラトランジス
タＱ４２がバイポーラトランジスタＱ３９に直列接続さ
れている。すなわち、それぞれダイオード接続されたバ
イポーラトランジスタＱ３、Ｑ４１によって、バイポー
ラトランジスタＱ２のベース電圧を３．５Ｖとなるよう
にしており、それにより、出力回路ＯＣから得られるバ
イアス電圧Ｖｃｓは、１．１Ｖとなり、上記実施例の場
合と等しくなる。このように構成しても上記実施例の場
合と同様の作用効果を得ることができる。また、この場
合、出力回路ＯＣが、エミッタホロワの３段結合とされ
ているため、バイポーラトランジスタＱ４３として、よ
りサイズの大きなトランジスタを適用しても、バイポー
ラトランジスタＱ７、バイポーラトランジスタＱ８によ
って、それを十分に駆動することができるので、ドライ
バビリティの向上を図る上で、さらに有利となる。

【００４２】図５には、上記バイアス回路２５の変形例
が示される。

【００４３】図５に示されるバイアス回路では、図４に
示される構成に対して、バイポーラトランジスタＱ４３
を設けない代りに、バイポーラトランジスタＱ７のエミ
ッタ電極に、ダイオード接続されたバイポーラトランジ
スタＱ５１が設けられ、このバイポーラトランジスタＱ
５１によって、バイポーラトランジスタＱ８のベース電
圧を、０．８Ｖ低くするようにしている。このように構
成しても、上記実施例と同様の作用効果が得られる。

【００４４】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００４５】例えば、上記実施例ではダイオード接続さ
れたトランジスタを１個、若しくは２個直列接続するよ
うにしたが、３個以上直列接続し、それに対応して、出
力回路のエミッタホロワの結合段数を増やすことができ
る。

【００４６】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である多重化
回路に適用した場合について説明したが、本発明はそれ
に限定されるものではなく、ゲート回路へ供給されるバ
イアス電圧を生成するための回路として、各種半導体集
積回路に広く適用することができる。

【００４７】本発明は、少なくともシリコンのバンドギ
ャップを利用して所定電圧を得るためのバンドギャップ
リファレンス回路を含むことを条件に適用することがで
きる。

【００４８】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００４９】すなわち、ダイオード特性を有する回路を
設けたことにより、バンドギャップリファレンス回路に
よる温度補償を生かした状態で、上記出力回路を駆動す
るための駆動電圧を上昇させることができるので、バイ
アス回路の出力電圧レベルに影響を与えること無しに、
上記出力回路へのエミッタホロワの追加が可能とされ、
それによりバイアス回路のドライバビリティの向上を図
ることができる。また、エミッタホロワを複数段結合し
て出力回路を形成し、この場合の出力回路の駆動電圧の
レベル不足分を補うための手段として、ダイオード接続
されたトランジスタを設けたことにより、比較的小規模
な回路構成でありながら、ドライバビリティの大きなバ
イアス回路を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例である多重化回路に含まれる
バイアス回路の構成例回路図である。

【図２】バイアス回路の基本構成を示す回路図である。

【図３】図１に示されるバイアス回路の変形例回路図で
ある。

【図４】図１に示されるバイアス回路の変形例回路図で
ある。

【図５】図１に示されるバイアス回路の変形例回路図で
ある。

【図６】上記多重化回路の構成例ブロック図である。

【図７】上記多重化回路に含まれる基本ゲート回路の構
成例回路図である。

【符号の説明】

２２，２３，２６ 多重機能ブロック ２４ タイミング発生回路 ２５ バイアス回路 ＢＣ バンドギャップリファレンス回路 ＯＣ 出力回路 ＩＦ 定電流源 Ｖｃｓ バイアス電圧 Ｖｃｃ 高電位側電源 Ｖｓｓ 低電位側電源 Ｑ１〜Ｑ８，Ｑ３８，Ｑ３９，Ｑ４１，Ｑ４２，Ｑ４
３，Ｑ５１ バイポーラトランジスタ Ｒ１〜Ｒ５，Ｒ３３，Ｒ３４，Ｒ３７，Ｒ３８，Ｒ４１
抵抗

Claims (3)

【特許請求の範囲】
1. 【請求項１】 所定のバイアス電圧を出力するための出
   力回路と、シリコンのバンドギャップを利用して所定電
   圧を得るためのバンドギャップリファレンス回路と、上
   記出力回路を駆動するための駆動電圧を、上記バンドギ
   ャップリファレンス回路で得られた電圧に基づいて生成
   するためのトランジスタとを含み、このトランジスタと
   上記バンドギャップリファレンス回路との間に、上記駆
   動電圧を上昇させるためのダイオード特性を有する回路
   を設けたことを特徴とするバイアス回路。
2. 【請求項２】 所定のバイアス電圧を出力するための出
   力回路と、シリコンのバンドギャップを利用して所定電
   圧を得るためのバンドギャップリファレンス回路と、上
   記出力回路を駆動するための駆動電圧を、上記バンドギ
   ャップリファレンス回路で得られた電圧に基づいて生成
   するためのトランジスタとを含むバイアス回路におい
   て、エミッタホロワを複数段結合して上記出力回路を形
   成し、この場合の出力回路の駆動電圧のレベル不足分を
   補うための手段として、上記トランジスタと上記バンド
   ギャップリファレンス回路との間に、ダイオード接続さ
   れたトランジスタを設けたことを特徴とするバイアス回
   路。
3. 【請求項３】 入力されたパラレルデータをシリアルデ
   ータに多重化するための複数の機能ブロックと、この機
   能ブロックにバイアス電圧を供給するためのバイアス回
   路とを含む多重化回路において、上記バイアス回路とし
   て、請求項１又は２記載のバイアス回路を適用して成る
   ことを特徴とする多重化回路。