JPH08126320A - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JPH08126320A JPH08126320A JP27970394A JP27970394A JPH08126320A JP H08126320 A JPH08126320 A JP H08126320A JP 27970394 A JP27970394 A JP 27970394A JP 27970394 A JP27970394 A JP 27970394A JP H08126320 A JPH08126320 A JP H08126320A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- circuit
- transformer
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】高入力電圧または軽負荷条件でも、平滑コンデ
ンサの電圧を低く設定することを可能とし、小型化、高
力率、高効率のスイッチング電源の提供。 【構成】交流電源２０に接続された全波整流器２１の出
力端子間に平滑コンデンサ３２が接続され、平滑コンデ
ンサ３２の端子間にトランスの一次巻線２８とスイッチ
素子３３の直列回路が接続され、全波整流器２１と平滑
コンデンサ３２の間に、インダクタ２６と制御巻線３１
との直列が接続され、二次巻線２９に整流平滑回路３４
が接続され、その出力側に負荷３７が接続されと共に、
スイッチ素子３３を制御する制御回路３８とを備えたス
イッチング電源において、制御回路３８に平滑コンデン
サ電圧検出部５３と、三次巻線３０により与えられる負
トリガを遅延せしめる遅延回路５４を備え、平滑コンデ
ンサ３２の電圧が規定の電圧になるようにスイッチ素子
３３を制御する。
ンサの電圧を低く設定することを可能とし、小型化、高
力率、高効率のスイッチング電源の提供。 【構成】交流電源２０に接続された全波整流器２１の出
力端子間に平滑コンデンサ３２が接続され、平滑コンデ
ンサ３２の端子間にトランスの一次巻線２８とスイッチ
素子３３の直列回路が接続され、全波整流器２１と平滑
コンデンサ３２の間に、インダクタ２６と制御巻線３１
との直列が接続され、二次巻線２９に整流平滑回路３４
が接続され、その出力側に負荷３７が接続されと共に、
スイッチ素子３３を制御する制御回路３８とを備えたス
イッチング電源において、制御回路３８に平滑コンデン
サ電圧検出部５３と、三次巻線３０により与えられる負
トリガを遅延せしめる遅延回路５４を備え、平滑コンデ
ンサ３２の電圧が規定の電圧になるようにスイッチ素子
３３を制御する。
Description
【０００１】
【産業上の利用分野】本発明は、交流を入力とするスイ
ッチング式直流安定化電源装置に関するものである。
ッチング式直流安定化電源装置に関するものである。
【０００２】
【従来の技術】図９に本願出願人の出願に係る特願平５
−１７７３７９号にて提案されたスイッチング電源の構
成例を示す。図９において。２０は商用交流電源、２１
は全波整流器でダイオード２２，２３，２４，２５から
構成されている。２６はインダクタ、２７はトランスで
一次巻線２８，二次巻線２９，三次巻線３０，制御巻線
３１から構成されている。３２は平滑コンデンサ、３３
はスイッチ素子、３４は整流平滑回路でダイオード３
５，コンデンサ３６から構成されている。３７は負荷、
３８は制御回路である。
−１７７３７９号にて提案されたスイッチング電源の構
成例を示す。図９において。２０は商用交流電源、２１
は全波整流器でダイオード２２，２３，２４，２５から
構成されている。２６はインダクタ、２７はトランスで
一次巻線２８，二次巻線２９，三次巻線３０，制御巻線
３１から構成されている。３２は平滑コンデンサ、３３
はスイッチ素子、３４は整流平滑回路でダイオード３
５，コンデンサ３６から構成されている。３７は負荷、
３８は制御回路である。
【０００３】このスイッチング電源の回路動作は、商用
交流電源２０の入力を全波整流器２１で整流し、平滑コ
ンデンサ３２でリプルの少ない直流に平滑した後、スイ
ッチ素子３３を入力商用交流周波数より高い周波数でオ
ン、オフさせることによって、トランス２７の一次巻線
２８に交流電圧が与えられ、その出力はトランス２７の
二次巻線２９から整流平滑回路３４に与えられて整流平
滑し、直流の出力電圧として負荷に与える基本動作にお
いて、スイッチ素子３３がオフになると、インダクタ２
６の電流はトランス２７の制御巻線３１を介して、平滑
コンデンサ３２に流れ込み、同時にトランス２７の制御
巻線３１を流れた結果、それに対応する電流が、トラン
ス２７の三次巻線３０から制御回路３８に流れ、スイッ
チ素子３３を制御するものである。即ち、この様な電流
の流れでスイッチ素子３３がオフの期間には、インダク
タ２６に蓄えられたエネルギーが、平滑コンデンサ３２
と制御回路３８に送られることになり、従来のスイッチ
ング電源に比較し、高力率で高効率のスイッチング電源
を得ることができたものである。
交流電源２０の入力を全波整流器２１で整流し、平滑コ
ンデンサ３２でリプルの少ない直流に平滑した後、スイ
ッチ素子３３を入力商用交流周波数より高い周波数でオ
ン、オフさせることによって、トランス２７の一次巻線
２８に交流電圧が与えられ、その出力はトランス２７の
二次巻線２９から整流平滑回路３４に与えられて整流平
滑し、直流の出力電圧として負荷に与える基本動作にお
いて、スイッチ素子３３がオフになると、インダクタ２
６の電流はトランス２７の制御巻線３１を介して、平滑
コンデンサ３２に流れ込み、同時にトランス２７の制御
巻線３１を流れた結果、それに対応する電流が、トラン
ス２７の三次巻線３０から制御回路３８に流れ、スイッ
チ素子３３を制御するものである。即ち、この様な電流
の流れでスイッチ素子３３がオフの期間には、インダク
タ２６に蓄えられたエネルギーが、平滑コンデンサ３２
と制御回路３８に送られることになり、従来のスイッチ
ング電源に比較し、高力率で高効率のスイッチング電源
を得ることができたものである。
【０００４】この回路における制御回路３８の具体的回
路構成は、図１０に示すように出力電圧検出器５１，フ
ォトカプラ５２，制御ＩＣ５０から構成され、出力電圧
が規定の電圧を越えるとフォトカプラ５２が導通し、制
御ＩＣ５０がスイッチ素子３３をオフさせ、トランス２
７に蓄えられたエネルギーが二次巻線２９側に供給され
終わると、トランス２７の極性が反転し、三次巻線３０
の負トリガを制御ＩＣ５０が検出することにより、スイ
ッチ素子３３をオンさせるものである。
路構成は、図１０に示すように出力電圧検出器５１，フ
ォトカプラ５２，制御ＩＣ５０から構成され、出力電圧
が規定の電圧を越えるとフォトカプラ５２が導通し、制
御ＩＣ５０がスイッチ素子３３をオフさせ、トランス２
７に蓄えられたエネルギーが二次巻線２９側に供給され
終わると、トランス２７の極性が反転し、三次巻線３０
の負トリガを制御ＩＣ５０が検出することにより、スイ
ッチ素子３３をオンさせるものである。
【０００５】
【発明が解決しようとする課題】しかしながら、前述し
た従来のスイッチング電源の回路構成では、軽負荷時に
おいて平滑コンデンサ３２から放出される電荷量よりも
制御巻線３１から流入する電荷量が増大し、平滑コンデ
ンサ３２の電圧が上昇する。このため、平滑コンデンサ
３２には高耐圧のコンデンサを必要とすると共に、スイ
ッチ素子３３に印加される電圧も増大することから、ス
イッチ素子３３も高耐圧の素子を必要とする。従って、
一般に高耐圧のスイッチ素子は低耐圧のものに比較し電
流導通時の損失が大きくなるため、全体の効率も低下す
るという問題が生じる。本発明は上記の点に鑑みなされ
たもので、高入力電圧あるいは軽負荷の条件下において
も、平滑コンデンサ３２の電圧を抑制することにより大
型化を防ぎ、またスイッチ素子３３の大型化及び損失の
増大を避けることにより、小型で高効率の交流入力のス
イッチング電源を提供するものである。
た従来のスイッチング電源の回路構成では、軽負荷時に
おいて平滑コンデンサ３２から放出される電荷量よりも
制御巻線３１から流入する電荷量が増大し、平滑コンデ
ンサ３２の電圧が上昇する。このため、平滑コンデンサ
３２には高耐圧のコンデンサを必要とすると共に、スイ
ッチ素子３３に印加される電圧も増大することから、ス
イッチ素子３３も高耐圧の素子を必要とする。従って、
一般に高耐圧のスイッチ素子は低耐圧のものに比較し電
流導通時の損失が大きくなるため、全体の効率も低下す
るという問題が生じる。本発明は上記の点に鑑みなされ
たもので、高入力電圧あるいは軽負荷の条件下において
も、平滑コンデンサ３２の電圧を抑制することにより大
型化を防ぎ、またスイッチ素子３３の大型化及び損失の
増大を避けることにより、小型で高効率の交流入力のス
イッチング電源を提供するものである。
【０００６】
【課題を解決するための手段】本発明のスイッチング電
源は、交流電源に接続された全波整流器と、該全波整流
器の出力端子間に接続された平滑コンデンサと、該平滑
コンデンサの端子間に接続されたトランスの一次巻線と
スイッチ素子との直列回路と、前記全波整流器と前記平
滑コンデンサとの間に接続されたインダクタと前記トラ
ンスの制御巻線との直列回路と、前記トランスの二次巻
線に接続されると共にその出力端子に負荷が接続される
整流平滑回路と、該整流平滑回路の出力端子と前記スイ
ッチ素子との間に接続され該整流平滑回路の出力電圧を
所定の電圧になるように該スイッチ素子を制御する制御
回路とを有するスイッチング電源において、前記トラン
スに三次巻線を設けると共に、前記制御回路には前記平
滑コンデンサの電圧を検知する平滑コンデンサ電圧検出
部５３と、該平滑コンデンサ電圧検出部５３が前記平滑
コンデンサの電圧が所定の電圧以上を検出した場合に前
記トランスの三次巻線により与えられる負トリガを遅延
せしめ、前記スイッチ素子の動作を遅延せしめるディレ
イ回路とを備えたものである。
源は、交流電源に接続された全波整流器と、該全波整流
器の出力端子間に接続された平滑コンデンサと、該平滑
コンデンサの端子間に接続されたトランスの一次巻線と
スイッチ素子との直列回路と、前記全波整流器と前記平
滑コンデンサとの間に接続されたインダクタと前記トラ
ンスの制御巻線との直列回路と、前記トランスの二次巻
線に接続されると共にその出力端子に負荷が接続される
整流平滑回路と、該整流平滑回路の出力端子と前記スイ
ッチ素子との間に接続され該整流平滑回路の出力電圧を
所定の電圧になるように該スイッチ素子を制御する制御
回路とを有するスイッチング電源において、前記トラン
スに三次巻線を設けると共に、前記制御回路には前記平
滑コンデンサの電圧を検知する平滑コンデンサ電圧検出
部５３と、該平滑コンデンサ電圧検出部５３が前記平滑
コンデンサの電圧が所定の電圧以上を検出した場合に前
記トランスの三次巻線により与えられる負トリガを遅延
せしめ、前記スイッチ素子の動作を遅延せしめるディレ
イ回路とを備えたものである。
【０００７】
【実施例】図１は本発明の実施例を示すもので、図９に
示した従来例と同一部分は同一符号で示し、その説明を
省略する。図１において４２は制御回路で、図５にその
原理図を示してある。この制御回路４２は、図１０に示
した従来の制御回路３８に、平滑コンデンサ電圧検出器
５３とディレイ回路５４を付加したものである。その動
作は、平滑コンデンサ電圧検出器５３が平滑コンデンサ
３２の電圧を検出し、その電圧が規定の電圧となるよう
に、三次巻線３０の負トリガが制御ＩＣ５０に伝わる遅
延時間をディレイ回路５４が制御するようにしものであ
る。この制御回路４２の具体例としては、図６に示すよ
うに、出力電圧検出器５１，フォトカプラ５２、制御Ｉ
Ｃ５０と、比較器６１，抵抗６２，６３を備えた平滑コ
ンデンサ電圧検出器５３、およびダイオード５５，抵抗
５６，ＦＥＴ５７，ダイオード５８，抵抗５９，コンデ
ンサ６０を備えたディレイ回路５４とから構成されてい
る。
示した従来例と同一部分は同一符号で示し、その説明を
省略する。図１において４２は制御回路で、図５にその
原理図を示してある。この制御回路４２は、図１０に示
した従来の制御回路３８に、平滑コンデンサ電圧検出器
５３とディレイ回路５４を付加したものである。その動
作は、平滑コンデンサ電圧検出器５３が平滑コンデンサ
３２の電圧を検出し、その電圧が規定の電圧となるよう
に、三次巻線３０の負トリガが制御ＩＣ５０に伝わる遅
延時間をディレイ回路５４が制御するようにしものであ
る。この制御回路４２の具体例としては、図６に示すよ
うに、出力電圧検出器５１，フォトカプラ５２、制御Ｉ
Ｃ５０と、比較器６１，抵抗６２，６３を備えた平滑コ
ンデンサ電圧検出器５３、およびダイオード５５，抵抗
５６，ＦＥＴ５７，ダイオード５８，抵抗５９，コンデ
ンサ６０を備えたディレイ回路５４とから構成されてい
る。
【０００８】次に、図６の制御回路４２と共に図１のス
イッチング電源の動作を説明する。整流平滑回路３４の
出力電圧が規定の電圧を越えると、これを出力電圧検出
器５１が検知しフォトカプラ５２を導通させ、制御ＩＣ
５０がスイッチ素子３３をオフさせる。このオフ動作に
よりトランス２７に蓄えられたエネルギーが二次巻線２
９側に供給され終わると、トランス２７の三次巻線３０
の極性が反転する。このとき平滑コンデンサ３２の電圧
が規定の値より低い場合には、平滑コンデンサ電圧検出
部５３がＦＥＴ５７をオンさせる。従って、三次巻線３
０の負トリガは、ダイオード５８、低い抵抗値に設定さ
れている抵抗５９を通ってコンデンサ６０を放電するこ
とにより、制御ＩＣ５０の負トリガとしての入力は三次
巻線３０の反転に対してほとんど遅延されい。このとき
のスイッチ素子３３の動作波形を図７（ａ）に示す。
イッチング電源の動作を説明する。整流平滑回路３４の
出力電圧が規定の電圧を越えると、これを出力電圧検出
器５１が検知しフォトカプラ５２を導通させ、制御ＩＣ
５０がスイッチ素子３３をオフさせる。このオフ動作に
よりトランス２７に蓄えられたエネルギーが二次巻線２
９側に供給され終わると、トランス２７の三次巻線３０
の極性が反転する。このとき平滑コンデンサ３２の電圧
が規定の値より低い場合には、平滑コンデンサ電圧検出
部５３がＦＥＴ５７をオンさせる。従って、三次巻線３
０の負トリガは、ダイオード５８、低い抵抗値に設定さ
れている抵抗５９を通ってコンデンサ６０を放電するこ
とにより、制御ＩＣ５０の負トリガとしての入力は三次
巻線３０の反転に対してほとんど遅延されい。このとき
のスイッチ素子３３の動作波形を図７（ａ）に示す。
【０００９】これに対して、平滑コンデンサ３２の電圧
が規定の値より高い場合には、平滑コンデンサ電圧検出
部５３がＦＥＴ５７をオフにさせる。従って、三次巻線
の負トリガが、高い抵抗値に設定されている抵抗５６を
通ってコンデンサ６０を放電することにより、制御ＩＣ
５０の負トリガとしての入力は三次巻線３０の反転に対
して遅れて伝達される。これによりスイッチ素子３３の
オンが遅れ、平滑コンデンサ３２の電圧が低下する。こ
のときのスイッチ素子３３の動作波形を図７（ｂ）に示
す。平滑コンデンサ３２を規定の電圧に保つには、平滑
コンデンサ電圧検出部５３がＦＥＴ５７を活性領域で制
御する必要がある。本発明の一実施例回路として示した
図１における負荷容量（出力電流）に対する平滑コンデ
ンサ３２の電圧と、従来の回路例として示した図９の場
合のそれとを対応させて図８に示す。この図８から明ら
かなように、本発明の制御回路４２を用いたスイッチン
グ電源は、出力電圧の定電圧性を保ちながら、平滑コン
デンサ３２の電圧を規定の値以下に制御することが可能
となる。
が規定の値より高い場合には、平滑コンデンサ電圧検出
部５３がＦＥＴ５７をオフにさせる。従って、三次巻線
の負トリガが、高い抵抗値に設定されている抵抗５６を
通ってコンデンサ６０を放電することにより、制御ＩＣ
５０の負トリガとしての入力は三次巻線３０の反転に対
して遅れて伝達される。これによりスイッチ素子３３の
オンが遅れ、平滑コンデンサ３２の電圧が低下する。こ
のときのスイッチ素子３３の動作波形を図７（ｂ）に示
す。平滑コンデンサ３２を規定の電圧に保つには、平滑
コンデンサ電圧検出部５３がＦＥＴ５７を活性領域で制
御する必要がある。本発明の一実施例回路として示した
図１における負荷容量（出力電流）に対する平滑コンデ
ンサ３２の電圧と、従来の回路例として示した図９の場
合のそれとを対応させて図８に示す。この図８から明ら
かなように、本発明の制御回路４２を用いたスイッチン
グ電源は、出力電圧の定電圧性を保ちながら、平滑コン
デンサ３２の電圧を規定の値以下に制御することが可能
となる。
【００１０】図２〜図４は本発明の他の実施例回路図
で、その動作は図５または図６の制御回路を用いること
によって、同様の結果を得ることができる。図２の実施
例は、図１で示した実施例のインダクタ２６とトランス
２７の制御巻線３１との間にコンデンサ３９を設けると
共に、このコンデンサ３９と制御巻線３１との直列回路
に並列にダイオード４０を設けたものである。この回路
の動作は、スイッチ素子３３がオンの場合、インダクタ
２６の電流はコンデンサ３９を介してトランス２７の制
御巻線３１と一次巻線２８、およびスイッチ素子３３を
通って流れるので、コンデンサ３９が電圧を持ち始め、
その電圧が平滑コンデンサ３２の電圧より高くなると、
インダクタ２６の電流はダイオード４０を通って平滑コ
ンデンサ３２に流れ込むことになる。従って、スイッチ
素子３３がオンしているにも拘らず、インダクタ２６の
昇圧時間を短くし、これは入力電圧が高いほど昇圧時間
を短くする作用がある。
で、その動作は図５または図６の制御回路を用いること
によって、同様の結果を得ることができる。図２の実施
例は、図１で示した実施例のインダクタ２６とトランス
２７の制御巻線３１との間にコンデンサ３９を設けると
共に、このコンデンサ３９と制御巻線３１との直列回路
に並列にダイオード４０を設けたものである。この回路
の動作は、スイッチ素子３３がオンの場合、インダクタ
２６の電流はコンデンサ３９を介してトランス２７の制
御巻線３１と一次巻線２８、およびスイッチ素子３３を
通って流れるので、コンデンサ３９が電圧を持ち始め、
その電圧が平滑コンデンサ３２の電圧より高くなると、
インダクタ２６の電流はダイオード４０を通って平滑コ
ンデンサ３２に流れ込むことになる。従って、スイッチ
素子３３がオンしているにも拘らず、インダクタ２６の
昇圧時間を短くし、これは入力電圧が高いほど昇圧時間
を短くする作用がある。
【００１１】また、スイッチ素子３３がオフの期間に
は、インダクタ２６の電流はダイオード４０を介して平
滑コンデンサ３２に流れ込み、また同時にトランス２７
の制御巻線３１からの励磁電流が、コンデンサ３９とダ
イオード４０を通って流れ、コンデンサ３９はスイッチ
素子３３がオン期間とは逆方向に充電され電圧が下が
る。即ち、この実施例では、インダクタ２６の昇圧時間
が、入力電圧が高いほど短くなるため、インダクタ２６
の電流がスイッチ素子３３がオフの期間に、零アンペア
に戻らない連続方のモードであっても、入力電流波形
が、概ね正弦波に対応した波形になり、力率が高くな
る。
は、インダクタ２６の電流はダイオード４０を介して平
滑コンデンサ３２に流れ込み、また同時にトランス２７
の制御巻線３１からの励磁電流が、コンデンサ３９とダ
イオード４０を通って流れ、コンデンサ３９はスイッチ
素子３３がオン期間とは逆方向に充電され電圧が下が
る。即ち、この実施例では、インダクタ２６の昇圧時間
が、入力電圧が高いほど短くなるため、インダクタ２６
の電流がスイッチ素子３３がオフの期間に、零アンペア
に戻らない連続方のモードであっても、入力電流波形
が、概ね正弦波に対応した波形になり、力率が高くな
る。
【００１２】図３の実施例は、図１で示した実施例のス
イッチ素子３３の両端子間に、コンデンサ４１を接続し
たものである。この回路の動作は、スイッチ素子３３が
オフの期間にトランス２７の励磁電流が零アンペアにリ
セットされた後に、トランス２７の励磁インダクタンス
とコンデンサ５０が共振して、スイッチ素子３３がオン
する前に、スイッチ素子３３の端子間電圧を零ボルト近
辺まで下げてくれるので、スイッチ素子３３のターン・
オン時のスイッチング損失を減少させることができるも
のである。図４の実施例は、図１に対する前述した図２
と図３の実施例の変更箇所の双方を設けたものであり、
その作用は両者の作用効果を兼ね備えたものとなる。
イッチ素子３３の両端子間に、コンデンサ４１を接続し
たものである。この回路の動作は、スイッチ素子３３が
オフの期間にトランス２７の励磁電流が零アンペアにリ
セットされた後に、トランス２７の励磁インダクタンス
とコンデンサ５０が共振して、スイッチ素子３３がオン
する前に、スイッチ素子３３の端子間電圧を零ボルト近
辺まで下げてくれるので、スイッチ素子３３のターン・
オン時のスイッチング損失を減少させることができるも
のである。図４の実施例は、図１に対する前述した図２
と図３の実施例の変更箇所の双方を設けたものであり、
その作用は両者の作用効果を兼ね備えたものとなる。
【００１３】
【発明の効果】以上説明したように、従来の主要回路を
そのままとし、スイッチ素子３３のオンするタイミング
を変えるだけで、高入力電圧または軽負荷条件において
も、平滑コンデンサ３２の電圧を低く設定することが可
能となることから、平滑コンデンサ３２を低耐圧のもの
にし得ると共に、スイッチ素子３３を低耐圧でオン抵抗
の小さいものが使用でき、スイッチング電源の小型化と
共に、高力率，高効率化を図ることができる。
そのままとし、スイッチ素子３３のオンするタイミング
を変えるだけで、高入力電圧または軽負荷条件において
も、平滑コンデンサ３２の電圧を低く設定することが可
能となることから、平滑コンデンサ３２を低耐圧のもの
にし得ると共に、スイッチ素子３３を低耐圧でオン抵抗
の小さいものが使用でき、スイッチング電源の小型化と
共に、高力率，高効率化を図ることができる。
【図１】本発明の一実施例回路図である。
【図２】本発明の他の実施例回路図である。
【図３】本発明の他の実施例回路図である。
【図４】本発明の他の実施例回路図である。
【図５】本発明の制御回路原理図である。
【図６】本発明の一実施例制御回路図である。
【図７】本発明におけるスイッチ素子３３の動作波形図
である。
である。
【図８】本発明と従来例との平滑コンデンサ３２の電圧
特性の比較図である。
特性の比較図である。
【図９】従来の回路図である。
【図１０】従来の制御回路図である。
２０ 商用交流電源 ２１ 全波整流器 ２２，２３，２４，２５，３５，４０，５５，５８ ダ
イオード ２６ インダクタ ２７ トランス ２８ トランスの一次巻線 ２９ トランスの二次巻線 ３０ トランスの三次巻線 ３１ トランスの制御巻線 ３２ 平滑コンデンサ ３３ スイッチ素子 ３４ 整流平滑回路 ３６，３９，４１，６０ コンデンサ ３７ 負荷 ３８，４２ 制御回路 ５０ 制御用ＩＣ ５１ 出力電圧検出器 ５２ フォトカプラ ５３ 平滑コンデンサ電圧検出部 ５４ ディレイ回路 ５６，５９，６２，６３ 抵抗 ５７ ＦＥＴ ６１ 比較器
イオード ２６ インダクタ ２７ トランス ２８ トランスの一次巻線 ２９ トランスの二次巻線 ３０ トランスの三次巻線 ３１ トランスの制御巻線 ３２ 平滑コンデンサ ３３ スイッチ素子 ３４ 整流平滑回路 ３６，３９，４１，６０ コンデンサ ３７ 負荷 ３８，４２ 制御回路 ５０ 制御用ＩＣ ５１ 出力電圧検出器 ５２ フォトカプラ ５３ 平滑コンデンサ電圧検出部 ５４ ディレイ回路 ５６，５９，６２，６３ 抵抗 ５７ ＦＥＴ ６１ 比較器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺沢 潔 埼玉県飯能市南町10番13号 新電元工業株 式会社工場内 (72)発明者 関根 豊 埼玉県飯能市南町10番13号 新電元工業株 式会社工場内 (72)発明者 渡辺 晴夫 埼玉県飯能市南町10番13号 新電元工業株 式会社工場内
Claims (3)
- 【請求項１】 交流電源に接続された全波整流器と、該
全波整流器の出力端子間に接続された平滑コンデンサ
と、該平滑コンデンサの端子間に接続されたトランスの
一次巻線とスイッチ素子との直列回路と、前記全波整流
器と前記平滑コンデンサとの間に接続されたインダクタ
と前記トランスの制御巻線との直列回路と、前記トラン
スの二次巻線に接続されると共にその出力端子に負荷が
接続される整流平滑回路と、該整流平滑回路の出力端子
と前記スイッチ素子との間に接続され該整流平滑回路の
出力電圧を所定の電圧になるように該スイッチ素子を制
御する制御回路とを有するスイッチング電源において、 前記トランスに三次巻線を設けると共に、前記制御回路
には前記平滑コンデンサの電圧を検知する平滑コンデン
サ電圧検出部と、該平滑コンデンサ電圧検出部が前記平
滑コンデンサの電圧が所定の電圧以上を検出した場合に
前記トランスの三次巻線により与えられる負トリガを遅
延せしめ、前記スイッチ素子の動作を遅延せしめるディ
レイ回路とを備えたことを特徴とするスイッチング電
源。 - 【請求項２】 前記インダクタと前記トランスの制御巻
線との間に設けられたコンデンサと、該コンデンサと前
記制御巻線との直列回路に並列に設けられたダイオード
とを備えた請求項１記載のスイッチング電源。 - 【請求項３】 前記スイッチ素子の両端子間に設けられ
たコンデンサを備えた請求項１または請求項２記載のス
イッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27970394A JP3215273B2 (ja) | 1994-10-20 | 1994-10-20 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27970394A JP3215273B2 (ja) | 1994-10-20 | 1994-10-20 | スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08126320A true JPH08126320A (ja) | 1996-05-17 |
| JP3215273B2 JP3215273B2 (ja) | 2001-10-02 |
Family
ID=17614707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27970394A Expired - Fee Related JP3215273B2 (ja) | 1994-10-20 | 1994-10-20 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3215273B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006136076A (ja) * | 2004-11-04 | 2006-05-25 | Fuji Electric Device Technology Co Ltd | Ａｃ−ｄｃコンバータ |
| JP2007236156A (ja) * | 2006-03-03 | 2007-09-13 | Shindengen Electric Mfg Co Ltd | スイッチング電源装置 |
-
1994
- 1994-10-20 JP JP27970394A patent/JP3215273B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006136076A (ja) * | 2004-11-04 | 2006-05-25 | Fuji Electric Device Technology Co Ltd | Ａｃ−ｄｃコンバータ |
| JP2007236156A (ja) * | 2006-03-03 | 2007-09-13 | Shindengen Electric Mfg Co Ltd | スイッチング電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3215273B2 (ja) | 2001-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6930453B2 (en) | Power supply device for energizing discharge lamp | |
| JP3551451B2 (ja) | 電源装置 | |
| JPH11164555A (ja) | スイッチング電源 | |
| JPH08126320A (ja) | スイッチング電源 | |
| JPH09168281A (ja) | 直流電源装置 | |
| JP3522405B2 (ja) | フライバック形およびフォワード形スイッチング電源装置 | |
| JPH07231650A (ja) | 昇圧チョッパー回路 | |
| JP3456833B2 (ja) | スイッチング電源 | |
| JP3670419B2 (ja) | 交流入力用電源装置 | |
| JP3027284B2 (ja) | スイッチング電源 | |
| JP3400132B2 (ja) | スイッチング電源 | |
| JPH08264285A (ja) | 点灯装置 | |
| JPH08103080A (ja) | 高入力力率電源回路およびこの電源回路の過電流保護回路 | |
| JPH114578A (ja) | 電圧変換装置 | |
| JPH0715967A (ja) | スイッチング電源 | |
| JPH0816852B2 (ja) | 電源回路 | |
| JPH10257765A (ja) | 高力率ａｃ／ｄｃコンバータおよび高力率高輝度放電灯点灯装置 | |
| JP3102985B2 (ja) | スイッチング電源装置 | |
| JP3456803B2 (ja) | スイッチング電源 | |
| JP3235295B2 (ja) | 電源装置 | |
| JP2511878B2 (ja) | 電源装置 | |
| JPH0574589A (ja) | 放電灯点灯装置 | |
| JP3081417B2 (ja) | スイッチング電源 | |
| JPH09266673A (ja) | 直流電源装置 | |
| JPH0713431Y2 (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20070727 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080727 |
|
| LAPS | Cancellation because of no payment of annual fees |