JPH08124785A - 積層型セラミックチップコンデンサ - Google Patents

積層型セラミックチップコンデンサ

Info

Publication number
JPH08124785A
JPH08124785A JP27986894A JP27986894A JPH08124785A JP H08124785 A JPH08124785 A JP H08124785A JP 27986894 A JP27986894 A JP 27986894A JP 27986894 A JP27986894 A JP 27986894A JP H08124785 A JPH08124785 A JP H08124785A
Authority
JP
Japan
Prior art keywords
oxide
mol
dielectric layer
mole
ceramic chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27986894A
Other languages
English (en)
Other versions
JP3326513B2 (ja
Inventor
Naoki Kawano
直樹 川野
Takeshi Nomura
武史 野村
Yukie Nakano
幸恵 中野
Akira Sato
陽 佐藤
Tomohiro Arashi
友宏 嵐
Junko Yamamatsu
純子 山松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17617071&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH08124785(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP27986894A priority Critical patent/JP3326513B2/ja
Priority to DE69532235T priority patent/DE69532235T2/de
Priority to EP95934316A priority patent/EP0739019B1/en
Priority to EP03023450A priority patent/EP1391441A3/en
Priority to CN95191054A priority patent/CN1092391C/zh
Priority to PCT/JP1995/002125 priority patent/WO1996013046A1/ja
Priority to US08/545,255 priority patent/US5668694A/en
Publication of JPH08124785A publication Critical patent/JPH08124785A/ja
Priority to US08/843,357 priority patent/US5862034A/en
Priority to CN01123098.3A priority patent/CN1266720C/zh
Publication of JP3326513B2 publication Critical patent/JP3326513B2/ja
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 容量の温度特性であるX7R特性を満足する
ことができ、かつ、直流電界下での容量の経時変化が小
さく、絶縁抵抗IRの加速寿命が長く、直流バイアス特
性が良好であり、絶縁破壊が生じにくい積層型セラミッ
クチップコンデンサを提供する。 【構成】 誘電体層が、主成分としてBaTiO3 を、
副成分としてMgOと、Y23 と、BaOおよびCa
Oの1種以上と、SiO2 と、MnOと、V25 およ
びMoO3 の1種以上とを含有し、BaTiO3 100
モルに対する副成分の比率が、MgO:0.1〜3モ
ル、Y23 :5モル以下、BaO+CaO:2〜12
モル、SiO2 :2〜12モル、MnO:0.5モル以
下、V25 :0〜0.3モル、MoO3 :0〜0.3
モル、V25 +MoO3 :0モル超である積層型セラ
ミックチップコンデンサ。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、積層型セラミックチッ
プコンデンサに関する。
【0002】
【従来の技術】積層型セラミックチップコンデンサは、
小型、大容量、高信頼性の電子部品として広く利用され
ており、1台の電子機器の中で使用される個数も多数に
のぼる。近年、機器の小型・高性能化にともない、積層
型セラミックチップコンデンサに対する更なる小型、大
容量、低価格、高信頼性化への要求はますます厳しくな
っている。
【0003】積層型セラミックチップコンデンサは通
常、内部電極層用のペーストと誘電体層用のペーストと
をシート法や印刷法等により積層し、一体同時焼成して
製造される。
【0004】内部電極層の導電材には、一般にPdやP
d合金が用いられているが、Pdは高価であるため、比
較的安価なNiやNi合金等の卑金属が使用されつつあ
る。内部電極層の導電材として卑金属を用いる場合、大
気中で焼成を行なうと内部電極層が酸化してしまうた
め、誘電体層と内部電極層との同時焼成を、還元性雰囲
気中で行なう必要がある。しかし、還元性雰囲気中で焼
成すると、誘電体層が還元され、比抵抗が低くなってし
まうため、非還元性の誘電体材料が提案されている。
【0005】しかし、非還元性の誘電体材料を用いた積
層型セラミックチップコンデンサは、絶縁抵抗IRの寿
命が短くなり、信頼性が低いという問題がある。
【0006】また、誘電体を直流電界にさらすと、比誘
電率εs が経時的に低下するという問題が生じる。チッ
プコンデンサを小型、大容量化するために誘電体層を薄
くすると、直流電圧を印加したときに誘電体層にかかる
電界が強くなるため、比誘電率εs の経時変化、すなわ
ち容量の経時変化が著しく大きくなってしまう。また、
誘電体層を薄くすると、絶縁破壊が起こりやすくなる。
【0007】さらに、コンデンサには直流バイアス特性
が良好であることも要求される。直流バイアス特性と
は、チップコンデンサに交流電界とこれに重畳する直流
成分とが印加されたときの容量の変化率を表わすもの
で、印加される直流電界が大きくなると、一般に容量の
低下がみられる。この特性が不十分であると、通常の使
用時に直流電界が印加されたとき、容量が著しく低下し
て規格の容量に満たなくなってしまう、という問題が生
じる。
【0008】ところで、EIA規格に定められたX7R
特性と呼ばれる規格では、容量の変化率が、−55℃か
ら125℃の間で±15%以内(基準温度25℃)と定
められている。
【0009】X7R特性を満足する誘電体材料として
は、例えば特開昭61−36170号公報に示されるB
aTiO3 +SrTiO3 +MnO系の組成が知られて
いる。しかし、このものは、直流電界下における容量の
経時変化が大きく、例えば40℃で50V の直流電界を
1000時間印加すると、容量の変化率が−10〜−3
0%程度となってしまい、X7R特性を満足することが
できなくなる。
【0010】また、この他、非還元性の誘電体磁器組成
物としては、特開昭57−71866号公報に開示され
ているBaTiO3 +MnO+MgO、特開昭61−2
50905号公報に開示されている(Ba1-x Srx
O)a Ti1-y Zry2 +α((1−z)MnO+z
CoO)+β((1−t)A25 +tL23 )+w
SiO2 (ただし、A=Nb,Ta,V、L=Yまたは
希土類元素)、特開平2−83256号公報に開示され
ているチタン酸バリウムにガラス状態のBaαCa1-α
SiO3 を添加したものなどが挙げられる。しかし、こ
れらのいずれの誘電体磁器組成物も、容量の温度特性が
良好であること、直流電界下での容量の経時変化が小さ
いこと、直流バイアス特性が良好であること、絶縁抵抗
の加速寿命が長いこと、という要求特性の全てを満足す
ることはできなかった。例えば、特開昭61−2509
05号公報および特開平2−83256号公報にそれぞ
れ開示されているものでは、絶縁抵抗の加速寿命が短
い。
【0011】このような事情から、本発明者らは特願平
5−85705号および特願平5−154355号にお
いて、主成分としてチタン酸バリウムを含有し、副成分
として酸化マグネシウムと、酸化イットリウムと、酸化
バリウムおよび酸化カルシウムから選択される少なくと
も1種と、酸化ケイ素とを所定量含有する誘電体層を有
する積層型セラミックチップコンデンサを提案してい
る。
【0012】
【発明が解決しようとする課題】本発明の目的は、容量
の温度特性であるX7R特性を満足することができ、か
つ、直流電界下での容量の経時変化が小さく、絶縁抵抗
IRの加速寿命が長く、直流バイアス特性が良好であ
り、絶縁破壊が生じにくい積層型セラミックチップコン
デンサを提供することである。
【0013】
【課題を解決するための手段】このような目的は、下記
(1)〜(4)のいずれかの構成により達成される。 (1)誘電体層と内部電極層とが交互に積層された構成
のコンデンサチップ体を有する積層型セラミックチップ
コンデンサであって、誘電体層が、主成分としてチタン
酸バリウムを、副成分として酸化マグネシウムと、酸化
イットリウムと、酸化バリウムおよび酸化カルシウムか
ら選択される少なくとも1種と、酸化ケイ素と、酸化マ
ンガンと、酸化バナジウムおよび酸化モリブデンから選
択される少なくとも1種とを含有し、チタン酸バリウム
をBaTiO3 に、酸化マグネシウムをMgOに、酸化
イットリウムをY23 に、酸化バリウムをBaOに、
酸化カルシウムをCaOに、酸化ケイ素をSiO2 に、
酸化マンガンをMnOに、酸化バナジウムをV25
に、酸化モリブデンをMoO3 にそれぞれ換算したと
き、BaTiO3 100モルに対する比率がMgO:
0.1〜3モル、Y23 :0モル超5モル以下、Ba
O+CaO:2〜12モル、SiO2 :2〜12モル、
MnO:0モル超0.5モル以下、V25 :0〜0.
3モル、MoO3 :0〜0.3モル、V25 +MoO
3 :0モル超である積層型セラミックチップコンデン
サ。 (2)誘電体層の平均結晶粒径が0.45μm 以下であ
り、誘電体層のX線回折チャートにおいて、(200)
面の回折線と(002)面の回折線とが互いに少なくと
も一部が重なって幅広の回折線が形成されており、この
幅広の回折線の半値幅が0.35°以下である上記
(1)の積層型セラミックチップコンデンサ。 (3)誘電体層断面において、ドメインウォールの存在
が確認できる結晶粒の比率が35〜85%である上記
(1)または(2)の積層型セラミックチップコンデン
サ。 (4)前記内部電極層に含まれる導電材が、Niまたは
Ni合金である上記(1)〜(3)のいずれかの積層型
セラミックチップコンデンサ。
【0014】
【作用および効果】本発明によれば、特願平5−857
05号および特願平5−154355号において報告し
たように、容量の温度特性に関するX7R特性を満足す
ることができ、かつ、直流電界下での容量の経時変化が
小さく、絶縁抵抗IRの加速寿命が長く、直流バイアス
特性が良好な積層型セラミックチップコンデンサが実現
する。しかも、本発明では誘電体層が酸化バナジウムお
よび/または酸化モリブデンを所定量含むため、直流電
界下での容量の経時変化がよりいっそう改善される。ま
た、酸化バナジウムの添加により絶縁破壊電圧が向上
し、酸化モリブデンの添加によりIRの加速寿命が向上
する。
【0015】また、誘電体層の平均結晶粒径を0.45
μm 以下とし、さらに、誘電体層のX線回折によって表
わされる特性を所定のものとすることにより、直流電界
下での容量の経時変化をさらに改良することができる。
また、このように平均結晶粒径を小さくすることによ
り、IRの加速寿命が向上する。
【0016】このように本発明の積層型セラミックチッ
プコンデンサでは、誘電体層を薄くしたために電界強度
が高くなった場合でも、十分に高い信頼性が得られる。
【0017】なお、「積層セラミックコンデンサ」(学
献社)の第33〜38ページには、「低温焼結性チタン
酸バリウム」についての報告が記載されている。同報告
では、各種製造法を用いて微細なチタン酸バリウム粉末
を製造しており、また、CuO、Bi23 、PbO等
を添加することにより液相焼結して、グレインサイズ
0.3〜0.8μm の焼結体を得ている。同報告には、
このように本発明で限定する平均結晶粒径範囲と重なる
グレインサイズの焼結体が記載されているが、誘電体層
のX線回折チャートにおける(200)面の回折線と
(002)面の回折線とについての記述は全くない。ま
た、同報告記載のグレインサイズ0.3〜0.8μm の
チタン酸バリウム焼結体は、本発明における誘電体層の
組成と異なり、還元性雰囲気での焼成が不可能であるた
め、安価なNi系電極を使用することができない。
【0018】
【具体的構成】以下、本発明の具体的構成について詳細
に説明する。
【0019】[積層型セラミックチップコンデンサ]本
発明の積層型セラミックチップコンデンサの構成例の断
面図を、図1に示す。
【0020】図1に示されるように、本発明の積層型セ
ラミックチップコンデンサ1は、誘電体層2と内部電極
層3とが交互に積層された構成のコンデンサチップ体1
0を有し、このコンデンサチップ体10表面に、内部電
極層3と導通する外部電極4を有する。コンデンサチッ
プ体10の形状に特に制限はないが、通常、直方体状と
される。また、その寸法にも特に制限はなく、用途に応
じて適当な寸法とすればよいが、通常、(1.0〜5.
6mm)×(0.5〜5.0mm)×(0.5〜1.9mm)
程度である。内部電極層3は、その端面がコンデンサチ
ップ体10の対向する2表面に交互に露出するように積
層され、外部電極4は、コンデンサチップ体10の前記
対向する2表面に形成され、所定のコンデンサ回路を構
成する。
【0021】<誘電体層2>誘電体層2は、主成分とし
てチタン酸バリウムを、副成分として酸化マグネシウム
と、酸化イットリウムと、酸化バリウムおよび酸化カル
シウムから選択される少なくとも1種と、酸化ケイ素
と、酸化マンガンと、酸化バナジウムおよび酸化モリブ
デンから選択される少なくとも1種とを含有する。チタ
ン酸バリウムをBaTiO3 に、酸化マグネシウムをM
gOに、酸化イットリウムをY23 に、酸化バリウム
をBaOに、酸化カルシウムをCaOに、酸化ケイ素を
SiO2に、酸化マンガンをMnOに、酸化バナジウム
をV25 に、酸化モリブデンをMoO3 にそれぞれ換
算したとき、誘電体層中における各化合物の比率は、B
aTiO3 100モルに対しMgO:0.1〜3モル、
好ましくは0.5〜2.0モル、Y23 :0モル超5
モル以下、好ましくは0.1〜5モル、より好ましくは
1モル超5モル以下、さらに好ましくは1.1〜3.5
モル、BaO+CaO:2〜12モル、好ましくは2〜
6モル、SiO2 :2〜12モル、好ましくは2〜6モ
ル、MnO:0モル超0.5モル以下、好ましくは0.
01〜0.4モル、V25 :0〜0.3モル、好まし
くは0〜0.25モル、MoO3 :0〜0.3モル、好
ましくは0〜0.25モル、V25 +MoO3 :0モ
ル超、好ましくは0.01〜0.3モル、より好ましく
は0.05〜0.25モルである。
【0022】各酸化物の酸化状態は特に限定されず、各
酸化物を構成する金属元素の比率が上記範囲内であれば
よい。
【0023】なお、誘電体層2には他の化合物が含まれ
ていてもよいが、酸化コバルトは容量変化率を増大させ
るので実質的に含まれないことが好ましい。
【0024】上記各副成分の含有量の限定理由は下記の
とおりである。
【0025】酸化マグネシウムの含有量が前記範囲未満
であると、容量の経時変化を小さくすることが困難とな
る。酸化マグネシウムの含有量が前記範囲を超えると、
焼結性が急激に悪化し、緻密化が不十分となってIR加
速寿命が低下し、また、高い比誘電率が得られない。
【0026】酸化イットリウムは、IR加速寿命を向上
させる効果を有し、直流バイアス特性も向上させる。酸
化イットリウムの含有量が少ないと添加による効果が不
十分となり、特に直流バイアス特性が不十分となる。酸
化イットリウムの含有量が前記範囲を超えると比誘電率
が低下し、また、焼結性が低下して緻密化が不十分とな
る。
【0027】BaO+CaOの含有量が前記範囲未満で
あると、直流電界印加時の容量の経時変化が大きくな
り、また、IR加速寿命が不十分となり、また、容量の
温度特性を所望の範囲とすることができない。含有量が
前記範囲を超えると、IR加速寿命が不十分となり、ま
た、比誘電率の急激な低下が起こる。また、SiO2
含有量が前記範囲未満であると焼結性が低下して緻密化
が不十分となり、前記範囲を超えると初期絶縁抵抗が低
くなりすぎる。
【0028】酸化マンガンは誘電体層を緻密化する作用
とIR加速寿命を向上させる作用とをもつが、含有量が
多すぎると直流電界印加時の容量の経時変化を小さくす
ることが困難となる。
【0029】酸化バナジウムおよび酸化モリブデンは、
直流電界下での容量の経時変化を改善する。また、酸化
バナジウムは絶縁破壊電圧を向上させ、酸化モリブデン
はIRの加速寿命を向上させる。V25 およびMoO
3 の少なくとも一方が多すぎると、初期IRの極端な低
下を招く。
【0030】また、誘電体層中には、酸化アルミニウム
が含有されていてもよい。酸化アルミニウムは比較的低
温での焼結を可能にする作用をもつ。Al23 に換算
したときの酸化アルミニウムの含有量は、誘電体層の1
重量%以下とすることが好ましい。酸化アルミニウムの
含有量が多すぎると比誘電率が著しく低下してしまい、
同時にIR加速寿命も短くなってしまう。
【0031】誘電体層の平均結晶粒径は、好ましくは
0.45μm 以下、より好ましくは0.35μm 以下で
ある。平均結晶粒径が小さくなると結晶の異方性が小さ
くなるため、容量の経時変化も小さくなる。また、平均
結晶粒径が小さくなると、IR加速寿命も向上する。結
晶粒径の下限は特にないが、平均結晶粒径を小さくする
ためにはこれに対応して著しく小さい誘電体原料粉末を
使う必要があり、ペースト化が難しくなる。このため、
通常、誘電体層の平均結晶粒径は0.10μm 以上とす
ることが好ましい。なお、誘電体層の平均結晶粒径は、
誘電体層を研磨し、研磨面を化学エッチングや熱エッチ
ングした後、プラニメトリック法を利用して走査型電子
顕微鏡像より算出する。
【0032】誘電体層を構成する結晶は常温付近で正方
晶系である。結晶の異方性が減少するとは、立方晶系に
近づくということである。結晶の異方性の度合いは、誘
電体層のX線回折により確認することができる。結晶の
異方性が小さくなると、(200)面の回折線が低角度
側にシフトすると共に(002)面の回折線が高角度側
にシフトし、両回折線は互いに少なくとも一部が重なる
ようになる。平均結晶粒径が0.45μm 以下である
と、通常は見掛け上、両回折線は独立して観察されず、
(200)面の回折線位置(2θ=45.4°付近)と
(002)面の回折線位置(2θ=44.9°付近)と
の間に、幅広の回折線が観察されることになる。本発明
では、この幅広の回折線の半値幅が好ましくは0.35
°以下であり、より好ましくは0.30°以下である。
この半値幅が大きすぎる場合、結晶の異方性の低減が不
十分である。この半値幅の下限は特にないが、この半値
幅を0.10°未満とすることは困難であり、通常は
0.15°以上である。なお、X線回折には、CuKα
1 線を用いる。
【0033】結晶の異方性が比較的大きい場合には、
(200)面の回折線のピークと(002)面の回折線
のピークとが独立して観察されることもあるが、この場
合には、通常、(200)面の回折線の肩部に(00
2)面の回折線のピークが現われた幅広の回折線とな
る。この場合には、最も高いピークの半分の高さの位置
で幅広の回折線を切ったときの幅を、幅広の回折線の半
値幅とする。
【0034】平均結晶粒径が0.45μm 以下である場
合、誘電体層断面の透過型電子顕微鏡写真において、ド
メインウォールの存在が確認できる結晶粒の比率は、好
ましくは35〜85%であり、より好ましくは35〜5
0%である。ドメインウォールが確認できる結晶粒の比
率が高いと、容量の経時変化が大きくなりやすい。
【0035】誘電体層の結晶粒中では、元素が偏在して
いることが好ましい。この場合、通常、結晶粒中央部で
濃度が高くなる元素と結晶粒周辺部で濃度が高くなる元
素が存在するが、通常、電子顕微鏡の組成像で明瞭に確
認することは難しい。
【0036】誘電体層のキュリー温度は、適用される規
格に応じて組成を選択することにより適宜設定すること
ができるが、一般に85℃以上、通常、120〜135
℃程度とする。
【0037】誘電体層の一層あたりの厚さは特に限定さ
れないが、本発明の適用により、誘電体層の厚さを4μ
m 以下、さらには2μm 以下とした場合でも容量の経時
変化が少なく、十分な信頼性が得られる。なお、印刷法
により製造する場合には、厚さの下限は、通常、0.5
μm 程度となる。誘電体層の積層数は、通常、2〜30
0程度とする。
【0038】<内部電極層3>内部電極層3に含有され
る導電材は特に限定されないが、誘電体層2構成材料が
耐還元性を有するため、卑金属を用いることができる。
導電材として用いる卑金属としては、NiまたはNi合
金が好ましい。Ni合金としては、Mn、Cr、Coお
よびAlから選択される1種以上の元素とNiとの合金
が好ましく、合金中のNi含有量は95重量%以上であ
ることが好ましい。
【0039】なお、NiまたはNi合金中には、P等の
各種微量成分が0.1重量%程度以下含まれていてもよ
い。
【0040】内部電極層の厚さは用途等に応じて適宜決
定すればよいが、通常、0.5〜5μm 、特に0.5〜
2.5μm 程度であることが好ましい。
【0041】<外部電極4>外部電極4に含有される導
電材は特に限定されないが、本発明では安価なNi、C
uや、これらの合金を用いることができる。
【0042】外部電極の厚さは用途等に応じて適宜決定
すればよいが、通常、10〜50μm 程度であることが
好ましい。
【0043】[積層型セラミックチップコンデンサの製
造方法]本発明の積層型セラミックチップコンデンサ
は、ペーストを用いた通常の印刷法やシート法によりグ
リーンチップを作製し、これを焼成した後、外部電極を
印刷ないし転写して焼成することにより製造される。
【0044】<誘電体層用ペースト>誘電体層用ペース
トは、誘電体原料と有機ビヒクルとを混練して製造され
る。
【0045】誘電体原料には、誘電体層の組成に応じた
粉末を用いる。誘電体原料の製造方法は特に限定され
ず、例えば、水熱合成法等により合成したBaTiO3
に、副成分原料を混合する方法を用いることができる。
また、BaCO3 とTiO2 と副成分原料との混合物を
仮焼して固相反応させる乾式合成法を用いてもよく、水
熱合成法を用いてもよい。また、共沈法、ゾル・ゲル
法、アルカリ加水分解法、沈殿混合法などにより得た沈
殿物と副成分原料との混合物を仮焼して合成してもよ
い。なお、副成分原料には、酸化物や、焼成により酸化
物となる各種化合物、例えば、炭酸塩、シュウ酸塩、硝
酸塩、水酸化物、有機金属化合物等の少なくとも1種を
用いることができる。
【0046】誘電体原料の平均粒子径は、目的とする誘
電体層の平均結晶粒径に応じて決定すればよいが、本発
明で用いる組成系では結晶粒成長がほとんど生じないの
で、誘電体層の平均結晶粒径を0.45μm 以下とする
場合、誘電体原料には、通常、平均粒子径0.4μm 以
下の粉末を用いればよい。なお、この場合、誘電体原料
の比表面積(BET値)は、2.5m2/g以上であること
が好ましい。
【0047】有機ビヒクルとは、バインダを有機溶剤中
に溶解したものである。有機ビヒクルに用いるバインダ
は特に限定されず、エチルセルロース等の通常の各種バ
インダから適宜選択すればよい。また、用いる有機溶剤
も特に限定されず、印刷法やシート法など、利用する方
法に応じて、テルピネオール、ブチルカルビトール、ア
セトン、トルエン等の各種有機溶剤から適宜選択すれば
よい。
【0048】<内部電極層用ペースト>内部電極層用ペ
ーストは、上記した各種導電性金属や合金からなる導電
材、あるいは焼成後に上記した導電材となる各種酸化
物、有機金属化合物、レジネート等と、上記した有機ビ
ヒクルとを混練して調製する。
【0049】<外部電極用ペースト>外部電極用ペース
トは、上記した内部電極層用ペーストと同様にして調製
すればよい。
【0050】<有機ビヒクル含有量>上記した各ペース
ト中の有機ビヒクルの含有量に特に制限はなく、通常の
含有量、例えば、バインダは1〜5重量%程度、溶剤は
10〜50重量%程度とすればよい。また、各ペースト
中には、必要に応じて各種分散剤、可塑剤、誘電体、絶
縁体等から選択される添加物が含有されていてもよい。
これらの総含有量は、10重量%以下とすることが好ま
しい。
【0051】<グリーンチップ作製>印刷法を用いる場
合、誘電体層用ペーストおよび内部電極層用ペースト
を、PET等の基板上に積層印刷し、所定形状に切断し
た後、基板から剥離してグリーンチップとする。
【0052】また、シート法を用いる場合、誘電体層用
ペーストを用いてグリーンシートを形成し、このグリー
ンシート上に内部電極層用ペーストを印刷したものを積
層した後、所定形状に切断して、グリーンチップとす
る。
【0053】<脱バインダ処理工程>焼成前に行なう脱
バインダ処理の条件は通常のものであってよいが、内部
電極層の導電材にNiやNi合金等の卑金属を用いる場
合、特に下記の条件で行うことが好ましい。 昇温速度:5〜300℃/時間、特に10〜100℃/
時間 保持温度:200〜400℃、特に250〜300℃ 温度保持時間:0.5〜24時間、特に5〜20時間 雰囲気:空気中
【0054】<焼成工程>グリーンチップ焼成時の雰囲
気は、内部電極層用ペースト中の導電材の種類に応じて
適宜決定すればよいが、導電材としてNiやNi合金等
の卑金属を用いる場合、焼成雰囲気中の酸素分圧は、1
-8〜10-12 気圧とすることが好ましい。酸素分圧が
前記範囲未満であると、内部電極層の導電材が異常焼結
を起こし、途切れてしまうことがある。また、酸素分圧
が前記範囲を超えると、内部電極層が酸化する傾向にあ
る。
【0055】焼成時の保持温度は、1100〜1400
℃、特に1200〜1300℃とすることが好ましい。
保持温度が前記範囲未満であると緻密化が不十分であ
り、前記範囲を超えると直流電界印加時の容量の経時変
化が大きくなる。
【0056】上記条件以外の各種条件は、下記のように
することが好ましい。
【0057】昇温速度:50〜500℃/時間、特に2
00〜300℃/時間 温度保持時間:0.5〜8時間、特に1〜3時間 冷却速度:50〜500℃/時間、特に200〜300
℃/時間 焼成雰囲気は還元性雰囲気とすることが好ましく、雰囲
気ガスとしては、例えば、N2 とH2 との混合ガスを加
湿して用いることが好ましい。
【0058】<アニール工程>還元性雰囲気中で焼成し
た場合、コンデンサチップ体にはアニールを施すことが
好ましい。アニールは、誘電体層を再酸化するための処
理であり、これによりIR加速寿命を著しく長くするこ
とができる。
【0059】アニール雰囲気中の酸素分圧は、10-6
圧以上、特に10-5〜10-4気圧とすることが好まし
い。酸素分圧が前記範囲未満であると誘電体層の再酸化
が困難であり、前記範囲を超えると内部電極層が酸化す
る傾向にある。
【0060】アニールの際の保持温度は、1100℃以
下、特に500〜1000℃とすることが好ましい。保
持温度が前記範囲未満であると誘電体層の酸化が不十分
となって寿命が短くなる傾向にあり、前記範囲を超える
と内部電極層が酸化し、容量が低下するだけでなく、誘
電体素地と反応してしまい、寿命も短くなる傾向にあ
る。なお、アニール工程は昇温および降温だけから構成
してもよい。この場合、温度保持時間は零であり、保持
温度は最高温度と同義である。
【0061】上記条件以外の各種条件は下記のようにす
ることが好ましい。
【0062】 温度保持時間:0〜20時間、特に6〜10時間 冷却速度:50〜500℃/時間、特に100〜300
℃/時間 雰囲気用ガスには、加湿したN2 ガス等を用いることが
好ましい。
【0063】なお、上記した脱バインダ処理、焼成およ
びアニールの各工程において、N2ガスや混合ガス等を
加湿するには、例えばウェッター等を使用すればよい。
この場合、水温は5〜75℃程度が好ましい。
【0064】脱バインダ処理工程、焼成工程およびアニ
ール工程は、連続して行なっても、独立に行なってもよ
い。
【0065】これらを連続して行なう場合、脱バインダ
処理後、冷却せずに雰囲気を変更し、続いて焼成の保持
温度まで昇温して焼成を行ない、次いで冷却し、アニー
ル工程での保持温度に達したときに雰囲気を変更してア
ニール行なうことが好ましい。
【0066】また、これらを独立して行なう場合の焼成
工程では、脱バインダ処理工程での保持温度まで昇温す
る際には脱バインダ処理と同様な雰囲気とし、そこから
保持温度まで昇温して焼成を行ない、さらにアニール工
程での保持温度まで降温する際には、上記した焼成雰囲
気とし、続いてアニール工程での保持温度から降温する
際には、上記したアニール雰囲気とすることが好まし
い。また、独立して行なう場合のアニール工程では、N
2 ガス雰囲気下で保持温度まで昇温した後、雰囲気を変
更してもよく、アニールの全工程を加湿したN2 ガス雰
囲気としてもよい。
【0067】<外部電極形成>上記のようにして得られ
たコンデンサチップ体に、例えばバレル研磨やサンドブ
ラストなどにより端面研磨を施し、外部電極用ペースト
を印刷ないし転写して焼成し、外部電極4を形成する。
外部電極用ペーストの焼成条件は、例えば、加湿したN
2 とH2 との混合ガス中で600〜800℃にて10分
間〜1時間程度とすることが好ましい。
【0068】そして、必要に応じ、外部電極4表面に、
めっき等により被覆層を形成する。
【0069】このようにして製造された本発明の積層型
セラミックチップコンデンサは、ハンダ付等によりプリ
ント基板上などに実装され、各種電子機器等に使用され
る。
【0070】本発明の積層型セラミックチップコンデン
サの誘電体層には、使用時に、0.02V/μm 以上、 特
に0.2V/μm 以上、さらには0.5V/μm 以上、一般
に5V/μm 程度以下の直流電界と、通常、これに重畳す
る交流成分とが印加されるが、このような直流電界を印
加しても、容量の経時変化は極めて少ない。
【0071】
【実施例】以下、本発明の具体的実施例を挙げ、本発明
をさらに詳細に説明する。
【0072】<実施例1>下記の各ペーストを調製し
た。誘電体層用ペースト 水熱合成法により製造したBaTiO3 に、(MgCO
34 ・Mg(OH)2 ・5H2 O、MnCO3 、Ba
CO3 、CaCO3 、SiO2 、Y23 、V25
よびMoO3 から選択した化合物を下記の各表に示され
る組成となるように添加して、ボールミルにより16時
間湿式混合し、誘電体原料とした。
【0073】各誘電体原料100重量部と、アクリル樹
脂4.8重量部、塩化メチレン40重量部、トリクロロ
エタン20重量部、ミネラルスピリット6重量部および
アセトン4重量部とをボールミルで混合してペースト化
した。
【0074】内部電極層用ペースト 平均粒径0.8μm のNi粒子100重量部と、有機ビ
ヒクル(エチルセルロース樹脂8重量部をブチルカルビ
トール92重量部に溶解したもの)40重量部およびブ
チルカルビトール10重量部とを3本ロールにより混練
し、ペースト化した。
【0075】外部電極用ペースト 平均粒径0.5μm のCu粒子100重量部と、有機ビ
ヒクル(エチルセルロース樹脂8重量部をブチルカルビ
トール92重量部に溶解したもの)35重量部およびブ
チルカルビトール7重量部とを混練し、ペースト化し
た。
【0076】上記各誘電体層用ペーストおよび上記内部
電極層用ペーストを用い、図1に示される構成の積層型
セラミックチップコンデンサを作製した。
【0077】まず、誘電体層用ペーストを用いてPET
フィルム上に厚さ5μm のグリーンシートを形成し、こ
の上に内部電極層用ペーストを印刷した後、PETフィ
ルムからシートを剥離した。このようにして作製した複
数枚のシートを積層し、加圧接着してグリーン積層体を
得た。シートの積層数は4層とした。
【0078】次いでグリーン積層体を所定サイズに切断
してグリーンチップとし、脱バインダ処理、焼成および
アニールを下記の条件にて連続的に行ない、コンデンサ
チップ体を作製した。
【0079】脱バインダ処理 昇温速度:15℃/時間 保持温度:280℃ 温度保持時間:8時間 雰囲気ガス:空気中
【0080】焼成 昇温速度:200℃/時間 保持温度:1300℃ 温度保持時間:2時間 冷却速度:300℃/時間 雰囲気ガス:加湿したN2 とH2 との混合ガス 酸素分圧:10-9気圧
【0081】アニール 保持温度:900℃ 温度保持時間:9時間 冷却速度:300℃/時間 雰囲気ガス:加湿したN2 ガス 酸素分圧:10-5気圧
【0082】なお、それぞれの雰囲気ガスの加湿にはウ
ェッターを用い、水温は35℃とした。
【0083】得られたコンデンサチップ体の端面をサン
ドブラストにて研磨した後、上記外部電極用ペーストを
前記端面に転写し、加湿したN2 +H2 雰囲気中で80
0℃にて10分間焼成して外部電極を形成し、積層型セ
ラミックチップコンデンササンプルを得た。
【0084】このようにして製造した各サンプルのサイ
ズは、3.2mm×1.6mm×0.6mmであり、誘電体層
の厚さは3μm 、内部電極層の厚さは2μm であった。
【0085】各サンプルの誘電体層の組成を各表に示
す。組成は、前述したようにBaTiO3 100モルに
対する比率で表わしてある。
【0086】各サンプルの誘電体層の平均結晶粒径は、
0.35μm であった。平均結晶粒径は、サンプル断面
の走査型電子顕微鏡写真を用いて、前述した方法により
算出した。サンプルNo. 110の誘電体層の走査型電子
顕微鏡写真を図2に示す。
【0087】また、各サンプルの表面にCuKα1 線を
照射して誘電体層のX線回折を行なった。この結果、す
べてのサンプルで(200)面の回折線と(002)面
の回折線とが重なって幅広の回折線となっており、両回
折線の識別は不可能であった。これら幅広の回折線の半
値幅は、2θ=0.30〜0.34°の範囲にあった。
サンプルNo. 116のX線回折チャートを図3に示す。
【0088】また、各サンプルの誘電体層の透過型電子
顕微鏡写真を撮影し、ドメインウォールが観察される結
晶粒の比率を調べた。その結果、ドメインウォールが観
察される結晶粒の比率は、44〜50%の範囲にあっ
た。サンプルNo. 102の透過型電子顕微鏡写真を、図
4に示す。
【0089】各サンプルについて下記の測定を行なっ
た。結果を各表に示す。
【0090】容量の温度特性 X7R特性:LCRメータにより、−55〜125℃に
ついて測定電圧1V で容量を測定し、容量変化率が±1
5%以内(基準温度25℃)を満足するかどうかを調べ
た。満足する場合を○、満足しない場合を×とした。
【0091】直流電界下での容量の経時変化 LCRメーターにより、測定電圧1.0V (交流)で初
期容量C0 を測定した。次いで、誘電体層の厚さ1μm
あたり2.1V の直流電界を40℃にて1000時間印
加した後、無負荷状態で室温にて24時間放置した。放
置後に容量を測定し、初期容量C0 からの変化量ΔC1
を求めて、変化率ΔC1 /C0 を算出した。なお、放置
後の容量は上記条件にて測定した。
【0092】絶縁抵抗IRの加速寿命 140℃にて15V/μm の電界下で加速試験を行ない、
抵抗(IR)が2×105 Ω以下になるまでの時間を寿
命時間とした。
【0093】比誘電率εs 25℃における比誘電率を測定した。
【0094】破壊電圧VB 室温において、自動昇電圧器を用いて直流電圧を印加
し、破壊試験を行なった。漏れ電流が1mA以上となった
ときの電圧を、破壊電圧とした。
【0095】
【表1】
【0096】
【表2】
【0097】上記各表に示される結果から、本発明の効
果が明らかである。なお、IR加速寿命や破壊電圧が示
されていないサンプルは、半導体化などのために測定が
不可能だったサンプルである。
【0098】<実施例2>誘電体層の組成を表3に示さ
れるものとし、誘電体層の平均結晶粒径を0.60μm
とした以外は実施例1と同様にしてサンプルを得た。こ
れらのサンプルについて実施例1と同様な測定を行なっ
た。結果を表3に示す。
【0099】
【表3】
【0100】なお、上記各表に示される本発明サンプル
は、静電容量の温度特性がB特性{−25〜85℃で容
量変化率±10%以内(基準温度20℃)}も満足して
いた。
【図面の簡単な説明】
【図1】本発明の積層型セラミックチップコンデンサの
構成例を示す断面図である。
【図2】図面代用写真であって、積層型セラミックチッ
プコンデンサの誘電体層の断面の走査型電子顕微鏡写真
である。
【図3】積層型セラミックチップコンデンサの誘電体層
のX線回折チャートである。
【図4】図面代用写真であって、積層型セラミックチッ
プコンデンサの誘電体層の透過型電子顕微鏡写真であ
る。
【符号の説明】
1 積層型セラミックチップコンデンサ 10 コンデンサチップ体 2 誘電体層 3 内部電極層 4 外部電極
フロントページの続き (72)発明者 佐藤 陽 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内 (72)発明者 嵐 友宏 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内 (72)発明者 山松 純子 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 誘電体層と内部電極層とが交互に積層さ
    れた構成のコンデンサチップ体を有する積層型セラミッ
    クチップコンデンサであって、 誘電体層が、主成分としてチタン酸バリウムを、副成分
    として酸化マグネシウムと、酸化イットリウムと、酸化
    バリウムおよび酸化カルシウムから選択される少なくと
    も1種と、酸化ケイ素と、酸化マンガンと、酸化バナジ
    ウムおよび酸化モリブデンから選択される少なくとも1
    種とを含有し、チタン酸バリウムをBaTiO3 に、酸
    化マグネシウムをMgOに、酸化イットリウムをY2
    3 に、酸化バリウムをBaOに、酸化カルシウムをCa
    Oに、酸化ケイ素をSiO2 に、酸化マンガンをMnO
    に、酸化バナジウムをV25 に、酸化モリブデンをM
    oO3 にそれぞれ換算したとき、BaTiO3 100モ
    ルに対する比率が MgO:0.1〜3モル、 Y23 :0モル超5モル以下、 BaO+CaO:2〜12モル、 SiO2 :2〜12モル、 MnO:0モル超0.5モル以下、 V25 :0〜0.3モル、 MoO3 :0〜0.3モル、 V25 +MoO3 :0モル超 である積層型セラミックチップコンデンサ。
  2. 【請求項2】 誘電体層の平均結晶粒径が0.45μm
    以下であり、誘電体層のX線回折チャートにおいて、
    (200)面の回折線と(002)面の回折線とが互い
    に少なくとも一部が重なって幅広の回折線が形成されて
    おり、この幅広の回折線の半値幅が0.35°以下であ
    る請求項1の積層型セラミックチップコンデンサ。
  3. 【請求項3】 誘電体層断面において、ドメインウォー
    ルの存在が確認できる結晶粒の比率が35〜85%であ
    る請求項1または2の積層型セラミックチップコンデン
    サ。
  4. 【請求項4】 前記内部電極層に含まれる導電材が、N
    iまたはNi合金である請求項1〜3のいずれかの積層
    型セラミックチップコンデンサ。
JP27986894A 1994-10-19 1994-10-19 積層型セラミックチップコンデンサ Expired - Lifetime JP3326513B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP27986894A JP3326513B2 (ja) 1994-10-19 1994-10-19 積層型セラミックチップコンデンサ
DE69532235T DE69532235T2 (de) 1994-10-19 1995-10-17 Keramischer mehrschicht-chipkondensator
EP95934316A EP0739019B1 (en) 1994-10-19 1995-10-17 Multilayer ceramic chip capacitor
EP03023450A EP1391441A3 (en) 1994-10-19 1995-10-17 Multi layer ceramic chip capacitor
CN95191054A CN1092391C (zh) 1994-10-19 1995-10-17 多层瓷介片状电容器
PCT/JP1995/002125 WO1996013046A1 (fr) 1994-10-19 1995-10-17 Condensateur pastille en ceramique multicouche
US08/545,255 US5668694A (en) 1994-10-19 1995-10-19 Multilayer ceramic chip capacitor
US08/843,357 US5862034A (en) 1994-10-19 1997-04-15 Multilayer ceramic chip capacitor
CN01123098.3A CN1266720C (zh) 1994-10-19 2001-07-26 多层瓷介片状电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27986894A JP3326513B2 (ja) 1994-10-19 1994-10-19 積層型セラミックチップコンデンサ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002006882A Division JP2002270455A (ja) 2002-01-16 2002-01-16 積層型セラミックチップコンデンサ

Publications (2)

Publication Number Publication Date
JPH08124785A true JPH08124785A (ja) 1996-05-17
JP3326513B2 JP3326513B2 (ja) 2002-09-24

Family

ID=17617071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27986894A Expired - Lifetime JP3326513B2 (ja) 1994-10-19 1994-10-19 積層型セラミックチップコンデンサ

Country Status (1)

Country Link
JP (1) JP3326513B2 (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0817216A2 (en) * 1996-07-05 1998-01-07 Murata Manufacturing Co., Ltd. Dielectric ceramic composition and monolothic ceramic capacitor using same
US5822176A (en) * 1996-06-20 1998-10-13 Murata Manufacturing Co., Ltd. Dielectric ceramic composition and monolithic ceramic capacitor using same
EP1146024A1 (en) * 1999-10-05 2001-10-17 TDK Corporation Process for producing dielectric ceramic composition
US6522521B2 (en) 2000-07-31 2003-02-18 Murata Manufacturing Co., Ltd. Reduction-resistant dielectric ceramic compact and laminated ceramic capacitor
US6628502B2 (en) 2000-03-31 2003-09-30 Tdk Corporation Multilayer ceramic chip capacitor and method for producing same
US6727535B1 (en) * 1998-11-09 2004-04-27 Paratek Microwave, Inc. Ferroelectric varactor with built-in DC blocks
WO2005003058A1 (ja) * 2003-07-07 2005-01-13 Murata Manufacturing Co., Ltd. 誘電体セラミック組成物及び積層セラミックコンデンサ
JP2006032404A (ja) * 2004-07-12 2006-02-02 Tdk Corp 積層型セラミックコンデンサの製造方法
EP1705674A1 (en) 2005-03-24 2006-09-27 TDK Corporation Method of production of multilayer ceramic electronic device
JP2006347799A (ja) * 2005-06-15 2006-12-28 Taiyo Yuden Co Ltd 誘電体セラミック、積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
KR100713758B1 (ko) * 2004-03-16 2007-05-04 이 아이 듀폰 디 네모아 앤드 캄파니 후막 유전성 및 전도성 조성물
US7273825B2 (en) 2004-08-19 2007-09-25 Murata Manufacturing Co., Ltd. Dielectric ceramic and monolithic ceramic capacitor
JP2007254211A (ja) * 2006-03-23 2007-10-04 Tdk Corp 電子部品、誘電体磁器組成物およびその製造方法
US7298603B2 (en) 2005-07-26 2007-11-20 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of the same
US7351676B2 (en) 2003-08-14 2008-04-01 Rohm Co., Ltd. Dielectric porcelain composition, multilayer ceramic capacitor, and electronic component
US7399724B2 (en) 2004-12-13 2008-07-15 Tdk Corporation Electronic device, dielectric ceramic composition and production method of the same
US7678724B2 (en) 2006-06-12 2010-03-16 Tdk Corporation Electronic device, dielectric ceramic composition and the production method
US7696118B2 (en) 2006-06-12 2010-04-13 Tdk Corporation Dielectric ceramic composition, electronic device and the production method
US7718560B2 (en) 2006-06-12 2010-05-18 Tdk Corporation Electronic device, dielectric ceramic composition and the production method
US8179662B2 (en) 2008-08-06 2012-05-15 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
US8203825B2 (en) 2007-04-20 2012-06-19 Kyocera Corporation Dielectric ceramics and multilayer ceramic capacitor
US11328868B2 (en) 2019-05-31 2022-05-10 Samsung Electro-Mechanics Co., Ltd. Dielectric ceramic composition and multi-layer ceramic electronic component using the same
US11715603B2 (en) 2020-06-05 2023-08-01 Samsung Electro-Mechanics Co., Ltd. Dielectric material having improved DC bias dielectric constant and multilayer ceramic electronic component using the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5211262B1 (ja) 2012-06-29 2013-06-12 太陽誘電株式会社 積層セラミックコンデンサ

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822176A (en) * 1996-06-20 1998-10-13 Murata Manufacturing Co., Ltd. Dielectric ceramic composition and monolithic ceramic capacitor using same
EP0817216A3 (en) * 1996-07-05 1998-01-14 Murata Manufacturing Co., Ltd. Dielectric ceramic composition and monolothic ceramic capacitor using same
KR100271099B1 (ko) * 1996-07-05 2000-11-01 무라타 야스타카 유전체 세라믹 조성물 및 이를 이용한 적층 세라믹 커패시터
EP0817216A2 (en) * 1996-07-05 1998-01-07 Murata Manufacturing Co., Ltd. Dielectric ceramic composition and monolothic ceramic capacitor using same
US6727535B1 (en) * 1998-11-09 2004-04-27 Paratek Microwave, Inc. Ferroelectric varactor with built-in DC blocks
EP1146024A4 (en) * 1999-10-05 2005-06-15 Tdk Corp PROCESS FOR PRODUCING DIELECTRIC CERAMIC COMPOSITION
EP1146024A1 (en) * 1999-10-05 2001-10-17 TDK Corporation Process for producing dielectric ceramic composition
US6628502B2 (en) 2000-03-31 2003-09-30 Tdk Corporation Multilayer ceramic chip capacitor and method for producing same
US6522521B2 (en) 2000-07-31 2003-02-18 Murata Manufacturing Co., Ltd. Reduction-resistant dielectric ceramic compact and laminated ceramic capacitor
US7239501B2 (en) 2003-07-07 2007-07-03 Murata Manufacturing Co., Ltd Dielectric ceramic composition and laminated ceramic capacitor
WO2005003058A1 (ja) * 2003-07-07 2005-01-13 Murata Manufacturing Co., Ltd. 誘電体セラミック組成物及び積層セラミックコンデンサ
US7351676B2 (en) 2003-08-14 2008-04-01 Rohm Co., Ltd. Dielectric porcelain composition, multilayer ceramic capacitor, and electronic component
KR100713758B1 (ko) * 2004-03-16 2007-05-04 이 아이 듀폰 디 네모아 앤드 캄파니 후막 유전성 및 전도성 조성물
JP2006032404A (ja) * 2004-07-12 2006-02-02 Tdk Corp 積層型セラミックコンデンサの製造方法
US7273825B2 (en) 2004-08-19 2007-09-25 Murata Manufacturing Co., Ltd. Dielectric ceramic and monolithic ceramic capacitor
US7399724B2 (en) 2004-12-13 2008-07-15 Tdk Corporation Electronic device, dielectric ceramic composition and production method of the same
US7509717B2 (en) 2005-03-24 2009-03-31 Tdk Corporation Method of production of multilayer ceramic electronic device
EP1705674A1 (en) 2005-03-24 2006-09-27 TDK Corporation Method of production of multilayer ceramic electronic device
JP2006347799A (ja) * 2005-06-15 2006-12-28 Taiyo Yuden Co Ltd 誘電体セラミック、積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP4728051B2 (ja) * 2005-06-15 2011-07-20 太陽誘電株式会社 誘電体セラミック及び積層セラミックコンデンサ
US7298603B2 (en) 2005-07-26 2007-11-20 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of the same
JP2007254211A (ja) * 2006-03-23 2007-10-04 Tdk Corp 電子部品、誘電体磁器組成物およびその製造方法
US7618910B2 (en) 2006-03-23 2009-11-17 Tdk Corporation Dielectric ceramic composition production method
US7696118B2 (en) 2006-06-12 2010-04-13 Tdk Corporation Dielectric ceramic composition, electronic device and the production method
US7718560B2 (en) 2006-06-12 2010-05-18 Tdk Corporation Electronic device, dielectric ceramic composition and the production method
US7678724B2 (en) 2006-06-12 2010-03-16 Tdk Corporation Electronic device, dielectric ceramic composition and the production method
US8203825B2 (en) 2007-04-20 2012-06-19 Kyocera Corporation Dielectric ceramics and multilayer ceramic capacitor
US8179662B2 (en) 2008-08-06 2012-05-15 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
US11328868B2 (en) 2019-05-31 2022-05-10 Samsung Electro-Mechanics Co., Ltd. Dielectric ceramic composition and multi-layer ceramic electronic component using the same
US11715603B2 (en) 2020-06-05 2023-08-01 Samsung Electro-Mechanics Co., Ltd. Dielectric material having improved DC bias dielectric constant and multilayer ceramic electronic component using the same

Also Published As

Publication number Publication date
JP3326513B2 (ja) 2002-09-24

Similar Documents

Publication Publication Date Title
JP3326513B2 (ja) 積層型セラミックチップコンデンサ
JP3934352B2 (ja) 積層型セラミックチップコンデンサとその製造方法
JP3760364B2 (ja) 誘電体磁器組成物および電子部品
JP3091192B2 (ja) 誘電体磁器組成物および電子部品
US5668694A (en) Multilayer ceramic chip capacitor
JP3348081B2 (ja) 誘電体磁器組成物および電子部品
JP3568030B2 (ja) 誘電体磁器組成物の製造方法と誘電体層含有電子部品の製造方法
JP4821357B2 (ja) 電子部品、誘電体磁器組成物およびその製造方法
JP3878778B2 (ja) 誘電体磁器組成物および電子部品
EP2045221A2 (en) A dielectric ceramic composition and an electric device
JP3340722B2 (ja) 誘電体磁器組成物の製造方法
JPH11273985A (ja) 誘電体セラミックおよびその製造方法、ならびに、積層セラミック電子部品およびその製造方法
JP3341003B2 (ja) 誘電体磁器組成物および電子部品
JPWO2005090260A1 (ja) 積層型セラミックコンデンサ
JP2762427B2 (ja) 積層型セラミックチップコンデンサ
JP3130214B2 (ja) 積層型セラミックチップコンデンサ
JP2001097772A (ja) 誘電体磁器組成物、電子部品およびそれらの製造方法
JP2784982B2 (ja) 積層型セラミックチップコンデンサ
JP2003192432A (ja) 誘電体磁器組成物および電子部品
JP2005162557A (ja) 誘電体磁器組成物の製造方法、誘電体層含有電子部品の製造方法および誘電体層含有電子部品
JP2975459B2 (ja) 積層型セラミックチップコンデンサ
JP2005263508A (ja) 誘電体磁器組成物、積層型セラミックコンデンサ及びその製造方法
JP2002080279A (ja) 誘電体磁器組成物の製造方法および電子部品の製造方法
JP2005272262A (ja) 誘電体磁器組成物、積層型セラミックコンデンサ及びその製造方法
JP2002270455A (ja) 積層型セラミックチップコンデンサ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100712

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120712

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130712

Year of fee payment: 11

EXPY Cancellation because of completion of term