JPH0812209B2 - テストプローブ - Google Patents
テストプローブInfo
- Publication number
- JPH0812209B2 JPH0812209B2 JP5140019A JP14001993A JPH0812209B2 JP H0812209 B2 JPH0812209 B2 JP H0812209B2 JP 5140019 A JP5140019 A JP 5140019A JP 14001993 A JP14001993 A JP 14001993A JP H0812209 B2 JPH0812209 B2 JP H0812209B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- ground
- test
- dut
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06772—High frequency probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0416—Connectors, terminals
Description
【０００１】
【産業上の利用分野】本発明はテストプローブに関し、
特に誘導性負荷及び容量性負荷を低減した、高速で、偏
平なロジック・アナライザ・テストプローブに関する。
特に誘導性負荷及び容量性負荷を低減した、高速で、偏
平なロジック・アナライザ・テストプローブに関する。
【０００２】
【従来の技術】ロジック・アナライザ・テストプローブ
は、電圧テスト・プローブの特殊化したタイプでありデ
ジタル・ボード及びコンピュータ・ボードをプロービン
グするために最適化されている。ボードには、論理信号
にアクセスするための方形の信号ピンが取り付けられ、
多くの場合は高速信号捕捉をするために信号ピンの隣に
接地ピンを有する。ロジック・アナライザ・プローブ
は、従来の電圧プローブのようなプローブ・チップに代
わって、プローブを信号ピンに取り付けるためのソケッ
ト・コネクタを有している。信号線は、ロジック・アナ
ライザ・プローブからロジック・アナライザの入力チャ
ンネルに接続されるインターフェイス・ポッドへ導かれ
る。ロジック・アナライザの帯域幅条件によっては、受
動回路又は能動回路をプローブ内に含んでもよい。さら
に、プローブは容量性負荷を減少するためにＤＵＴ（被
試験素子）への接地接続を有してもよい。
は、電圧テスト・プローブの特殊化したタイプでありデ
ジタル・ボード及びコンピュータ・ボードをプロービン
グするために最適化されている。ボードには、論理信号
にアクセスするための方形の信号ピンが取り付けられ、
多くの場合は高速信号捕捉をするために信号ピンの隣に
接地ピンを有する。ロジック・アナライザ・プローブ
は、従来の電圧プローブのようなプローブ・チップに代
わって、プローブを信号ピンに取り付けるためのソケッ
ト・コネクタを有している。信号線は、ロジック・アナ
ライザ・プローブからロジック・アナライザの入力チャ
ンネルに接続されるインターフェイス・ポッドへ導かれ
る。ロジック・アナライザの帯域幅条件によっては、受
動回路又は能動回路をプローブ内に含んでもよい。さら
に、プローブは容量性負荷を減少するためにＤＵＴ（被
試験素子）への接地接続を有してもよい。
【０００３】図７−図１０は、従来のロジック・アナラ
イザ・テストプローブの例であり、図７は最も簡単なタ
イプのロジック・アナライザ・テストプローブである。
プローブ１０は一端がインターフェース・ポッド１８に
接続された１本の導線１６の他端接続されたプローブヘ
ッド・ソケットコネクタ１２を有する。ロジック・アナ
ライザの設計によっては、インターフェイス・ポッド１
８は、ＤＵＴに対して高入力インピーダンスで信号を取
り込み、取り込んだ信号を増幅し、信号の時間的調節を
する回路を有する。熱収縮包装素材２０が、プローブヘ
ッド・ソケットコネクタ１２に被せられ電気的絶縁を得
る。グランドプローブ２２は、ＤＵＴに対して接地接続
をするために必要である。この種のプローブは、狭いス
ペースへのプロービングには非常に良好であるが、プロ
ーブヘッド１２からインターフェイス・ポッド１８への
長いリード線、及びグランド・プローブ２２からインタ
ーフェイス・ポッド１８への長いリード線のために大き
い容量性負荷及び誘導性負荷を有する。
イザ・テストプローブの例であり、図７は最も簡単なタ
イプのロジック・アナライザ・テストプローブである。
プローブ１０は一端がインターフェース・ポッド１８に
接続された１本の導線１６の他端接続されたプローブヘ
ッド・ソケットコネクタ１２を有する。ロジック・アナ
ライザの設計によっては、インターフェイス・ポッド１
８は、ＤＵＴに対して高入力インピーダンスで信号を取
り込み、取り込んだ信号を増幅し、信号の時間的調節を
する回路を有する。熱収縮包装素材２０が、プローブヘ
ッド・ソケットコネクタ１２に被せられ電気的絶縁を得
る。グランドプローブ２２は、ＤＵＴに対して接地接続
をするために必要である。この種のプローブは、狭いス
ペースへのプロービングには非常に良好であるが、プロ
ーブヘッド１２からインターフェイス・ポッド１８への
長いリード線、及びグランド・プローブ２２からインタ
ーフェイス・ポッド１８への長いリード線のために大き
い容量性負荷及び誘導性負荷を有する。
【０００４】図８及び図９のプローブ２４及び２６は、
前述のプローブ１０の誘導性負荷及び容量性負荷の問題
を、ポッドレッド２８内に高入力インピーダンスの回路
を与えることで一部克服している。さらに、ポッドレッ
ド２８には、プローブ２４及び２６をＤＵＴの接地に接
続するソケット３０が成形される。プローブ２４及び２
６の高入力インピーダンスの回路及び接地接続部は、ポ
ッドレット２８を形成する絶縁素材で覆われる。ポッド
レット２８は、ツイストペア線３４を通してインターフ
ェイス・ポッド１８に電気的に接続される。ロジック・
アナライザの取り込み回路の最大チャンネル数と等しい
最大ポッドレッド２８数がインターフェイス・ポッド１
８に接続されて用いられる。
前述のプローブ１０の誘導性負荷及び容量性負荷の問題
を、ポッドレッド２８内に高入力インピーダンスの回路
を与えることで一部克服している。さらに、ポッドレッ
ド２８には、プローブ２４及び２６をＤＵＴの接地に接
続するソケット３０が成形される。プローブ２４及び２
６の高入力インピーダンスの回路及び接地接続部は、ポ
ッドレット２８を形成する絶縁素材で覆われる。ポッド
レット２８は、ツイストペア線３４を通してインターフ
ェイス・ポッド１８に電気的に接続される。ロジック・
アナライザの取り込み回路の最大チャンネル数と等しい
最大ポッドレッド２８数がインターフェイス・ポッド１
８に接続されて用いられる。
【０００５】図８のプローブ２４において、リード線３
６は、ポッドレッド２８からＤＵＴをプロービングする
のに用いられるソケット・コネクタ３８に延びている。
リード線３６はポッドレット２８内の補償回路に接続さ
れる。グランド・ソケット４２及びリード線４４は、Ｄ
ＵＴの接地電位をプローブに供給するために、ポッドレ
ッド２８内に成形されたソケット３０に接続される。こ
の型のプローブは十分に広い帯域幅を有するが、プロー
ブヘッド・ポッドレッド２８から、ＤＵＴの接地電位及
び信号テストポイントに延びているリード線４４及び３
６のために、まだ誘導性負荷及び容量性負荷が存在す
る。さらにソケット・コネクタ３８及びグランド・ソケ
ット４２の各々は、別々にＤＵＴのテストピン及び接地
ピンに接続しなければならない。同時に百を越えるチャ
ンネル数のデータを受ける能力を持つロジック・アナラ
イザでは、オペレータが個々のソケット・コネクタ３８
及びグランド・ソケット４２をＤＵＴに接続するのは時
間の浪費である。
６は、ポッドレッド２８からＤＵＴをプロービングする
のに用いられるソケット・コネクタ３８に延びている。
リード線３６はポッドレット２８内の補償回路に接続さ
れる。グランド・ソケット４２及びリード線４４は、Ｄ
ＵＴの接地電位をプローブに供給するために、ポッドレ
ッド２８内に成形されたソケット３０に接続される。こ
の型のプローブは十分に広い帯域幅を有するが、プロー
ブヘッド・ポッドレッド２８から、ＤＵＴの接地電位及
び信号テストポイントに延びているリード線４４及び３
６のために、まだ誘導性負荷及び容量性負荷が存在す
る。さらにソケット・コネクタ３８及びグランド・ソケ
ット４２の各々は、別々にＤＵＴのテストピン及び接地
ピンに接続しなければならない。同時に百を越えるチャ
ンネル数のデータを受ける能力を持つロジック・アナラ
イザでは、オペレータが個々のソケット・コネクタ３８
及びグランド・ソケット４２をＤＵＴに接続するのは時
間の浪費である。
【０００６】図９のプローブ２６は、ポッドレット２８
内のグランド・ソケット３０の隣にプロービング・ソケ
ット３８を成形することにより、前述のプローブ２４の
問題点を解決する。これは、上述のプローブに用いられ
た外部のリード線３６及び４４に起因する誘導性負荷及
び容量性負荷を最小にする。さらに、ポッドレット２８
の形状は、複数のポッドレッドを揃えて図１０に示すよ
うなマルチチャンネル・プローブ４６を構成することも
できる。このタイプのプローブの主な短所は、工業規格
の２．５４ミリメートル（１００ミル）間隔の２列のテ
ストピン（１列が信号ピンであり、その列から２．５４
ミリメートル離れた隣の１列が接地ピンである。）を有
するロジック・ボード及びコンピュータ・ボードに用い
るために設計されているため、個々のテストピンがその
２．５４ミリメートル隣に付随する接地ピンを持たない
場合は、リード・アダプタ４８を用いなければならな
い。この結果、前述のプローブ２４と同様に誘導性負荷
及び容量性負荷を有してしまう。
内のグランド・ソケット３０の隣にプロービング・ソケ
ット３８を成形することにより、前述のプローブ２４の
問題点を解決する。これは、上述のプローブに用いられ
た外部のリード線３６及び４４に起因する誘導性負荷及
び容量性負荷を最小にする。さらに、ポッドレット２８
の形状は、複数のポッドレッドを揃えて図１０に示すよ
うなマルチチャンネル・プローブ４６を構成することも
できる。このタイプのプローブの主な短所は、工業規格
の２．５４ミリメートル（１００ミル）間隔の２列のテ
ストピン（１列が信号ピンであり、その列から２．５４
ミリメートル離れた隣の１列が接地ピンである。）を有
するロジック・ボード及びコンピュータ・ボードに用い
るために設計されているため、個々のテストピンがその
２．５４ミリメートル隣に付随する接地ピンを持たない
場合は、リード・アダプタ４８を用いなければならな
い。この結果、前述のプローブ２４と同様に誘導性負荷
及び容量性負荷を有してしまう。
【０００７】
【発明が解決しようとする課題】上述から理解されるよ
うに、現在のロジック・アナライザ・プローブの設計に
おいては、性能と使い勝手のトレードオフがある。ＤＵ
Ｔの個々のテストピンにプロービングする使いやすさを
維持するには、マルチチャンネル・プロービングと同様
に誘導性負荷及び容量性負荷に関しては犠牲にしなけれ
ばならない。また誘導性負荷及び容量性負荷を最小にし
てマルチチャンネル・プロービングを提供するには、個
々のピンにプロービングする使い易さを犠牲にしなけれ
ばならない。
うに、現在のロジック・アナライザ・プローブの設計に
おいては、性能と使い勝手のトレードオフがある。ＤＵ
Ｔの個々のテストピンにプロービングする使いやすさを
維持するには、マルチチャンネル・プロービングと同様
に誘導性負荷及び容量性負荷に関しては犠牲にしなけれ
ばならない。また誘導性負荷及び容量性負荷を最小にし
てマルチチャンネル・プロービングを提供するには、個
々のピンにプロービングする使い易さを犠牲にしなけれ
ばならない。
【０００８】本発明の目的は、ＤＵＴ上の個々のピンに
プロービングする使い易さと、誘導性負荷及び容量性負
荷を最小にしてＤＵＴへマルチチャンネル・プロービン
グできる性能とを同時に兼ね備えたロジック・アナライ
ザ・プローブを提供することである。
プロービングする使い易さと、誘導性負荷及び容量性負
荷を最小にしてＤＵＴへマルチチャンネル・プロービン
グできる性能とを同時に兼ね備えたロジック・アナライ
ザ・プローブを提供することである。
【０００９】
【課題を解決するための手段及び作用】本発明の誘導性
負荷及び容量性負荷の減少させられた高速で偏平なプロ
ーブは、個々の信号へのプロービング及びマルチチャン
ネル・プロービングの両方に用いることができる。テス
トプローブは細長い基板を有し、その基板上にはＤＵＴ
の信号テストピンに接続するソケット・チップが取り付
けられる。基板はその上に被着された回路を有し、回路
は信号テストピン上の電気信号に対して高入力インピー
ダンスを与える。基板はさらに、基板上に被着された導
電性素材の領域を有し、ＤＵＴの接地ピンに電気的に接
続される導電面を提供する。ソケット・チップ及び基板
は、電気的絶縁及びプローブ構成部品の保護を提供する
絶縁性素材の胴体で囲まれる。絶縁性素材には、グラン
ドピンに電気的接続を与える基板上の導電面部分を露出
する切り欠きが形成される。
負荷及び容量性負荷の減少させられた高速で偏平なプロ
ーブは、個々の信号へのプロービング及びマルチチャン
ネル・プロービングの両方に用いることができる。テス
トプローブは細長い基板を有し、その基板上にはＤＵＴ
の信号テストピンに接続するソケット・チップが取り付
けられる。基板はその上に被着された回路を有し、回路
は信号テストピン上の電気信号に対して高入力インピー
ダンスを与える。基板はさらに、基板上に被着された導
電性素材の領域を有し、ＤＵＴの接地ピンに電気的に接
続される導電面を提供する。ソケット・チップ及び基板
は、電気的絶縁及びプローブ構成部品の保護を提供する
絶縁性素材の胴体で囲まれる。絶縁性素材には、グラン
ドピンに電気的接続を与える基板上の導電面部分を露出
する切り欠きが形成される。
【００１０】本発明はさらに、複数の高速で偏平なテス
トローブを一組に揃えることでマルチチャンネル・テス
トプローブになる。テストプローブを揃える手段は、ハ
ウジングを含み、ハウジングはその内に形成された端部
の開いた空洞部を有し、プローブのソケットチップがハ
ウジングの一端で露出された状態で複数のプローブを受
け入れる。ハウジングは、同じ一端にプローブ・ソケッ
トチップとして形成された複数の孔を有し、それらは空
洞部に隣接している。孔及びソケットチップは互いに平
行な直線に並べられ、孔はＤＵＴ上の接地テストピンを
受け、プローブ・ソケットはテスト信号ピンを受ける。
導電性のクリップは、ハウジング内に配置されて、複数
のプローブ上の露出された導電面及びハウジングの孔内
に配置された接地テストピン間を電気的に接続する。
トローブを一組に揃えることでマルチチャンネル・テス
トプローブになる。テストプローブを揃える手段は、ハ
ウジングを含み、ハウジングはその内に形成された端部
の開いた空洞部を有し、プローブのソケットチップがハ
ウジングの一端で露出された状態で複数のプローブを受
け入れる。ハウジングは、同じ一端にプローブ・ソケッ
トチップとして形成された複数の孔を有し、それらは空
洞部に隣接している。孔及びソケットチップは互いに平
行な直線に並べられ、孔はＤＵＴ上の接地テストピンを
受け、プローブ・ソケットはテスト信号ピンを受ける。
導電性のクリップは、ハウジング内に配置されて、複数
のプローブ上の露出された導電面及びハウジングの孔内
に配置された接地テストピン間を電気的に接続する。
【００１１】
【実施例】図１は、本発明の高速で偏平なロジック・ア
ナライザのテストプローブ５０を示している。プローブ
５０は、低帯域の単一のピンプローブに関しては使い易
いと同時に、広帯域プローブに関しては電気回路及びＤ
ＵＴの接地接続を行う。プローブ５０では、従来の広帯
域ポッドレット２８内の全体の一部として形成されたソ
ケット３０は除去され、代わって露出した接地接続部５
４が全体の一部として形成されている。これにより、前
述の電気回路をプローブ内に有さない高帯域ではないプ
ローブの形状に等しくできる。全体の一部として形成さ
れた接地接続部５４は、ＤＵＴ６０の接地ピン５８上に
装着されるグランド・コネクタ５６を受けると同時に、
プローブ５０はＤＵＴ６０の個々の信号ピンに直接接続
される。信号ソケット及び接地ソケット間のリード線の
長さを減少させた結果として、プローブでのテスト信号
の誘導性負荷及び容量性負荷が減少する。プローブ５０
は、マルチチャンネル・プロービングのためにプローブ
ホルダ６４内に揃えられるという利点を有する。
ナライザのテストプローブ５０を示している。プローブ
５０は、低帯域の単一のピンプローブに関しては使い易
いと同時に、広帯域プローブに関しては電気回路及びＤ
ＵＴの接地接続を行う。プローブ５０では、従来の広帯
域ポッドレット２８内の全体の一部として形成されたソ
ケット３０は除去され、代わって露出した接地接続部５
４が全体の一部として形成されている。これにより、前
述の電気回路をプローブ内に有さない高帯域ではないプ
ローブの形状に等しくできる。全体の一部として形成さ
れた接地接続部５４は、ＤＵＴ６０の接地ピン５８上に
装着されるグランド・コネクタ５６を受けると同時に、
プローブ５０はＤＵＴ６０の個々の信号ピンに直接接続
される。信号ソケット及び接地ソケット間のリード線の
長さを減少させた結果として、プローブでのテスト信号
の誘導性負荷及び容量性負荷が減少する。プローブ５０
は、マルチチャンネル・プロービングのためにプローブ
ホルダ６４内に揃えられるという利点を有する。
【００１２】図２Ａ及び図２Ｂは、夫々本発明の高速で
偏平なプローブ５０の上部及び下部の内部構成を示す図
である。プローブ５０は、セラミック・ハイブリッド素
材又はそれに類似の非導電性素材からできた細長い基板
６６を有している。ＤＵＴ６０からの入力電気信号に対
し高入力インピーダンスを得るための電気回路６８が、
基板６６上に形成される。電気回路６８は、薄い又はフ
ィルム厚の電子部品すなわち表面実装素子で形成しても
よい。導電性素材が、基板６６上に被着されて、ＤＵＴ
からの接地信号を、基板６６供給する導電面７０を形成
する。ソケット・コネクタ７２は、基板６６の接合面７
４に取り付けられると共に、回路６８に電気的に接続さ
れる。接合面７６及び７８の夫々が、基板上に形成さ
れ、信号線８０及び接地線７８を基板６６上に接続す
る。信号線８０及び接地線８２の他端はインターフェー
ス・ポッド（図示せず）に接続され、インターフェイス
・ポッドはロジック・アナライザに接続される。接合面
７６は電気回路６８からの出力信号を受けるために電気
的に接続され、接合面７８は導電面７０に電気的に接続
される。
偏平なプローブ５０の上部及び下部の内部構成を示す図
である。プローブ５０は、セラミック・ハイブリッド素
材又はそれに類似の非導電性素材からできた細長い基板
６６を有している。ＤＵＴ６０からの入力電気信号に対
し高入力インピーダンスを得るための電気回路６８が、
基板６６上に形成される。電気回路６８は、薄い又はフ
ィルム厚の電子部品すなわち表面実装素子で形成しても
よい。導電性素材が、基板６６上に被着されて、ＤＵＴ
からの接地信号を、基板６６供給する導電面７０を形成
する。ソケット・コネクタ７２は、基板６６の接合面７
４に取り付けられると共に、回路６８に電気的に接続さ
れる。接合面７６及び７８の夫々が、基板上に形成さ
れ、信号線８０及び接地線７８を基板６６上に接続す
る。信号線８０及び接地線８２の他端はインターフェー
ス・ポッド（図示せず）に接続され、インターフェイス
・ポッドはロジック・アナライザに接続される。接合面
７６は電気回路６８からの出力信号を受けるために電気
的に接続され、接合面７８は導電面７０に電気的に接続
される。
【００１３】プローブ５０の内部構成は、図１に示すよ
うに絶縁素材８４の胴体によって覆われる。絶縁素材８
４は、基板６６及び基板上に装着された部品を電気的に
絶縁すると共に保護する。第１の切り欠き８６は絶縁素
材８４内に形成され、基板６６上に形成された導電面７
０の部分を露出する。取り外し可能なグランド・コネク
タ５６は、ＤＵＴ６０の接地をプローブ５０つなぐため
に第１切り欠き８６の導電面７０に接続できる。さら
に、プローブ・ホルダ６４は、導電面７０を接続するグ
ランド・スプリングを有している。第２切り欠き８８
は、プローブ・ホルダ６４内でプローブ５０の位置を定
めるために、ソケット・チップ７２付近の絶縁素材８４
内に形成する。
うに絶縁素材８４の胴体によって覆われる。絶縁素材８
４は、基板６６及び基板上に装着された部品を電気的に
絶縁すると共に保護する。第１の切り欠き８６は絶縁素
材８４内に形成され、基板６６上に形成された導電面７
０の部分を露出する。取り外し可能なグランド・コネク
タ５６は、ＤＵＴ６０の接地をプローブ５０つなぐため
に第１切り欠き８６の導電面７０に接続できる。さら
に、プローブ・ホルダ６４は、導電面７０を接続するグ
ランド・スプリングを有している。第２切り欠き８８
は、プローブ・ホルダ６４内でプローブ５０の位置を定
めるために、ソケット・チップ７２付近の絶縁素材８４
内に形成する。
【００１４】プローブ５０の形状は、信号ピンがＤＵＴ
上の狭い場所に配置されていてもプロービング可能であ
ると同時に、最小の容量性負荷でＤＵＴの接地へ接続で
きる。さらに、プローブ５０の形状は、複数のプローブ
５０をプローブ・ホルダ６４内に適合させて用いて、マ
ルチチャンネル・プロービングすることができる。図１
の斜視図は、ハウジング９４を形成するふた９０及び本
体９２から成るプローブ・ホルダ６４を示している。ハ
ウジング９４はプローブ５０を受ける両端部が、開いた
空洞部９６を有している。図３に示すようにふた９０
は、平面９８及び両側辺に沿って形成される固定用タブ
１００を有する。本体９２は基部１０２及び、両側辺に
沿って直立した側壁１０４を有する。側壁１０４には、
ふた９０のタブ１００を受け入れる溝１０６がある。基
部１０２は、空洞部１１４及び１１６により盛り上がっ
た中央部１１２から隔てられた盛り上がった端部１０８
及び１１０を有する。端部１０８及び１１０並びに中央
部１１２は、空洞部１１４及び１１６と共に側壁１０４
間に延びている。端部１０８は、長方形の断面形状を有
すると共に、その長方形の断面内に形成され側壁１０４
と平行に空洞部１１４内に延びて貫かれた孔１１８を有
する。連続した凹凸部１２０は端部１０８の上部に形成
される。プローブ５０の第２切り欠き８８は、凹凸部１
２０と協同してプローブ５０をプローブ・ホルダ６４内
の正確な位置に固定する。好適実施例において、プロー
ブ・ホルダ６４は端部１０８内に形成された孔１１８に
プローブ５０を８本並べて支持できる。
上の狭い場所に配置されていてもプロービング可能であ
ると同時に、最小の容量性負荷でＤＵＴの接地へ接続で
きる。さらに、プローブ５０の形状は、複数のプローブ
５０をプローブ・ホルダ６４内に適合させて用いて、マ
ルチチャンネル・プロービングすることができる。図１
の斜視図は、ハウジング９４を形成するふた９０及び本
体９２から成るプローブ・ホルダ６４を示している。ハ
ウジング９４はプローブ５０を受ける両端部が、開いた
空洞部９６を有している。図３に示すようにふた９０
は、平面９８及び両側辺に沿って形成される固定用タブ
１００を有する。本体９２は基部１０２及び、両側辺に
沿って直立した側壁１０４を有する。側壁１０４には、
ふた９０のタブ１００を受け入れる溝１０６がある。基
部１０２は、空洞部１１４及び１１６により盛り上がっ
た中央部１１２から隔てられた盛り上がった端部１０８
及び１１０を有する。端部１０８及び１１０並びに中央
部１１２は、空洞部１１４及び１１６と共に側壁１０４
間に延びている。端部１０８は、長方形の断面形状を有
すると共に、その長方形の断面内に形成され側壁１０４
と平行に空洞部１１４内に延びて貫かれた孔１１８を有
する。連続した凹凸部１２０は端部１０８の上部に形成
される。プローブ５０の第２切り欠き８８は、凹凸部１
２０と協同してプローブ５０をプローブ・ホルダ６４内
の正確な位置に固定する。好適実施例において、プロー
ブ・ホルダ６４は端部１０８内に形成された孔１１８に
プローブ５０を８本並べて支持できる。
【００１５】中央部１１２には、導電性のグランド・ス
プリング１２２が取り付けられる。グランド・スプリン
グ１２２は、堅い中央部１２４と、中央部１２４から夫
々反対方向に延びているスプリング状のフィンガ部１２
６及び１２８を有する。各々のフィンガ部１２６及び１
２８は、端部１０８内に形成された孔１１８と一直線に
並べられる。フィンガ部１２６は、図４の断面図に示す
ように中央部１２４から空洞部１１４に向かって下側に
曲げられる。フィンガ部１２６の端は、上向きに曲がっ
て接点１３０を形成している。図４の断面図に示すよう
に、フィンガ部１２８は空洞部１１６に延びるととも
に、その端部が上側に湾曲した接点１３２を有する。
プリング１２２が取り付けられる。グランド・スプリン
グ１２２は、堅い中央部１２４と、中央部１２４から夫
々反対方向に延びているスプリング状のフィンガ部１２
６及び１２８を有する。各々のフィンガ部１２６及び１
２８は、端部１０８内に形成された孔１１８と一直線に
並べられる。フィンガ部１２６は、図４の断面図に示す
ように中央部１２４から空洞部１１４に向かって下側に
曲げられる。フィンガ部１２６の端は、上向きに曲がっ
て接点１３０を形成している。図４の断面図に示すよう
に、フィンガ部１２８は空洞部１１６に延びるととも
に、その端部が上側に湾曲した接点１３２を有する。
【００１６】プローブ・ホルダ６４は図５に示すように
８本のプローブ５０を支持している。プローブ５０及び
プローブ・ホルダ６４の組み合わせは、工業規格の２．
５４ミリメートルの間隔を有する方形のピンに一致する
ように設計される。一般に論理信号プロービングにおい
て、論理ボード又はコンピュータ・ボード上には２．５
４ミリメートルの信号ピンの配列が与えられている。信
号ピンの列に２．５４ミリメートルの間隔をおいて平行
な隣の２．５４ミリメートル間隔のピンの列はグランド
・ピンの列である。第２の切り欠き部に端部１０８の凹
凸部１２０と組合わさると共にプローブ５０の端部の背
面がもう一方の端部１１０に保持されることによって、
プローブ５０はプローブ・ホルダ６４内に配置される。
プローブのソケット・コネクタ７２は、端部１０８に形
成された孔１１８と平行に並んでいる。ソケット・コネ
クタ７２及び孔１１８の両方とも隣同士の孔との間隔は
２．５４ミリメートルで隔てられている。各々のプロー
ブ５０の導電面７０は第１切り欠き８６内で露出して、
夫々のグランド・スプリングの上側に湾曲した接点１３
２の１つに接触する。ふた９０を本体９２にタブ１００
で取り付けることにより、プローブ５０はプローブ・ホ
ルダ６４内に固定される。
８本のプローブ５０を支持している。プローブ５０及び
プローブ・ホルダ６４の組み合わせは、工業規格の２．
５４ミリメートルの間隔を有する方形のピンに一致する
ように設計される。一般に論理信号プロービングにおい
て、論理ボード又はコンピュータ・ボード上には２．５
４ミリメートルの信号ピンの配列が与えられている。信
号ピンの列に２．５４ミリメートルの間隔をおいて平行
な隣の２．５４ミリメートル間隔のピンの列はグランド
・ピンの列である。第２の切り欠き部に端部１０８の凹
凸部１２０と組合わさると共にプローブ５０の端部の背
面がもう一方の端部１１０に保持されることによって、
プローブ５０はプローブ・ホルダ６４内に配置される。
プローブのソケット・コネクタ７２は、端部１０８に形
成された孔１１８と平行に並んでいる。ソケット・コネ
クタ７２及び孔１１８の両方とも隣同士の孔との間隔は
２．５４ミリメートルで隔てられている。各々のプロー
ブ５０の導電面７０は第１切り欠き８６内で露出して、
夫々のグランド・スプリングの上側に湾曲した接点１３
２の１つに接触する。ふた９０を本体９２にタブ１００
で取り付けることにより、プローブ５０はプローブ・ホ
ルダ６４内に固定される。
【００１７】プローブ・ホルダ６４内に複数のプローブ
５０を配置することで、ＤＵＴからの複数の信号を捕捉
することのできるマルチチャンネル・プローブとなる。
図５の斜視図及び図６の断面図に示されるように、マル
チチャンネル・プローブはＤＵＴの信号ピン及び接地ピ
ン配列に装着されると同時に、各々のプローブ５０は別
々の信号ピンに接続されている。接地ピン５８は孔１１
８を通してプローブ・ホルダ６４内に延びて、グランド
・スプリング１２２のフィンガ部１２６と電気的に接触
する。グランド・スプリング１２２のもう一方の反対側
のフィンガ部１２８は、プローブ５０の導電面７０と電
気的に接続される。ＤＵＴ、接地ピン及び導電面７０間
の接続はできるだけ短くすることで最大の帯域幅が得ら
れる。
５０を配置することで、ＤＵＴからの複数の信号を捕捉
することのできるマルチチャンネル・プローブとなる。
図５の斜視図及び図６の断面図に示されるように、マル
チチャンネル・プローブはＤＵＴの信号ピン及び接地ピ
ン配列に装着されると同時に、各々のプローブ５０は別
々の信号ピンに接続されている。接地ピン５８は孔１１
８を通してプローブ・ホルダ６４内に延びて、グランド
・スプリング１２２のフィンガ部１２６と電気的に接触
する。グランド・スプリング１２２のもう一方の反対側
のフィンガ部１２８は、プローブ５０の導電面７０と電
気的に接続される。ＤＵＴ、接地ピン及び導電面７０間
の接続はできるだけ短くすることで最大の帯域幅が得ら
れる。
【００１８】上記の本発明の高速で偏平なテストプロー
ブは、被着された電気回路を有する基板の上に直接絶縁
素材のボディが成形される。成形された絶縁素材は、基
板上に形成された導電面を露出するために形成される切
り欠きを有する。露出された導電面は、基板の接地と、
ＤＵＴの接地との間の接続を得るために用いられる。プ
ローブは、低帯域の単一のピンプローブに関しての使い
易さを有すると共に、高帯域プローブに関しての電気回
路及びＤＵＴの接地接続をを行う。さらに、プローブは
マルチチャンネル・プロービングするためにプローブ・
ホルダに組み込んで使用することもでき、プローブ・ホ
ルダはＤＵＴ上の接地ピンとプローブ上の接地接続部と
を最短で接続するハウジング内に配置されたグランド・
スプリングを有する。
ブは、被着された電気回路を有する基板の上に直接絶縁
素材のボディが成形される。成形された絶縁素材は、基
板上に形成された導電面を露出するために形成される切
り欠きを有する。露出された導電面は、基板の接地と、
ＤＵＴの接地との間の接続を得るために用いられる。プ
ローブは、低帯域の単一のピンプローブに関しての使い
易さを有すると共に、高帯域プローブに関しての電気回
路及びＤＵＴの接地接続をを行う。さらに、プローブは
マルチチャンネル・プロービングするためにプローブ・
ホルダに組み込んで使用することもでき、プローブ・ホ
ルダはＤＵＴ上の接地ピンとプローブ上の接地接続部と
を最短で接続するハウジング内に配置されたグランド・
スプリングを有する。
【００１９】以上本発明の好適実施例について説明した
が、本発明はここに説明した実施例のみに限定されるも
のではなく、本発明の要旨を逸脱することなく必要に応
じて種々の変形及び変更を実施し得ることは当業者には
明らかである。例えば、本発明におけるプローブホルダ
がプローブを収容する数は８本であったが、この収容数
は８本に限定されない。
が、本発明はここに説明した実施例のみに限定されるも
のではなく、本発明の要旨を逸脱することなく必要に応
じて種々の変形及び変更を実施し得ることは当業者には
明らかである。例えば、本発明におけるプローブホルダ
がプローブを収容する数は８本であったが、この収容数
は８本に限定されない。
【００２０】
【発明の効果】本発明により、ＤＵＴ上の個々のピンに
単一のプローブとして用いる使い易さと、誘導性負荷及
び容量性負荷を最小にしてＤＵＴへマルチチャンネル・
プロービングできる性能とを同時に兼ね備えたロジック
・アナライザ・プローブを提供することができる。
単一のプローブとして用いる使い易さと、誘導性負荷及
び容量性負荷を最小にしてＤＵＴへマルチチャンネル・
プロービングできる性能とを同時に兼ね備えたロジック
・アナライザ・プローブを提供することができる。
【図１】本発明の高速で偏平なテストプローブ及びマル
チチャンネル・プロービングのためのプローブ・ホルダ
の斜視図である。
チチャンネル・プロービングのためのプローブ・ホルダ
の斜視図である。
【図２Ａ】本発明のプローブの上部斜視図である。
【図２Ｂ】本発明のプローブの下部斜視図である。
【図３】本発明のテストプローブがプローブホルダに収
容されている斜視図である。
容されている斜視図である。
【図４】本発明のテストプローブがプローブホルダに収
容されている断面図である。
容されている断面図である。
【図５】本発明のテストプローブが信号ピンに接続され
た状態を示す斜視図である。
た状態を示す斜視図である。
【図６】本発明のテストプローブが信号ピンに接続され
た状態を示す断面図である。
た状態を示す断面図である。
【図７】従来のロジック・アナライザ・テストプローブ
の例である。
の例である。
【図８】従来のロジック・アナライザ・テストプローブ
の例である。
の例である。
【図９】従来のロジック・アナライザ・テストプローブ
の例である。
の例である。
【図１０】従来のロジック・アナライザ・テストプロー
ブの例である。
ブの例である。
６４ プローブホルダ ６８ 回路基板 ７０ 導電面 ８４ 絶縁素材 ８６ 切り欠き部分 １２２ グランド・スプリング
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ガリー・ピー・リデル アメリカ合衆国オレゴン州97223 ポート ランド サウス・ウェスト メイプルリー フ 7905 (72)発明者 ジェームズ・イー・トリンブル アメリカ合衆国オレゴン州97123 ヒルズ ボロ ノース・ウェスト エバーグリーン 29230 (72)発明者 デイビッド・ジー・ペイン アメリカ合衆国オレゴン州97006 アロハ サウス・ウェスト ハレル 17371
Claims (1)
- 【請求項１】 被測定素子及び測定器間を電気的に接続
するテストプローブにおいて、 上記測定器の接地に接続する被着された導電面を有する
回路基板及び、上記回路基板の導電面を露出する切り欠
き部分が形成され、上記回路基板を電気的に絶縁すると
共に保護する絶縁素材の胴体を有する細長い形状のプロ
ーブと、 該プローブを複数個着脱可能に収容するハウジング、及
び該ハウジング内に取り付けられて上記プローブの導電
面及び上記被測定素子の接地間を接続するグランド・ス
プリングを有するプローブ・ホルダとを具えることを特
徴とするテストプローブ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US890216 | 1992-05-29 | ||
| US07/890,216 US5223787A (en) | 1992-05-29 | 1992-05-29 | High-speed, low-profile test probe |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06213934A JPH06213934A (ja) | 1994-08-05 |
| JPH0812209B2 true JPH0812209B2 (ja) | 1996-02-07 |
Family
ID=25396407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5140019A Expired - Lifetime JPH0812209B2 (ja) | 1992-05-29 | 1993-05-19 | テストプローブ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5223787A (ja) |
| JP (1) | JPH0812209B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5625299A (en) * | 1995-02-03 | 1997-04-29 | Uhling; Thomas F. | Multiple lead analog voltage probe with high signal integrity over a wide band width |
| US5764071A (en) * | 1996-01-05 | 1998-06-09 | International Business Machines Corporation | Method and system for testing an electronic module mounted on a printed circuit board |
| US6191594B1 (en) | 1996-10-28 | 2001-02-20 | Tektronix, Inc. | Adapter for a measurement test probe |
| US6600330B1 (en) * | 2002-01-11 | 2003-07-29 | Tektronix, Inc. | Probe head holder |
| US6902416B2 (en) * | 2002-08-29 | 2005-06-07 | 3M Innovative Properties Company | High density probe device |
| US7364474B2 (en) * | 2003-10-14 | 2008-04-29 | Precision Interconnect, Inc. | Cable terminal with contact pins including electrical component |
| US7046020B2 (en) * | 2004-02-17 | 2006-05-16 | Agilent Technologies, Inc. | Probes with perpendicularly disposed spring pins, and methods of making and using same |
| US20060022692A1 (en) * | 2004-07-28 | 2006-02-02 | Lameres Brock J | Backside attach probe, components thereof, and methods for making and using same |
| US20060161689A1 (en) * | 2005-01-18 | 2006-07-20 | Hewlett-Packard Development Company, L.P. | Apparatus and systems for monitoring communication |
| US9404940B1 (en) | 2006-01-06 | 2016-08-02 | Teledyne Lecroy, Inc. | Compensating probing tip optimized adapters for use with specific electrical test probes |
| US9140724B1 (en) * | 2006-01-06 | 2015-09-22 | Lecroy Corporation | Compensating resistance probing tip optimized adapters for use with specific electrical test probes |
| US7492173B2 (en) | 2006-01-12 | 2009-02-17 | Agilent Technologies, Inc. | Probe accessories, and methods for probing test points using same |
| US7521634B2 (en) * | 2006-05-19 | 2009-04-21 | Tektronix, Inc. | Multi-Channel signal acquisition probe |
| US7323892B1 (en) * | 2006-06-07 | 2008-01-29 | Agilent Technologies, Inc. | Probe having a frame to align spring pins perpendicularly to a printed circuit board, and method of making same |
| US7795860B2 (en) * | 2006-08-16 | 2010-09-14 | Tektronix, Inc. | Multiple probe acquisition system |
| JP5360468B2 (ja) * | 2008-10-17 | 2013-12-04 | 横河電機株式会社 | ロジック信号用の多ビットプローブ先端部 |
| US9007083B2 (en) | 2011-08-03 | 2015-04-14 | Tektronix, Inc. | Self-retaining via probe |
| US10753961B2 (en) * | 2017-05-10 | 2020-08-25 | Tektronix, Inc. | Shielded probe tip interface |
| CN115541943A (zh) * | 2021-06-30 | 2022-12-30 | 荣耀终端有限公司 | 一种射频测试探针结构、射频测试装置以及系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3630548A1 (de) * | 1986-09-08 | 1988-03-10 | Mania Gmbh | Vorrichtung zum elektronischen pruefen von leiterplatten mit kontaktpunkten im 1/20 zoll-raster |
| CA1278106C (en) * | 1988-11-02 | 1990-12-18 | Gordon Glen Rabjohn | Tunable microwave wafer probe |
-
1992
- 1992-05-29 US US07/890,216 patent/US5223787A/en not_active Expired - Lifetime
-
1993
- 1993-05-19 JP JP5140019A patent/JPH0812209B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5223787A (en) | 1993-06-29 |
| JPH06213934A (ja) | 1994-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0812209B2 (ja) | テストプローブ | |
| JP5037609B2 (ja) | マルチ・チャネル信号取込みプローブ | |
| KR100855208B1 (ko) | 고성능 테스터 인터페이스 모듈 | |
| JP4180360B2 (ja) | 多チャネル信号プローブ・ヘッド及び多チャネル信号プローブ・ヘッド装置 | |
| US9261535B2 (en) | Active probe adaptor | |
| CA2589353C (en) | Measuring tip for high-frequency measurement | |
| JPH1038914A (ja) | 装置と試験リードとの接続装置 | |
| EP0177809B1 (en) | Coaxial connector arrangement | |
| US20070222468A1 (en) | High bandwidth probe system | |
| US5387872A (en) | Positioning aid for a hand-held electrical test probe | |
| JPS60123666U (ja) | 回路基板等の検査装置 | |
| JPH0623784B2 (ja) | 電気試験プローブ | |
| JP4115282B2 (ja) | 測定プローブ用デスキュー・フィクスチャー | |
| KR20010112654A (ko) | 전기회로기판에 대한 동축 케이블의 접속 구조 | |
| JPS6041729Y2 (ja) | ウエハプロ−ブカ−ド | |
| KR950011616B1 (ko) | 번인 테스트용 회로기판에 사용되는 커넥터 어셈블리 | |
| JPH0577270B2 (ja) | ||
| JP3052874B2 (ja) | Ｂｇａ型半導体装置のプローブ装置 | |
| JPS5828360Y2 (ja) | Ｉｃクリツプ | |
| JP2562167Y2 (ja) | 同軸伝送路のアース接続構造 | |
| JPH01298665A (ja) | 補助端子付きピン・グリット・アレイソケット | |
| JPH0620308Y2 (ja) | Ｉｃソケツト | |
| JPH07159486A (ja) | 集積回路試験装置 | |
| JPH0541416A (ja) | プローブカード及びフロツグリング | |
| JPH10312863A (ja) | 電気コネクタ |