JP5360468B2 - ロジック信号用の多ビットプローブ先端部 - Google Patents

Description

本発明は、プローブ先端部の側面同士が接して配列されるロジック信号用の多ビットプローブ先端部に関し、詳しくは、少ない部品数で多極ピンのコネクタに容易に挿抜できるロジック信号用の多ビットプローブ先端部に関するものである。

波形測定装置（例えば、デジタルオシロスコープ、ロジックアナライザ等）では、被測定対象に物理的・電気的に接続し、被測定対象からの電気信号を波形測定装置本体に伝送するためのプローブが必須である（例えば、特許文献１参照）。

また、プローブのうち、被測定対象に実際に物理的・電気的に接続する部分を、プローブヘッドまたはプローブ先端部とよぶ。そして、プローブ先端部からの電気信号を同軸ケーブル等で、波形測定装置本体に伝送する。

特に被測定対象の電気信号が二値のロジック信号の場合、１ビット分のみ測定を行なうことは少なく、多ビットの測定を行なうことが多く、プローブ先端部も多数個設けられる（例えば、特許文献２〜３参照）。

そして、ロジック信号の場合、基板上に設けられた多極ピンのコネクタにプローブを接続して測定を行なうことがある。なお、二値のロジック信号（ＬまたはＨ）なので、信号、先端部の個数をビットで表す場合もある。

図１１は、従来のロジック信号用のプローブの先端部（以下、「プローブ先端部」または「先端部」と略す）の構成を示した斜視図である。
図１１において、先端部１の底面に信号側ソケット（メス側のレセプタクル）１ａとグランド側ソケット（メス側のレセプタクル）１ｂとが設けられる。また、先端部１の上面には波形測定装置に電気信号を伝送するための同軸ケーブルの接続ケーブル２が設けられる。

図１２は、従来のロジック信号用のプローブ先端部１と、この先端部１に接続する基板の構成を示した図である。

図１２において、基板３上に多極ピンのコネクタ（オス側のピン）４が設けらる。多極ピンのコネクタ４の上面部分には、ピンが１６本×２列で配列される（いわゆる、ピンヘッダー）。なお、一方の列は、基板３上のロジック回路の信号線側に接続されたピン４ａであり、他方の列は、基板３上のグランドに接続されたピン４ｂである。

そして、先端部１の信号側ソケット１ａと信号線側のピン４ａとを合わせ、ＧＮＤ側ソケット１ｂとＧＮＤ側のピン４ｂとを合わせて、１ビットづつ接続する。この際、先端部１の配列方向の幅は、ピン４ａ、４ｂのピッチと同じであり、配列方向に連続して差し込める。

図１３は、従来のロジック信号用のプローブ先端部１と、この先端部１に接続する基板のその他の構成を示した図である。
図１３において、全てのピン４ａ、４ｂが、ロジック回路の信号線側に接続される。そして、ＧＮＤピン５は、多極ピンのコネクタ４とは、基板３上の別の位置に設けられ、基板３のグランドに接続される。

プローブのグランド接触部６は、ケーブル２上に設けられ、多ビットの先端部１それぞれからのケーブル２を束ねると共に、グランド専用のケーブル７も束ねる。グランド専用のケーブル７は、ＧＮＤピン５に接続される。

そして、先端部１の信号側ソケット１ａと信号線側の他方の列のピン４ｂとを合わせ、１ビットづつ先端部１を接続する。なお、ＧＮＤ側ソケット１ｂには、何も接続しない。そして、グランド専用のケーブル７とＧＮＤピン５と接続する。図１１、図１３に示すように、一方の列のピン４ａは、物理的に他の先端部１を接続することはできなくなる。

特開平０１−１０５１７３号公報 特開２００３−２２７８５０号公報 特開２００７−１２１２８４号公報

このように、多極ピンのコネクタ４に１ビットづつプローブ先端部１を差込み、物理的・電気的に接続している。

しかしながら、多極ピンのコネクタ４に複数ビット分の先端部１を一括して挿抜できないため、測定を開始するための作業が煩雑であり、測定を開始するまでに時間がかかるという問題があった。

一方、特許文献２、３に示すように、所定の個数の先端部を固定するものも存在するが、先端部の個数が固定であるとともに部品数が多く、大型化するという問題があった。

そこで本発明の目的は、少ない部品数で多極ピンのコネクタに容易に挿抜できるロジック信号用の多ビットプローブ先端部を実現することにある。

請求項１記載の発明は、
プローブ先端部の側面同士が接して配列されるロジック信号用の多ビットプローブ先端部であって、
プローブ先端部の配列方向にΔｐの等間隔で突起部が把持部の下面に櫛の歯状に配列されたホルダと、
下面の後側にロジック信号側ソケット、下面の前側にグランド側ソケット、上面にケーブルが設けられるプローブ先端部と
を有し、
前記プローブ先端部の上面の前側に前記ホルダの突起部間の溝部と嵌め合う嵌合部を設けたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
ホルダの突起部のうち、両端の突起部の前記配列方向の幅は、両端以外の突起部の配列方向の幅の半分であることを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明において、
ホルダの把持部の前面と後面は、一方の側面から他方の側面まで、プローブ先端部の配列方向に沿って水平に溝部を設けたことを特徴とするものである。
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明において、
プローブ先端部の後面は、プローブ先端部の上面および下面に対して垂直であり、前記ロジック信号側ソケットの中心からプローブ先端部の後面までの距離が長くともΔｐ／２であることを特徴とするものである。
請求項５記載の発明は、請求項１〜４のいずれかに記載の発明において、
プローブ先端部は、一方の側面に凸部を有し、他方の側面に隣に配列されるプローブ先端部の一方の側面の凸部が嵌め合う凹部を有することを特徴とするものである。
請求項６記載の発明は、請求項１〜５のいずれかに記載の発明において、
上面の前側に前記ホルダの突起部間の溝部と嵌め合う嵌合部を有するスペーサを設けたことを特徴とするものである。
請求項７記載の発明は、請求項５記載の発明において、
上面の前側に前記ホルダの突起部間の溝部と嵌め合う嵌合部を有するスペーサを設けるとともに、このスペーサは、一方の側面に凸部を有し、他方の側面に凹部を有し、前記凸部、前記凹部は、前記プローブ先端部の凸部、凹部と同一形状であることを特徴とするものである。

本発明によれば、以下のような効果がある。
ホルダの把持部に櫛の歯状の突起部が設けられる。そして、ホルダの突起部で形成される溝部が、先端部の上面の前側の嵌合部に嵌め合わされ、複数ビットの先端部を一括して固定する。これにより、少ない部品数で多極ピンのコネクタに多ビットプローブ先端部を容易に挿抜できる。

以下図面を用いて本発明の実施の形態を説明する。
図１〜図４は、本発明の一実施例を示した構成図である。ここで、図１１、図１２と同一のものには同一符号を付し、説明を省略する。
図１は、プローブ先端部１０の構成図（斜視図）である。図２は、プローブ先端部１０の下側部分の拡大図である。図３は、複数ビット分のプローブ先端部１０を保持するためのホルダ２０の構成図（斜視図）である。図４は、プローブ先端部１０とホルダ２０を嵌め合わせた多ビットプローブ先端部１００の構成図（斜視図）である。

図１において、図１（ａ）は、プローブ先端部１０の右側面側の上方向からの斜視図であり、図１（ｂ）は、プローブ先端部１０の左側面側の下方向からの斜視図である。

プローブ先端部１０は、略６面体であり、抵抗、コンデンサ等のＲＣ回路が組み込まれたモールド部分があり、下面の後側にロジック信号用の信号側ソケット１１、下面の前側にグランド用のＧＮＤ側ソケット１２、上面に接続ケーブル２が設けられる。なお、接続ケーブル２は、先端部１０からの電気信号を波形測定装置本体に伝送する同軸ケーブルであり、図１１に示すものと機能は同じである。

また、プローブ先端部１０は、右側面に凹部１３、左側面に凸部１４を有し、両側面上には、凸部１４以外に突起した部分はない。凹部１３は、凸部１４に嵌め合わされ、先端部１０を左右方向（配列方向）に複数個配列する際に、上下方向、前後方向の位置合わせおよび仮固定するためのものである。

プローブ先端部１０の後面は、突起した部分はなく、上面と下面とに対して垂直に形成される。すなわち、先端部１０の後面と後面とは、面接触する。

プローブ先端部１０の上面の前側（プローブ先端部１０の上面のケーブル２が接続される位置と、プローブ先端部１０の前面との間に位置する上面部分）に嵌合部１５が設けられる。これは、図３に示すホルダ２０と合わさる部分である。

プローブ先端部１０の寸法について説明する（図２参照）。
多極ピンのコネクタ４は、通常、規格で規定された間隔Δｐ（＝２．５４［ｍｍ］）で左右方向、前後方向に配列されている。このようなコネクタ４に接続するため、信号側ソケット１１の中心とＧＮＤ側ソケット１２の中心との距離はΔｐであり、信号側ソケット１１の中心から先端部１０の後面までの距離はΔｐ／２である。また、先端部１０の左右の側面間の距離もΔｐである。

図３において、ホルダ２０は、把持部２１、突起部２２、取外用溝部２３、突起部２２で形成される溝部２４とを有し、先端部１０を複数ビット保持するためのものである。

把持部２１は、略直方体であり、把持部２１の下面には、先端部１０の配列方向にΔｐの等間隔で、略直方体の突起部２２が櫛の歯状に配列される。また、突起部２２間で形成される溝部２４に、先端部１０の嵌合部１５が嵌め合う。

なお、突起部２２と、隣の突起部２２との配列方向の距離はΔｐ（＝２．５４［ｍｍ］）であるが、複数個配列された突起部２２のうち両端以外の突起部の配列方向の幅をΔｑとすれば、配列方向両端の突起部のみは配列方向の幅がΔｑ／２である。

取外用溝部２３は、把持部２１の前面と後面に設けられ、一方の側面から他方の側面まで、先端部１０の配列方向に沿って設けられる。

図３から明らかなように、ホルダ２０は、前後方向、左右方向に対象であり、ホルダ２０は、前後、左右の向きのどちらでも同じように先端部１０を固定することができる。

このような装置の動作を説明する。
隣り合う先端部１０同士の右側面と左側面とをあわせるが、その際、隣り合う先端部１０のうち、基準となる先端部１０の右隣に位置する先端部１０は、基準の先端部１０の右側面の凹部１３に、右隣の先端部１０の左側面の凸部１４をあわせる。

また、基準となる先端部１０の左に位置する先端部１０は、基準の先端部１０の左側面の凸部１４に、左隣の先端部１０の右側面の凹部１３をあわせる。

その後、凹部１３と凸部１４とで仮固定した複数の先端部１０それぞれの嵌合部１５に、ホルダ２０の突起部２１の先端から嵌め合わせ、突起部２１間の溝部２４まで嵌合部１５を嵌め合わせて固定する。

ここで、図４は、複数ビットの先端部１０とホルダ２０とを嵌め合わせた多ビットプローブ先端部１００の構成を示した図であり、図５は、多ビットプローブ先端部１００の断面である。図５（ａ）は、ホルダ２０がある状態の断面図であり、図５（ｂ）は、ホルダ２０がない状態（凹部１３、凸部１４で仮固定の状態）の断面図である。

図５（ａ）に示すように、ホルダ２０の突起部２２のうち、両端の突起部の幅がΔｑ／２なので、ホルダ２０を先端部１０と嵌め合わせた状態で、ホルダ２０が、先端部１０の側面から突き出ない。

先端部１０とホルダ２０とを取り外す場合は、ホルダ２０の把持部２１を持って、先端部１０の上方向に引き抜く。または、ホルダ２０の把持部２１に形成された取外用溝部２３にマイナスドライバ、定規等を差し込んで、ホルダ２０を先端部１０の上方向に引き抜いてもよい。

続いて、図６を用いて、図４に示す多ビットプローブ先端部１００を多極ピンのコネクタ（８本×２列）４’に挿抜する動作を説明する。

基板３上に多極ピンのコネタク４’が実装される。多極ピンのコネクタ４’の上面部分には、ピンが８本×２列で配列され。なお、一方の列は、基板３上のロジック回路の信号線側に接続されたピン４ａ’であり、他方の列は、基板３上のグランドに接続されたピン４ｂ’である。

ユーザは、８ビットの多ビットプローブ１００の先端部１０両側面（または前面と後面）を持って、先端部１０の信号側ソケット１１と信号線側のピン４ａ’とを合わせ、ＧＮＤ側ソケット１２とＧＮＤ側のピン４ｂ’とを合わせ、先端部１０の下面側からコネクタ４’に８ビット一括して接続する。または、ソケット１１、１２をピン４ａ’、４ｂ’に軽く挿入した後、ホルダ２０の把持部２１の上面を押して、コネタク４に最後まで挿入してもよい。

抜く場合は、多ビットプローブ１００の先端部１０両側面を持って、先端部１０の上面側に８ビット一括して引き抜く。

このように、ホルダ２０の把持部２１に櫛の歯状の突起部２２を設ける。そして、ホルダ２０の突起部２２で形成される溝部２４が、先端部１０の上面前側の嵌合部１５と嵌め合わされ、複数ビットの先端部１０を一括して固定する。これにより、少ない部品数で多極ピンのコネクタに多ビットプローブ先端部を容易に挿抜できる。

続いて、図７を用いて、図４に示す多ビットプローブ先端部１００を多極ピンのコネクタ（１６本×２列）４に挿入する動作を説明する。

基板３上に多極ピンのコネタク４が実装される。多極ピンのコネクタ４の上面部分には、ピンが１６本×２列で配列され。なお、一方の列は、基板３上のロジック回路の信号線側に接続されたピン４ａであり、他方の列は、基板３上のグランドに接続されたピン４ｂである。

ユーザは、１個目の多ビットプローブ１００の先端部１０両側面（または前面と後面）を持って、先端部１０をコネタク４の一方の側面側に合わせると共に、先端部１０の信号側ソケット１１と信号線側のピン４ａとを合わせ、ＧＮＤ側ソケット１２とＧＮＤ側のピン４ｂとを合わせて、先端部１０の下面側からコネクタ４に８ビット一括して接続する。もちろん、ホルダ２０を押して挿入してもよい。

さらに、２個目の多ビットプローブ１００の先端部１０の前面と後面を持って、先端部１０をコネタク４の他方の側面側に合わせると共に、先端部１０の信号側ソケット１１と信号線側のピン４ａとを合わせ、ＧＮＤ側ソケット１２とＧＮＤ側のピン４ｂとを合わせて、先端部１０の下面側からコネクタ４に８ビット一括して接続する。もちろん、ホルダ２０を押して挿入してもよい。

このように、多ビットプローブ先端部１００のホルダ２０が、先端部１０の右側面、左側面から突起していない。これにより、複数ビットを束ねた多ビットプローブ先端部１００を左右方向（先端部１０の配列方向）に横並びにしても、コネタク４のピン４ａ、４ｂの配列方向において物理的に接続できないピン４ａ、４ｂが存在せず、多ビットプローブ先端部１００（８ビット分）以上ピン数を持つ多極ピン４に対しても測定を行なうことができる。

続いて、図８を用いて、図４に示す多ビットプローブ先端部１００を多極ピンのコネクタ（１６本×２列）４に挿入するその他の動作を説明する。
図８は、全てのピン４ａ、４ｂが、ロジック回路の信号線側に接続される。

ユーザは、１個目の多ビットプローブ１００の先端部１０両側面（または前面と後面）を持って、先端部１０の信号側ソケット１１と信号線側の一方の列のピン４ａとを合わせ先端部１０の下面側からコネクタ４に８ビット一括して接続する。もちろん、ホルダ２０を押して挿入してもよい。

さらに、２個目の多ビットプローブ１００の先端部１０の両側面を持って、先端部１０の信号側ソケット１１と信号線側の他方の列のピン４ｂとを合わせ、先端部１０の下面側からコネクタ４に８ビット一括して接続する。もちろん、ホルダ２０を押して挿入してもよい。

このように、多ビットプローブ先端部１００を構成する先端部１０の信号側ソケット１１から先端部１０の後面までの距離がΔｐであり、先端部１０の後面に突起している部分が存在しない。これにより、コネタク４のピン４ａ、４ｂの双方がロジック回路の信号線側に接続されているコネクタ４に対しても、複数ビットを束ねた多ビットプローブ先端部１００を前後方向（先端部１０の後面同士を合わせる）に２列に並べられ、図１３のように物理的に接続できないピン４ａがなく、両方の列のピン４ａ、４ｂに信号側ソケット１１を接続できる。

続いて、図９は、多ビットプローブ先端部１００の変形例である。
波形測定装置本体には、プローブを接続できるビット数が有限であり、測定したいピン４ａ、４ｂが、配列方向に対して連続していない場合がある。このような場合、ホルダ２０に不必要な先端部１０を嵌め合わせないことも考えられるが、先端部１０と先端部１０との間に隙間が生じ、強度的に不足する場合がある。

図９は、測定が不要なピン４ａ、４ｂに対応する部分用のスペーサ３０の構成図（斜視図）である。図９（ａ）は、スペーサ３０の右側面側の上方向からの斜視図であり、図９（ｂ）は、スペーサ３０の左側面側の下方向からの斜視図である。

図９において、スペーサ３０は、先端部１０に対し、左右方向の幅、前後方向の奥行きは、同じであるが、スペーサ３０の下面にソケット１１、１２が存在せず、上面に接続ケーブル２０も存在しない。

一方、スペーサ３０の右側面の凹部３１は、先端部１０の左側面の凸部１４に嵌め合う。スペーサ３０の左側面の凸部３２は、先端部１０の右側面の凹部１３に嵌め合う。スペーサ３０の上面の前側の嵌合部３３は、先端部１０の嵌合部１５と同一形状であり、ホルダ２０の突起部２１、突起部２１で形成される溝部２４が嵌め合わされる。

ここで、図１０は、スペーサ３０を用いた多ビットプローブ先端部１００の構成を示した図である。なお、スペーサ３０の下面にはソケットが存在しないので、スペーサ３０は、ピン４ａ、４ｂと物理的に接触しない（干渉しない）。

このように、接続が不要なピン４ａ、４ｂの位置にスペーサ３０を用いることにより、本当に測定に必要な先端部１０のみをホルダ２０に嵌め合わせられ、波形測定装置を有効に活用することができる。

また、スペーサ３０を用いることにより、多ビットプローブ先端部１００の強度を保つことができる。

そして、ホルダ２０の把持部２１に櫛の歯状の突起部２２を設け、ホルダ２０の突起部２２で形成される溝部２４が、先端部１０、スペーサ３０の上面の前側の嵌合部１５、３３と嵌め合わされ、複数ビットの先端部１０、スペーサ３０を一括して固定する。これにより、少ない部品数で多極ピンのコネクタに多ビットプローブ先端部を容易に挿抜できる。

なお、本発明はこれに限定されるものではなく、以下に示すようなものでもよい。
（１）８ビットの先端部１０を一括して固定するホルダ２０の構成を示したが、ホルダ２０は、２ビット以上であれば一括して何ビット分の先端部１０を固定してもよい。

（２）ホルダ２０の突起部２１のピッチをΔｐ＝２．５４［ｍｍ］、先端部１０の各部の距離もΔｐ＝２．５４［ｍｍ］としたが、間隔Δｐは、どのような値でもよく、要はコネクタ４、４’のピンのピッチにあわせればよい。

（３）ピン４ａ、４ｂのうち一方をＧＮＤ側に接続する構成のコネクタ、すなわち、シングルエンドの電気信号を対象とする構成を示したが、差動信号を対象としてもよい。

（４）図２において、先端部１０の左右方向の幅、ソケット１１、１２の左右、前後方向の幅をΔｐとする構成を示したが、製造時の機械的な製造誤差、使用環境での温度による膨張等を考慮し、実際は、距離Δｐよりも若干短め（例えば、距離Δｐよりも、０．０４〜０．１［ｍｍ］程度短めの距離）にするとよい。同様に、信号側ソケット１１の中心から先端部１０の後面までの距離Δｐ／２も同様に、若干短めにするとよい。

（５）図３において、複数個配列された突起部２２のうち両端以外の突起部の配列方向の幅をΔｑとし、配列方向両端の突起部のみは配列方向の幅をΔｑ／２とする構成を示したが、上述のような製造誤差、温度による膨張等を考慮し、ホルダ２０が先端部１０の側面から突き出ないように、両端の突起部の幅は、Δｑ／２よりも若干短めにしてもよい。

本発明の一実施例の先端部を示した構成図である。 本発明の一実施例の先端部の一部を拡大した図である。 本発明の一実施例のホルダを示した構成図である。 本発明の一実施例（多ビットプローブ先端部）を示した構成図である。 図４に示す多ビットプローブ先端部の断面図である。 図４に示す多ビットプローブ先端部のコネクタへの挿入前後の構成図である。 図４に示す多ビットプローブ先端部のコネクタへの挿入前後のその他の構成図である。 図４に示す多ビットプローブ先端部のコネクタへの挿入前後のその他の構成図である。 本発明の一実施例のスペーサを示した構成図である。 図９に示すスペーサを用いた多ビットプローブ先端部のコネクタへの挿入状態の構成図である。 従来の先端部の構成を示した図である。 図１１に示す従来の先端部のコネクタへの挿入前後の構成図である。 図１１に示す従来の先端部のコネクタへの挿入前後のその他の構成図である。

符号の説明

１０ 先端部
１１ 信号側ソケット
１２ グランド側ソケット
１３ 凹部
１４ 凸部
１５ 嵌合部
２０ ホルダ
２１ 把持部
２２ 突起部
２３ 取外用溝部
２４ 溝部
３０ スペーサ
３１ 凹部
３２ 凸部
３３ 嵌合部

Claims (7)

1. プローブ先端部の側面同士が接して配列されるロジック信号用の多ビットプローブ先端部であって、
   プローブ先端部の配列方向にΔｐの等間隔で突起部が把持部の下面に櫛の歯状に配列されたホルダと、
   下面の後側にロジック信号側ソケット、下面の前側にグランド側ソケット、上面にケーブルが設けられるプローブ先端部と
   を有し、
   前記プローブ先端部の上面の前側に前記ホルダの突起部間の溝部と嵌め合う嵌合部を設けたことを特徴とするロジック信号用の多ビットプローブ先端部。
2. ホルダの突起部のうち、両端の突起部の前記配列方向の幅は、両端以外の突起部の配列方向の幅の半分であることを特徴とする請求項１記載のロジック信号用の多ビットプローブ先端部。
3. ホルダの把持部の前面と後面は、一方の側面から他方の側面まで、プローブ先端部の配列方向に沿って水平に溝部を設けたことを特徴とする請求項１または２記載のロジック信号用の多ビットプローブ先端部。
4. プローブ先端部の後面は、プローブ先端部の上面および下面に対して垂直であり、前記ロジック信号側ソケットの中心からプローブ先端部の後面までの距離が長くともΔｐ／２であることを特徴とする請求項１〜３のいずれかに記載のロジック信号用の多ビットプローブ先端部。
5. プローブ先端部は、一方の側面に凸部を有し、他方の側面に隣に配列されるプローブ先端部の一方の側面の凸部が嵌め合う凹部を有することを特徴とする請求項１〜４のいずれかに記載のロジック信号用の多ビットプローブ先端部。
6. 上面の前側に前記ホルダの突起部間の溝部と嵌め合う嵌合部を有するスペーサを設けたことを特徴とする請求項１〜５のいずれかに記載のロジック信号用の多ビットプローブ先端部。
7. 上面の前側に前記ホルダの突起部間の溝部と嵌め合う嵌合部を有するスペーサを設けるとともに、このスペーサは、一方の側面に凸部を有し、他方の側面に凹部を有し、前記凸部、前記凹部は、前記プローブ先端部の凸部、凹部と同一形状であることを特徴とする請求項５記載のロジック信号用の多ビットプローブ先端部。

Images