JPH0810771B2 - 超電導論理回路 - Google Patents
超電導論理回路Info
- Publication number
- JPH0810771B2 JPH0810771B2 JP63134798A JP13479888A JPH0810771B2 JP H0810771 B2 JPH0810771 B2 JP H0810771B2 JP 63134798 A JP63134798 A JP 63134798A JP 13479888 A JP13479888 A JP 13479888A JP H0810771 B2 JPH0810771 B2 JP H0810771B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- superconducting
- magnetic field
- control line
- superconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/60—Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Superconductors And Manufacturing Methods Therefor (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 超電導体の磁気抵抗素子を近接した制御線の磁界で制
御する構成の超電導素子を直列、又は、並列に接続した
回路に於て、その磁気抵抗素子の電流回路に生じた電圧
を論理演算の出力とする超電導論理回路に関するもので
ある。
御する構成の超電導素子を直列、又は、並列に接続した
回路に於て、その磁気抵抗素子の電流回路に生じた電圧
を論理演算の出力とする超電導論理回路に関するもので
ある。
＜従来の技術＞ 超電導の高速性や低消費電力の特徴をもつ演算素子と
しては、ジョセフソン素子があった。
しては、ジョセフソン素子があった。
従来の超電導論理回路は、ジョセフソン素子によって
構成するものであった。
構成するものであった。
＜発明が解決しようとする問題点＞ 超高速の演算を行なうジョセフソン素子は、超電導体
の間に超電導電子がトンネル効果で流れることができる
極めて薄い均一な絶縁膜を作る必要がある。
の間に超電導電子がトンネル効果で流れることができる
極めて薄い均一な絶縁膜を作る必要がある。
従来からジョセフソン素子が作製されたNb,V又はその
化合物の超電導体で作製することも介在させる絶縁膜は
数＋Å（20〜40Å）程度にする必要があり、この極薄絶
縁膜をもつ超電導素子の作製には極めて高度な製造技術
が必要なことから、その生産を難しくしていた。
化合物の超電導体で作製することも介在させる絶縁膜は
数＋Å（20〜40Å）程度にする必要があり、この極薄絶
縁膜をもつ超電導素子の作製には極めて高度な製造技術
が必要なことから、その生産を難しくしていた。
また、ジョセフソン素子は電流駆動の素子であり、そ
の動作がヒステリシスをもつことから回路の構成が複雑
になった。更に、このジョセフソン素子は高感度で低消
費電力であるが、出力レベルが低く、取扱いが難しいこ
となどもあり、超電導論理回路の実用化が妨げられてい
た。
の動作がヒステリシスをもつことから回路の構成が複雑
になった。更に、このジョセフソン素子は高感度で低消
費電力であるが、出力レベルが低く、取扱いが難しいこ
となどもあり、超電導論理回路の実用化が妨げられてい
た。
本発明は、以上のような従来の超電導素子で構成する
論理回路の問題点を解消し、作製が容易で実用的な出力
レベルをもつ素子と、その素子による回路構成が比較的
簡単な論理回路を提供することを目的としている。
論理回路の問題点を解消し、作製が容易で実用的な出力
レベルをもつ素子と、その素子による回路構成が比較的
簡単な論理回路を提供することを目的としている。
＜問題点を解決するための手段＞ 本発明は、粒界の構成により、感度のよい磁気抵抗効
果をもつセラミック超電導体の膜に近接して平行に配設
した制御線に流す電流で発生する磁界を印加し、その磁
気抵抗効果を制御する素子を用いるものである。
果をもつセラミック超電導体の膜に近接して平行に配設
した制御線に流す電流で発生する磁界を印加し、その磁
気抵抗効果を制御する素子を用いるものである。
本発明に使用するセラミック超電導磁気抵抗素子の特
性の１例を示したのが第３図である。第３図はＹ−Ba−
Cu−Ｏ系セラミック超電導体を用いた素子で臨界温度Tc
は約90Kであり、測定は液体窒素温度（77K）で行った。
この特性グラフの縦軸はその素子に発生した抵抗値、横
軸は素子に印加した磁界の強さである。曲線は、素子に
3mAの電流を流したときのものである。第３図の曲線の
ように、粒界をもつセラミック超電導磁気抵抗素子は印
加する磁界の強さが０に近いときは抵抗をもたず、出力
もないが、一定の臨界磁界Hcで発生した抵抗が、磁界の
強さの増加と共に一定値迄急速に増加する。
性の１例を示したのが第３図である。第３図はＹ−Ba−
Cu−Ｏ系セラミック超電導体を用いた素子で臨界温度Tc
は約90Kであり、測定は液体窒素温度（77K）で行った。
この特性グラフの縦軸はその素子に発生した抵抗値、横
軸は素子に印加した磁界の強さである。曲線は、素子に
3mAの電流を流したときのものである。第３図の曲線の
ように、粒界をもつセラミック超電導磁気抵抗素子は印
加する磁界の強さが０に近いときは抵抗をもたず、出力
もないが、一定の臨界磁界Hcで発生した抵抗が、磁界の
強さの増加と共に一定値迄急速に増加する。
なお、第３図に示したセラミック超電導磁気抵抗素子
は、その素子に流す電流を大きくする程、抵抗が発生す
る磁界の強さ（Hc）が小さく、かつ、磁界の増加に対す
る抵抗の増加率が大きくなり、素子の電流を減少すると
逆の特性の方向になる。従って、その素子に流す電流に
よって使用条件に適した特性に合わせることもできる。
は、その素子に流す電流を大きくする程、抵抗が発生す
る磁界の強さ（Hc）が小さく、かつ、磁界の増加に対す
る抵抗の増加率が大きくなり、素子の電流を減少すると
逆の特性の方向になる。従って、その素子に流す電流に
よって使用条件に適した特性に合わせることもできる。
このセラミック超電導磁気抵抗素子を直列又は並列に
接続した回路にし、その制御線を入力端子に接続するこ
とにより、入力端子の信号に対応した磁界を磁気抵抗素
子に作用させ、その磁気抵抗素子の電流回路の電圧を出
力とするものである。この磁気抵抗素子を薄膜化するこ
とにより、その感度特性を変えることなく、小型化・低
消費電力化を行なうことができる。
接続した回路にし、その制御線を入力端子に接続するこ
とにより、入力端子の信号に対応した磁界を磁気抵抗素
子に作用させ、その磁気抵抗素子の電流回路の電圧を出
力とするものである。この磁気抵抗素子を薄膜化するこ
とにより、その感度特性を変えることなく、小型化・低
消費電力化を行なうことができる。
＜作 用＞ 流す電流によって、臨界磁界や感度の特性を制御でき
る超電導磁気抵抗素子を、直列又は並列に接続し、それ
らの磁気抵抗素子に近接して設けられた制御線を入力端
子に接続して所定の論理演算を行なう回路にするもの
で、回路を構成するのは超電導素子であるから極めて高
速の動作をすると共に、その素子の構成から実用的な出
力レベルを得ることができ、回路の構成とその取扱を容
易にしている。又、セラミック超電導磁気抵抗素子の特
性を決める粒界の状態の制御も、セラミック超電導体の
作製条件によって容易に行なうことができる。
る超電導磁気抵抗素子を、直列又は並列に接続し、それ
らの磁気抵抗素子に近接して設けられた制御線を入力端
子に接続して所定の論理演算を行なう回路にするもの
で、回路を構成するのは超電導素子であるから極めて高
速の動作をすると共に、その素子の構成から実用的な出
力レベルを得ることができ、回路の構成とその取扱を容
易にしている。又、セラミック超電導磁気抵抗素子の特
性を決める粒界の状態の制御も、セラミック超電導体の
作製条件によって容易に行なうことができる。
＜実施例＞ 本発明の実施例を図面を参照して説明する。
第４図は、本発明に使用した素子の１例を示した斜視
図である。この図の１は薄膜化したセラミック超電導体
で、Ｙ−Ba−Cu−Ｏセラミック超電導体をスパッタリン
グ法で基板３上に作り、空気中の熱処理により粒界が磁
界を対する感度が高い弱接合にしている。なおセラミッ
ク超電導体は、Tl−Ca−Ba−Cu−Ｏ系でもBi−Sr−Ca−
Cu−Ｏ系などでもよく、その膜作製もCVD法、又はMBE法
などを使うことができる。３は非磁性で耐熱性のある安
定化ジルコニア，マグネシアなどで作製した基板であ
り、その基板３に、超電導膜１と、それに磁界を印加し
て制御する制御線２を設置している。セラミック超電導
体１にはTiなどの蒸着電極４が、又、制御線にも電極５
が作られ、それら２端子素子のリード線が接続できるよ
うにした。
図である。この図の１は薄膜化したセラミック超電導体
で、Ｙ−Ba−Cu−Ｏセラミック超電導体をスパッタリン
グ法で基板３上に作り、空気中の熱処理により粒界が磁
界を対する感度が高い弱接合にしている。なおセラミッ
ク超電導体は、Tl−Ca−Ba−Cu−Ｏ系でもBi−Sr−Ca−
Cu−Ｏ系などでもよく、その膜作製もCVD法、又はMBE法
などを使うことができる。３は非磁性で耐熱性のある安
定化ジルコニア，マグネシアなどで作製した基板であ
り、その基板３に、超電導膜１と、それに磁界を印加し
て制御する制御線２を設置している。セラミック超電導
体１にはTiなどの蒸着電極４が、又、制御線にも電極５
が作られ、それら２端子素子のリード線が接続できるよ
うにした。
以上で説明した制御線をもった超電導素子は、表示の
簡易化のため以下第５図の記号を用いる。この第５図の
１は超電導体であり、２は制御線であり、前に説明した
第４図のような構成を示しているものとする。
簡易化のため以下第５図の記号を用いる。この第５図の
１は超電導体であり、２は制御線であり、前に説明した
第４図のような構成を示しているものとする。
続いて上記の素子を結線した基本的構成例である第６
図について説明する。
図について説明する。
この図の（ａ）は、制御線２は、信号源の正端子に接
続され、超電導体１も抵抗Ｒと直列にし正電位の電源＋
Ｖに接続されている。従って制御線２にパルスの信号電
流が入力端子Ｉから入って流れると、発生した磁界で超
電導体１の超電導状態が破れて抵抗が発生し、出力端子
Ｏに入力信号と同相の正電位の出力電圧パルスが発生し
て、正伝達回路になる。これが（ｂ）図のように（ａ）
図に比較し、超電導体１に印加する電源のみ負電圧の−
Ｖにすれば、制御線に流れる電流と逆相になる電圧が出
力端子に生じ、逆伝送回路になる。
続され、超電導体１も抵抗Ｒと直列にし正電位の電源＋
Ｖに接続されている。従って制御線２にパルスの信号電
流が入力端子Ｉから入って流れると、発生した磁界で超
電導体１の超電導状態が破れて抵抗が発生し、出力端子
Ｏに入力信号と同相の正電位の出力電圧パルスが発生し
て、正伝達回路になる。これが（ｂ）図のように（ａ）
図に比較し、超電導体１に印加する電源のみ負電圧の−
Ｖにすれば、制御線に流れる電流と逆相になる電圧が出
力端子に生じ、逆伝送回路になる。
続いて本発明の第１の実施例のANDとNAND回路を第１
図に示す。（ａ）図の制御線２と２′は、それぞれ入力
端子ＡとＢに接線され（以下本実施例では、入力端子に
は正電位の信号が入るものとする）、超電導体１と１′
の並列接続は、抵抗Ｒを直列に接続して電源＋Ｖに接続
されている。またその超電導体１と抵抗Ｒの接続点に出
力端子Ａ・Ｂが設けられている。この回路では、入力が
ＡかＢの一方のみでは、他の一方の超電導体の抵抗がな
いので出力電圧がないが、ＡとＢが同時に入力したとき
のみ出力端子Ａ・Ｂに出力がでるAND回路になる。
（ｂ）図は超電導体１と１′に接続した電源が−Ｖにな
っており（ａ）図と同じ動作をしてＡとＢが同時に入力
したとき逆相の出力 ができるNAND回路になる。
図に示す。（ａ）図の制御線２と２′は、それぞれ入力
端子ＡとＢに接線され（以下本実施例では、入力端子に
は正電位の信号が入るものとする）、超電導体１と１′
の並列接続は、抵抗Ｒを直列に接続して電源＋Ｖに接続
されている。またその超電導体１と抵抗Ｒの接続点に出
力端子Ａ・Ｂが設けられている。この回路では、入力が
ＡかＢの一方のみでは、他の一方の超電導体の抵抗がな
いので出力電圧がないが、ＡとＢが同時に入力したとき
のみ出力端子Ａ・Ｂに出力がでるAND回路になる。
（ｂ）図は超電導体１と１′に接続した電源が−Ｖにな
っており（ａ）図と同じ動作をしてＡとＢが同時に入力
したとき逆相の出力 ができるNAND回路になる。
続いて、第２の実施例のOR回路とNOR回路を第２図で
説明する。この（ａ）図の回路に於ても制御線２と２′
は入力端子ＡとＢに並列に接続されているが、超電導導
体１と１′は直列に接続され更に抵抗Ｒと直列に、電源
＋Ｖに接続されていて、超電導体と抵抗の接続部に出力
端子Ａ＋Ｂが設けられている。この回路では、入力信号
が全くないときは出力電圧が発生しないが、入力端子に
Ａ、又は、Ｂの一方のみ入力しても、出力信号Ａ＋Ｂの
電圧を発生するOR回路を構成する。この第２図の（ｂ）
は、超電導体に印加される電源が−Ｖになっており、
Ａ、又は、Ｂの一方に入力信号が印加されても逆相の出
力信号▲▼の電圧を発生するNOR回路になる。
説明する。この（ａ）図の回路に於ても制御線２と２′
は入力端子ＡとＢに並列に接続されているが、超電導導
体１と１′は直列に接続され更に抵抗Ｒと直列に、電源
＋Ｖに接続されていて、超電導体と抵抗の接続部に出力
端子Ａ＋Ｂが設けられている。この回路では、入力信号
が全くないときは出力電圧が発生しないが、入力端子に
Ａ、又は、Ｂの一方のみ入力しても、出力信号Ａ＋Ｂの
電圧を発生するOR回路を構成する。この第２図の（ｂ）
は、超電導体に印加される電源が−Ｖになっており、
Ａ、又は、Ｂの一方に入力信号が印加されても逆相の出
力信号▲▼の電圧を発生するNOR回路になる。
以上で説明した、本発明の超電導素子による正と逆の
伝逆回路、及びAND,NAND,OR及びNORの回路により、論理
演算の基本回路を全て構成しており、これらの回路を組
合せることで任意の論理回路を構成することができる。
伝逆回路、及びAND,NAND,OR及びNORの回路により、論理
演算の基本回路を全て構成しており、これらの回路を組
合せることで任意の論理回路を構成することができる。
以上は、制御線で発生する磁気で動作する超電導素子
の抵抗回路が電流源に対して発生する電圧にする回路の
実施例について述べたもので、本発明の特徴をもとにし
た種々の変形が可能である。
の抵抗回路が電流源に対して発生する電圧にする回路の
実施例について述べたもので、本発明の特徴をもとにし
た種々の変形が可能である。
更に、本発明の実施例は、超電導体に近接した制御線
を１本設けた素子によって説明したが、これは、第７図
のように超電導体１に近接した制御線２と、バイアス磁
界線６を設けることもできる。これは超電導素子に流す
電流が小さいとき、その素子に抵抗をもたせるのに制御
線２のみでは大きい電流を要し、回路の速度から不都合
なときは、バイアス磁界線６によって、セラミック超電
導素子１にその臨界磁界Hcに近いバイアス磁界HBを印加
しておけば、その素子に信号を発生させるための制御線
の電流はバイアス磁界線がないときよりバイアス磁界に
流した電流だけ少なくなり、信号源の負担を少なくでき
る。なお、バイアス磁界線に流す電流は、その回路、又
は、装置の素子に共通で、同じ大きさの直流電流であ
り、直列に接続できるので回路としては簡単な構成にで
きる。
を１本設けた素子によって説明したが、これは、第７図
のように超電導体１に近接した制御線２と、バイアス磁
界線６を設けることもできる。これは超電導素子に流す
電流が小さいとき、その素子に抵抗をもたせるのに制御
線２のみでは大きい電流を要し、回路の速度から不都合
なときは、バイアス磁界線６によって、セラミック超電
導素子１にその臨界磁界Hcに近いバイアス磁界HBを印加
しておけば、その素子に信号を発生させるための制御線
の電流はバイアス磁界線がないときよりバイアス磁界に
流した電流だけ少なくなり、信号源の負担を少なくでき
る。なお、バイアス磁界線に流す電流は、その回路、又
は、装置の素子に共通で、同じ大きさの直流電流であ
り、直列に接続できるので回路としては簡単な構成にで
きる。
なお、実施例で説明した素子は、超電導体と制御線な
どが基板を介して設置されているが、基板が機械的な強
度を保つため一定の厚さが必要であるが、基板の片面に
超電導体膜と制御線などを薄いSi−Ｏ、又は、Si−Ｎ絶
縁膜を介した積層にすることで、より近接させて制御線
などの磁界が有効に超電導体に作用するようにしてもよ
い。
どが基板を介して設置されているが、基板が機械的な強
度を保つため一定の厚さが必要であるが、基板の片面に
超電導体膜と制御線などを薄いSi−Ｏ、又は、Si−Ｎ絶
縁膜を介した積層にすることで、より近接させて制御線
などの磁界が有効に超電導体に作用するようにしてもよ
い。
＜発明の効果＞ 制御線の磁界で動作させるセラミック超電導磁気抵抗
素子の論理回路の出力を、その素子の回路の電流端子の
電圧にすることにより、構成が簡単で極めて演算速度が
早く、かつ、実用的な出力レベルが得られる超電導論理
回路にすることができる。
素子の論理回路の出力を、その素子の回路の電流端子の
電圧にすることにより、構成が簡単で極めて演算速度が
早く、かつ、実用的な出力レベルが得られる超電導論理
回路にすることができる。
また、使用する超電導素子を薄膜化することで小型化
・省電力化を計り、又はバイアス磁界線を設けて入力部
の電流を低くして信号源の負担を下げて動作速度の改良
するなどで、取り扱いを容易にすることもできる。
・省電力化を計り、又はバイアス磁界線を設けて入力部
の電流を低くして信号源の負担を下げて動作速度の改良
するなどで、取り扱いを容易にすることもできる。
第１図は本発明の第１の実施例の回路図、第２図は本
発明の第２の実施例の回路図、第３図は本発明で使用す
る超電導磁気抵抗素子の特性図、第４図は本発明で使用
する超電導素子の斜視図、第５図は第４図の素子の簡易
化した表示図、第６図は本発明の基本回路図、第７図は
第４図の素子にバイアス磁界線を追加した素子の斜視図
である。 １は超電導体、２は制御線、３は基板、４と５は電極、
６はバイアス磁界線である。
発明の第２の実施例の回路図、第３図は本発明で使用す
る超電導磁気抵抗素子の特性図、第４図は本発明で使用
する超電導素子の斜視図、第５図は第４図の素子の簡易
化した表示図、第６図は本発明の基本回路図、第７図は
第４図の素子にバイアス磁界線を追加した素子の斜視図
である。 １は超電導体、２は制御線、３は基板、４と５は電極、
６はバイアス磁界線である。
Claims (1)
- 【請求項１】セラミック超電導磁気抵抗素子に、入力信
号による電流で発生する磁界で前記磁気抵抗素子を動作
させる制御線を近接して設けた超電導論理素子を接続し
た回路において、 前記回路の磁気抵抗素子の電流回路の電位差を出力信号
とし、前記超電導論理素子にバイアス磁界を印加するバ
イアス磁界線を付加した素子を使用することを特徴とす
る超電導論理回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63134798A JPH0810771B2 (ja) | 1988-05-31 | 1988-05-31 | 超電導論理回路 |
| DE89301279T DE68906044T2 (de) | 1988-02-10 | 1989-02-10 | Supraleitende logische vorrichtung. |
| EP89301279A EP0328398B1 (en) | 1988-02-10 | 1989-02-10 | Superconductive logic device |
| CN89101727A CN1054471C (zh) | 1988-02-10 | 1989-02-10 | 超导逻辑器件 |
| US07/983,290 US5298485A (en) | 1988-02-10 | 1992-11-30 | Superconductive logic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63134798A JPH0810771B2 (ja) | 1988-05-31 | 1988-05-31 | 超電導論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01303769A JPH01303769A (ja) | 1989-12-07 |
| JPH0810771B2 true JPH0810771B2 (ja) | 1996-01-31 |
Family
ID=15136778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63134798A Expired - Fee Related JPH0810771B2 (ja) | 1988-02-10 | 1988-05-31 | 超電導論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810771B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040094598A (ko) * | 2002-04-03 | 2004-11-10 | 소니 가부시끼 가이샤 | 집적회로, 집적회로장치, 집적회로장치의 구성방법 및집적회로장치의 제조방법 |
-
1988
- 1988-05-31 JP JP63134798A patent/JPH0810771B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 笛木和雄・北沢宏一編「酸化物超電導体の化学」（昭６３−４−１０）講談社ｐｐ．２２７−２３１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01303769A (ja) | 1989-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102460196B (zh) | 用于测量时变磁场或磁场梯度的测量仪器、电阻元件和测量系统 | |
| EP0327123B1 (en) | Superconducting quantum interference device | |
| JPH0810771B2 (ja) | 超電導論理回路 | |
| JPS63269585A (ja) | ジヨセフソン接合素子 | |
| JPH01101676A (ja) | 超伝導トランジスタ | |
| JP2855645B2 (ja) | 超伝導定電流レギュレータ回路 | |
| JPH02194667A (ja) | 超伝導トランジスタおよびその製造方法 | |
| JPH0232571A (ja) | 超電導制御素子 | |
| JPH0577352B2 (ja) | ||
| JP3026482B2 (ja) | 超電導素子とその製法および動作方法 | |
| JP2768276B2 (ja) | 酸化物超電導接合素子 | |
| RU2005309C1 (ru) | Пороговый датчик магнитного пол | |
| JPH01102821A (ja) | 永久電流スイッチ | |
| JPS63244860A (ja) | 超高速半導体装置 | |
| JP3326913B2 (ja) | 薄膜素子 | |
| JPH01303768A (ja) | 超電導論理素子 | |
| JPH02114575A (ja) | 超電導積層膜磁気抵抗素子 | |
| JPH0624260B2 (ja) | アナログ／ディジタル変換器 | |
| JPH0724314B2 (ja) | 超伝導トランジスタ | |
| JPH0624259B2 (ja) | アナログ／ディジタル変換器 | |
| JPH01140681A (ja) | 超電導スイッチング素子 | |
| JPS63245974A (ja) | 超電導機能素子 | |
| JPH01316977A (ja) | セラミック超電導装置 | |
| JPH0223033B2 (ja) | ||
| JPH0624261B2 (ja) | アナログ／ディジタル変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |