JPH0799806B2 - 入力信号変換装置 - Google Patents

入力信号変換装置

Info

Publication number
JPH0799806B2
JPH0799806B2 JP61073950A JP7395086A JPH0799806B2 JP H0799806 B2 JPH0799806 B2 JP H0799806B2 JP 61073950 A JP61073950 A JP 61073950A JP 7395086 A JP7395086 A JP 7395086A JP H0799806 B2 JPH0799806 B2 JP H0799806B2
Authority
JP
Japan
Prior art keywords
input signal
voltage
reference voltage
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61073950A
Other languages
English (en)
Other versions
JPS62231516A (ja
Inventor
博海 有吉
隆嗣 原田
一 伊藤
Original Assignee
日本電装株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電装株式会社 filed Critical 日本電装株式会社
Priority to JP61073950A priority Critical patent/JPH0799806B2/ja
Publication of JPS62231516A publication Critical patent/JPS62231516A/ja
Publication of JPH0799806B2 publication Critical patent/JPH0799806B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 発明の目的 [産業上の利用分野] 本発明は、入力信号変換装置に関し、詳しくは信号源、
例えば電磁ピックアップコイル等からの入力信号を電圧
信号として検知するのに用いられる入力信号変換装置に
関する。
[従来の技術] 信号源、例えば車載の電磁ピックアップコイルの電圧信
号を検知する入力信号変換装置としては、 電磁ピックアップコイルの信号線に重畳される雑音信
号、例えば内燃機関の添加ノイズや振動ノイズ、あるい
は、フラックスノイズ等を除去するC・R型フィルタ回
路と、このC・R型フィルタ回路により波形整形された
電磁ピックアップコイルの電圧信号を所定の基準電圧と
比較する比較器等と、 を備えたものが知られている。しかしながら、信号線に
重畳される雑音信号を除去するC・R型フィルタ回路の
時定数は、検出応答性等の問題があり、雑音信号を除去
するためだけにいたずらに大きくできないという問題が
あった。この問題を解決するものとして特公昭60−1258
0の「入力バッファ回路装置」等の提案がなされてい
る。この入力バッファ回路装置では、入力信号と基準電
圧の比較を行なう比較器の出力信号に従い比較器に所定
のパルス信号を付与し入力信号と基準電圧との差圧、所
謂ヒステリシスを大きくしている。
[発明が解決しようとする問題点] 上記入力バッファ回路装置に示される装置等は、検出応
答性が良くかつ耐ノイズ性の強い装置であるものの、
猶、以下の様な問題が考えられた。
入力信号と基準電圧の比較を行なう比較器の出力信号に
従い比較器に所定のパルス信号を付与した時、パルス信
号を付与する側から見ればC・R型フィルタ回路は微分
回路となるため、パルス信号の立ち下がり時にアンダー
シュートを発生させることがあって比較器の出力がハイ
レベルとなるべき時にロウレベルを出力し、誤検出の原
因となるという問題が考えられた。第4図の示すタイミ
ングチャートはこの状態に示したものであり、重畳され
るパルス信号の立ち下がり時の入力信号はアンダーシュ
ートを発生させている。これにより、出力信号が誤検出
されるのである。
本発明は、こうした問題を解決し、応答性が良く、か
つ、耐ノイズ性の優れた入力信号変換装置を提供するこ
とを目的としてなされた。
発明の構成 [問題点を解決するための手段] 本発明の入力信号変換装置は、第1図に例示する如く、 信号源からの入力信号と所定のノイズマージンを有する
基準電圧とを比較する比較回路M1を備え、信号源からの
入力信号を2種信号に変換する入力信号変換装置におい
て、 上記入力信号が上記基準電圧を上回った時、上記入力信
号又は上記基準電圧を所定の傾きで漸減する鋸状波電圧
分だけオフセットすることにより、上記入力信号を上記
基準電圧に対して相対的に高くする入力信号オフセット
回路M2と、 上記入力信号が上記基準電圧を下回った時、上記基準電
圧又は上記入力信号を所定の傾きで漸減する鋸状波電圧
分だけオフセットすることにより、上記基準電圧を上記
入力信号に対して相対的に高くする基準電圧オフセット
回路M3と、 の少なくともいずれか一方を備えると共に、 上記入力信号の周波数を検出する周波数検出手段M4と、 上記鋸状波電圧の漸減する傾きを上記周波数検出手段M4
によって検出された周波数に比例して変更する傾き変更
手段M5と、 を備えたことを特徴としている。
ここで、入力信号オフセット回路M2とは、入力信号が基
準電圧を上回った時、入力信号又は基準電圧を所定の傾
きで漸減する鋸状波電圧分だけオフセットすることによ
り、入力信号を基準電圧に対して相対的に高くするもの
であり、入力信号の側に所定の傾きで漸減する鋸状波電
圧を重畳するものであってもよいし、基準電圧の側の所
定の傾きで漸減する鋸状波電圧分だけ下降させるもので
あってもよい。
また、基準電圧オフセット回路M3とは、入力信号が基準
電圧を下回った時、基準電圧又は入力信号を所定の傾き
で漸減する鋸状波電圧分だけオフセットすることによ
り、基準電圧を入力信号に対して相対的に高くするもの
であり、基準電圧の側に所定の傾きで漸減する鋸状波電
圧を重畳するものであってもよいし、入力信号の側を所
定の傾きで漸減する鋸状波電圧分だけ下降させるもので
あってもよい。
尚、第1図は、入力信号オフセット回路M2が入力信号の
側に鋸状波電圧を重畳し、基準電圧オフセット回路M3が
基準電圧の側に鋸状波電圧を重畳する場合を例示してお
り、スイッチS1,S2は排他的にオン・オフされるもので
あり、抵抗器は定電流源からの鋸状波電流に基づいて鋸
状波電圧を発生させるためのものである。
そして、上記入力信号オフセット回路M2及び基準電圧オ
フセット回路M3は、少なくとも一方を備える構成であれ
ばよく、両方を備える構成としてもよい。
一方、周波数検出手段M4は、信号源からの入力信号の周
波数を検出するものであり、入力信号の周波数を直接検
出するように構成してもよいし、第1図に例示するよう
に、比較回路M1から出力される出力信号(2値信号)の
周波数を入力信号の周波数として検出するように構成し
てもよい。
また、傾き変更手段M5は、入力信号オフセット回路M2及
び基準電圧オフセット回路M3が入力信号又は基準電圧を
オフセットするために用いる鋸状波電圧の漸減する傾き
を、周波数検出手段M4によって検出された周波数に比例
して変更するものであり、第1図に例示した構成の場合
では、定電流源から出力される鋸状波電流の漸減する傾
きを変更するといった構成を採ることができる。
[作用] このように構成された本発明の入力信号変換装置におい
ては、比較回路M1が、信号源からの入力信号と基準電圧
とを大小比較することにより2値信号を出力するのであ
るが、入力信号オフセット回路M2、或いは基準電圧オフ
セット回路M3の少なくとも一方が備えられている。そし
て、各回路M2,M3は以下のように作用する。
即ち、入力信号が基準電圧を上回った時には、入力信号
オフセット回路M2が、入力信号又は基準電圧を所定の傾
きで漸減する鋸状波電圧分だけオフセットすることによ
り、入力信号を基準電圧に対して相対的に高くする。一
方、入力信号が基準電圧を下回った時には、基準電圧オ
フセット回路M3が、基準電圧又は入力信号を所定の傾き
で漸減する鋸状波電圧分だけオフセットすることによ
り、基準電圧を入力信号に対して相対的に高くする。
そして、このような入力信号オフセット回路M2又は/及
び基準電圧オフセット回路M3の動作により、入力信号が
基準電圧を横切って(即ち入力信号と基準電圧との上下
関係が切り換わって)比較回路M1の出力レベル(2値信
号)が反転すると、入力信号と基準電圧との差圧(ノイ
ズマージン)が大きく設定されることとなるため、入力
信号を2値信号に変換する際の応答性を低下させること
なく耐ノイズ性を向上させることができる。
しかも、入力信号オフセット回路M2と基準電圧オフセッ
ト回路M3とが入力信号又は基準電圧をオフセットするた
めに用いる鋸状波電圧は、急峻な立ち下がり成分を持た
ず、所定の傾きで漸減する電圧であるため、上述した従
来装置のように、入力信号をアンダーシュートさせると
いったことがなく、信号源からの入力信号に忠実な2値
信号を出力することができる。
ここで更に、本発明の入力信号変換装置においては、周
波数検出手段M4が、信号源からの入力信号の周波数を検
出し、傾き変更手段M5が、入力信号オフセット回路M2と
基準電圧オフセット回路M3とが入力信号又は基準電圧を
オフセットするために用いる鋸状波電圧の漸減する傾き
を、周波数検出手段M4によって検出された周波数に比例
して変更する。
よって、本発明の入力信号変換装置によれば、如何なる
周波数の入力信号に対しても、最適なノイズマージンを
設定することができ、常に安定した2値信号を出力する
ことができる。
つまり、上述したように入力信号又は基準電圧を鋸状波
電圧分だけオフセットするように構成すると、応答性と
耐ノイズ性とを両立させつつ正確に入力信号を2値化す
ることができるのであるが、入力信号が周期的に変化し
且つその周波数が大きくなると、オフセットした鋸状波
電圧の漸減が入力信号の変化に追従しなくなって、入力
信号が次に基準電圧を横切る際のノイズマージンが過剰
となってしまい、この結果、信号源からの実際の入力信
号に対して2値信号の反転タイミングが遅れてしまうこ
ととなる。
一方、鋸状波電圧の漸減する傾きを予め大きく設定して
おき、入力信号の周波数が大きくなっても、入力信号が
基準電圧を横切る直前にはオフセット量が完全に0とな
るようにすることも考えられるが、この場合は、入力信
号の周波数が小さい場合の耐ノイズ性が低下してしま
う。
そこで、本発明の入力信号変換装置においては、入力信
号の周波数に比例して鋸状波電圧の漸減する傾きを変更
するようにしており、この構成によって、入力信号の周
波数が如何に変化しても、入力信号が基準電圧を横切る
直前には、常にオフセット量が0となるように設定する
ことができ、延いては、如何なる周波数の入力信号に対
しても、常に最適なノイズマージンを設定して安定した
2値信号を出力することができるのである。
[実施例] 次に本発明の実施例について詳細に説明する。
第2図は本発明一実施例の入力信号変換装置を表わす回
路図である。
電磁ピックアップコイルLからの入力信号Vinを検出す
る本実施例の入力信号変換装置は、大きくは、入力信号
Vinのノイズを除去するノイズフィルタ回路1,入力信号V
inと基準電圧とを比較し比較出力信号Voutを出力する比
較回路2,電磁ピックアップコイルLの角周波数に傾きが
比例した鋸状波電流Ia及びIbを各々比較部2に供給する
オフセット回路3とから構成されている。
ノイズフィルタ回路1は、抵抗器R1,R2及びコンデンサC
1より構成されていて、電磁ピックアップコイルLの両
端が接続された端子Xa,Xbに各々並列に抵抗器R1,コンデ
ンサC1が接続され、更に抵抗器R2の一端が端子Xaに接続
されている。
比較回路2は、比較器としてのオペアンプOP1を中心
に、その入力抵抗器R3,R4、比較に供する基準電圧Vbを
生成する分圧抵抗器R5,R6、オペアンプOP1の出力をバッ
ファリングして出力するバッファ回路BF1及び2つのダ
イオードD1,D2とトランジスタTR1とから構成されてい
る。ここで、ダイオードD1,D2は、後述するオフセット
回路3から鋸状波電流Ia,Ibを供給するために、各々、
オペアンプOP1の入力プラス側と入力マイナス側にその
出力側が接続されている。また、トランジスタTR1はエ
ミッタ接地で用いられ、そのコレクタはオペアンプOP1
の入力マイナス側に、ベースはオペアンプOP1の出力側
に接続されている。従って、オペアンプOP1の入力プラ
ス側の電位が基準電圧Vbより高くなってオペアンプOP1
の出力がハイレベルとなるとトランジスタTR1はオン
し、基準電圧Vbを引き下げるように、即ち、電磁ピック
アップコイルLからの信号の検出レベルにヒステリシス
を設けるように働いている。
オフセット回路3は、抵抗器RA7,R8,R9、トランジスタT
R2,TR3,TR4,TR5,TR6,TR7,TR8,TR9、インバータ回路IN1,
IN2,IN3、コンデンサC2、ダイオードD3,D4,D5,D6,D7,D
8、オペアンプOP2,OP3、比較回路2のオペアンプOP1か
ら出力される比較出力信号Voutの周波数に従って所定の
電圧VFを出力する周波数一電圧変換器FV、所定電圧VFに
従って定電流を発生させる定電流源回路CI1,CI2、オペ
アンプOP1の出力がロウレベルのときオンするアナログ
スイッチASから構成されている。このオフセット回路3
の内、オペアンプOP2,OP3、ダイオードD3,D4,D5,D6,D7,
D8、抵抗器R9、コンデンサC2、周波数一電圧変換器FV、
インバータ回路IN3、定電流源回路CI1,CI2及びアナログ
スイッチASはオペアンプOP1から出力される比較出力信
号Voutの周波数に比例した傾きを有する台形波を発生さ
せる台形波発生回路4を構成している。また、抵抗器R
7,トランジスタTR8,TR9は、台形波発生回路4による台
形波の傾きに従って漸減する、換言するならば比較出力
信号Voutの周波数に比例した傾きで漸減する鋸状波電流
Iaを供給する鋸状波電流Ia出力回路5であり、同じく抵
抗器R8,トランジスタTR3,TR4,TR5,TR6は、上記台形波の
傾きに従って漸減する、換言するならば比較出力信号Vo
utの周波数に比例した傾きで漸減する鋸状波電流Ibを供
給する鋸状波電流Ib出力回路6である。また、トランジ
スタTR2,TR7は所謂カレント・スイッチ7を構成してい
る。以上のオフセット回路3の接続関係は以下の如くで
ある。
まず、比較回路2のオペアンプOP1の出力側はインバー
タ回路IN2,IN3,周波数一電圧変換器FVに接続されてお
り、インバータ回路IN2の出力側は、インバータ回路IN1
を介してトランジスタTR2のベースに接続されている。
このトランジスタTR2はエミッタ接地されていて、その
コレクタは比較回路2のタイオードD2の入力側と接続さ
れている。また、インバータ回路IN2の出力側はエミッ
タ接地されたトランジスタTR7のベースにも接続され、
そのコレクタは比較回路2のダイオードD1の入力側と接
続されている。また、トランジスタTR2のコレクタとト
ランジスタTR3のコレクタとが接続されている。また、
トランジスタTR3,TR4のエミッタ及びベースを各々接続
されて構成されている。更に、台形波発生回路4のイン
バータ回路IN3の出力側とアナログ・スイッチASのゲー
トとが接続されている。
オフセット回路3の台形波発生回路4は以下の接続関係
を有している。
ダイオードD8,D7,抵抗器R9,ダイオードD6,D5は、電源Vc
cとグランドGNDとの間に直列に接続され、2つの基準電
圧VH,VLを生成する。この基準電圧VH,VLは、各々オペア
ンプOP3の入力プラス側とオペアンプOP2の入力プラス側
とに接続されている。これにより、オペアンプOP2の入
力プラス側の電位は、ダイオードD6,D5の順方向電圧降
下分(本実施例では約1.2V)の電位(以下単にクランプ
低電圧と呼ぶ)VLに保たれ、オペアンプOP3の入力プラ
ス側の電位は、電源Vccの電位からダイオードD8,D7の順
方向電圧降下分(約1.2V)の電位を降下させた電位(以
下単にクランプ高電圧と呼ぶ)VHに保たれている。一
方、オペアンプOP2の出力側は、ダイオードD3及びD4を
介してオペアンプOP3の出力側に接続され、このダイオ
ードD3とD4との接続点(以下単に接続点Xdと呼ぶ)はオ
ペアンプOP2及びPO3の入力マイナス側に至っている。こ
のダイオードD3はオプアンプOP2のハイレベル出力だけ
を有効とし、ダイオードD4はオペアンプOP3のロウレベ
ル出力だけを有効とするものである。また、接続点Xd
は、定電流源回路CI2の出力側と接続されると共にコン
デンサC2を介して接地され、更に、アナログ・スイッチ
ASを介して定電流源回路CI1の入力側と接続されてい
る。定電流源回路CI1及びCI2は、周波数−電圧変換器FV
の出力する所定電圧VFに従って各々所定の定電流i及び
(k−1)×i(kは定数 k>1)を出力するもので
ある。これにより、コンデンサC2は、比較回路2のオペ
アンプOP1の出力がハイレベルとなった時から充電を開
始し、オペアンプOP1の出力がロウレベルとなった時に
アナログ・スイッチASの働きで放電することになる。こ
の結果、台形波発生回路4は、その振幅の最大値をクラ
ンプ高電圧VHとし最小値をクランプ低電圧VLとするオペ
アンプOP1の比較出力信号Voutの周波数と同じ周波数の
台形波を接続点Xdに発生させるのである。
鋸状波電流Ia出力回路5は次の接続関係を有している。
トランジスタTR8のエミッタは抵抗器R7を介して電源Vcc
に接続され、そのベースはトランジスタ9のエミッタに
至り、そのコレクタは前記トランジスタTR7のコレクタ
と接続されている。また、トランジスタTR9のベースと
台形波発生回路4の接続点Xdとが接続され、トランジス
タTR9のコレクタは接地されている。
鋸状波電流Ib出力回路6は次の接続関係を有している。
台形波発生回路4の接続点XdとトランジスタTR6のベー
スとが接続され、トランジスタTR6のコレクタはトラン
ジスタTR4のエミッタに至り、トランジスタTR6のエミッ
タはトランジスタTR5のベースと接続されている。ま
た、トランジスタTR5のコレクタとトランジスタTR4のベ
ースとが接続され、トランジスタTR5のエミッタは抵抗
器R8を介して接地されている。
上記鋸状波電流Ia出力回路5,鋸状波電流Ib出力回路6に
よって生成される鋸状波電流Ia,Ibは、トランジスタTR
7,TR2によって相互に切り替えられ、各々比較回路2の
オペアンプOP1の入力プラス側,マイナス側に供給され
る。
以上詳細に説明した構成を有する本実施例の入力信号変
換装置の動作を第3図に示すタイミングチャートと共に
説明する。
電磁ピックアップコイルLの発生電圧である入力信号
(第3図タイミングチャート入力信号Vin)Vinをノイズ
フィルタ回路1で波形整形したオペアンプOP1の入力プ
ラス側に入力する。ここで、このオペアンプOP1の入力
プラス側の電位を入力電圧Vaとし、オペアンプOP1の入
力マイナス側の電位を基準電圧Vbとする。基準電圧Vb
は、抵抗器R4,R5,R6,鋸状波電流Ib及びトランジスタTR1
により決定される。今、入力電圧Va<基準電圧Vbとする
と、オペアンプOP1の出力はロウレベルとなるのでトラ
ンジスタTR1はオフ状態となる。この時の鋸状波電流Ib
の影響を除けば基準電圧Vbは、 Vbh=[R6/(R5+R6)]×Vcc となる。ここで、入力電圧Vaが基準電圧Vbhを越える信
号となると、オペアンプOP1の出力はハイレベルとなり
トランジスタTR1はオン状態となり基準電圧Vbの電位はV
b|に下がる。
Vbl=R6×Ron×Vcc/[R5×(R4 +R6+Ron)+R6×(R4+Ron)] (但しRonはトランジスタTR1のオン抵抗) 一方、オペアンプOP1の出力がハイレベルになると共に
トランジスタTR7のベース電圧はインバータ回路IN2によ
りロウレベルとなってオフ状態となる。トランジスタTR
7がオフ状態となることにより鋸状波電流Iaがオペアン
プOP1の入力プラス側に流れ始める。従って、入力電圧V
aは、 Vah=Vin+Ia×(R2+R3) となる。この鋸状波電流Iaは次のように設定されてい
る。
オペアンプOP1の出力がハイレベルとなった時点では、
接続点Xdの電位(以下単に接続点電圧と呼ぶ)Vdは、ト
ランジスタTR5,TR6のベース・エミッタ間電圧Vbeの和2
×Vbe(本実施例では約1.2V)と一致している。また、
この電圧2×Vbeはクランプ低電圧VLとも一致してい
る。尚、本実施例では、トランジスタTR1ないしTR9のベ
ース・エミッタ間電圧Vbeは全て同じ値のもを使用して
いる(約0.6V)。この状態から、定電流源回路CI2から
供給される定電流iによりコンデンサC2は充電を開始す
る(アナログスイッチASはオフ)。従って、接続点電圧
Vdは、 Vd=2×Vbe+i×t/C2 と表わされる(但し、tは時間を表わし、C2はコンデン
サC2の容量を表わしている)。これにより、接続点電圧
Vdは時間とともに増加し、その最大値はクランプ高電圧
VHに達する(第3図タイミングチャート接続点電位V
d)。一方、入力信号Vinである入力電圧Vaが基準電圧Vb
lをり低くなると共にオペアンプOP1の出力はロウレベル
となり、アナログスイッチASはオンとなってコンデンサ
C2は放電を開始し、接続点電圧Vdは時間tと共に減少し
遂にはクランプ低高圧VLに至る。この結果、接続点電圧
Vdは第3図のタイミングチャート接続点電圧Vdに示す様
な入力信号Vinと同じ周期を持つ台形波となる。この接
続点電圧Vdと抵抗器R7,トランジスタTR8,TR9のベース・
エミッタ間電圧Vbeとで鋸状波電流Iaは決定されるので
次式で表わすことができる。
Ia=(Vcc−Vd−2×Vbe)/R7 =(Vcc−4×Vbe−i×t/C2)/R7 =(Vcc−4×Vbe)/R7− i×t/C2×R7 また、定電流源回路CI2より供給される定電流iは、オ
ペアンプOP1の比較出力信号Voutの周波数に比例した電
流値であり、本実施例では、比較出力信号Voutの周期T
の1/2以下で鋸状波電流Ia=0になるように設定してい
る。これにより、入力信号Vinである入力電圧Vaが基準
電圧Vbhを越えた瞬間からIa×(R2+R3)で表わされる
電圧が入力電圧Vaに更に印加されるのである。しかも、
この鋸状波電流Iaは、i/C2×R7の傾きで減少し、入力信
号Vinが基準電圧Vb|より低くなるタイミングで零となる
周波数を持つことになる(第3図タイミングチャート鋸
状波電流Ia)。
次に、鋸状波電流Ibについて説明する。
入力電圧Vaが基準電圧Vblより低くなった時には、オペ
アンプOP1の出力はロウレベルとなり、トランジスタTR1
はオフ状態となると共にトランジスタTR2,TR7は各々オ
フ,オン状態となる。これにより、鋸状波電流Ibがオペ
アンプOP1の入力マイナス側に流れ始める。この鋸状波
電流Ibは、鋸状波電流Iaと同様に接続点電圧Vdと抵抗切
R8,トランジスタTR5,TR6のベース・エミッタ間電圧Vbe
とで次式の如く表わすことができる。
Ib=(Vd−2×Vbe)/R8 また、接続点電圧Vdは、クランプ高電圧VHの状態から放
電されるコンデンサC2の電位となるので(アナログスイ
ッチASオン)、定電流源回路CI1の定電流放電(k−
1)×i(但し、kは定数 k>1)により次式で表わ
される。
Vd=VH−(k−1)×i×t/C2 =(Vcc−2×Vbe)− (k−1)×i×t/C2 (∵VH=Vcc−2×Vbe) 従って、鋸状波電流Ibは、 Ib=(Vcc−4×Vbe)/R8− (k−1)×i×t/C2 となる。これにより、入力電圧Vaが基準電圧Vblより低
くなった瞬間から基準電圧VbにIb×[R4+R5×R6/(R5
+R6)]で表わされる電圧が更に印加されるのである。
この時の基準電圧Vbは、 Vb =R6×Vcc/(R5+R6)+ Ib×[R4+R5×R6/(R5+R6)] と表わすことができる。この鋸状波電流Ibは、(k−
1)×i/C2の傾きで減少し、入力信号Vinが基準電圧Vbh
を越えるタイミングで零となる周波数を持つことになる
(第3図タイミングチャート鋸状波電流Ib)。
詳述した鋸状波電流Ia及びIbによる電圧が入力信号Vin
及び基準電圧Vbに各々印加、つまり、比較器としてのオ
ペアンプOP1の出力がハイレベルになった時には(第3
図タイミングチャート比較出力信号Vout)、鋸状波電流
Iaによる電圧Ia×(R2+R3)分が入力信号Vinに重畳さ
れ、オペアンプOP1の出力がロウレベルになった時には
(第3図タイミングチャート比較出力信号Vout)、鋸状
波電流Ibによる電圧Ib×[R4+R5×R6/(R5+R6)]分
が基準電圧Vbhに重畳されるのである。
以上詳述に説明した本実施例の入力信号変換装置による
と、比較器としてのオペアンプOP1の入力信号Vinに対す
るノイズマージンが向上すると共に、鋸状波電流Ia及び
Ibは、各々、急激な立ち下がりを伴わないので入力信号
Vinにアンダーシュートを発生させることもない。従っ
て、入力信号変換装置は、電磁ピックアップコイルLに
よる入力信号Vinに基づいて、出力短資Xcに、安定した
出力信号Voutを出力することができる。
しかも、本実施例の入力信号変換装置においては、入力
信号Vinに電圧を重畳するための鋸状波電流Iaと、基準
電圧Vbに電圧を重畳するための鋸状波電流Ibとが、出力
信号Voutの周波数、即ち入力信号Vinの周波数に比例し
た傾きで漸減するように構成されているため、電磁ピッ
クアップコイルLからの如何なる周波数の入力信号Vin
に対しても、入力信号Vinが基準電圧Vbを横切る直前に
は、常にオフセット量が0となるように設定することが
でき、延いては、常に安定した出力信号Voutを出力する
ことができる。
発明の効果 以上説明したように、本発明の入力信号変換回路によれ
ば、応答性の低下を招くことなく信号源からの入力信号
に対するノイズマージンが向上すると共に、漸減する鋸
状波電圧を用いているので入力信号をアンダーシュート
させるといったことがなく、信号源からの入力信号に従
った2値信号を出力することができる。
しかも、本発明の入力信号変換回路によれば、鋸状波電
圧の漸減する傾きを入力信号の周波数に比例して変更す
るようにしているため、如何なる周波数の入力信号に対
しても、最適なノイズマージンを設定することができ、
常に安定した2値信号を出力することができる。
【図面の簡単な説明】
第1図は本発明の入力信号変換装置の基本的構成を例示
するブロック図、第2図は本発明一実施の入力信号変換
装置を表わす回路図、第3図は同じく入力信号変換装置
の各部の信号を表わすタイミングチャート、第4図は同
じく入力信号変換装置の入力信号に所定のパルス信号を
重畳させた場合の入力信号と出力信号を表わすグラフ、
である。 M1……比較回路 M2……入力信号オフセット回路 M3……基準電圧オフセット回路 M4……周波数検出手段 M5……傾き変更手段 L……電磁ピックアップコイル 1……ノイズフィルタ回路 2……比較回路 3……オフセット回路 4……台形波発生回路 5……鋸状波電流Ia出力回路 6……鋸状波電流Ib出力回路 7……カレント・スイッチ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】信号源からの入力信号と所定のノイズマー
    ジンを有する基準電圧とを比較する比較回路を備え、信
    号源からの入力信号を2値信号に変換する入力信号変換
    装置において、 上記入力信号が上記基準電圧を上回った時、上記入力信
    号又は上記基準電圧を所定の傾きで漸減する鋸状波電圧
    分だけオフセットすることにより、上記入力信号を上記
    基準電圧に対して相対的に高くする入力信号オフセット
    回路と、 上記入力信号が上記基準電圧を下回った時、上記基準電
    圧又は上記入力信号を所定の傾きで漸減する鋸状波電圧
    分だけオフセットすることにより、上記基準電圧を上記
    入力信号に対して相対的に高くする基準電圧オフセット
    回路と、 の少なくともいずれか一方を備えると共に、 上記入力信号の周波数を検出する周波数検出手段と、 上記鋸状波電圧の漸減する傾きを上記周波数検出手段に
    よって検出された周波数に比例して変更する傾き変更手
    段と、 を備えたことを特徴とする入力信号変換装置。
JP61073950A 1986-03-31 1986-03-31 入力信号変換装置 Expired - Lifetime JPH0799806B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61073950A JPH0799806B2 (ja) 1986-03-31 1986-03-31 入力信号変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61073950A JPH0799806B2 (ja) 1986-03-31 1986-03-31 入力信号変換装置

Publications (2)

Publication Number Publication Date
JPS62231516A JPS62231516A (ja) 1987-10-12
JPH0799806B2 true JPH0799806B2 (ja) 1995-10-25

Family

ID=13532874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61073950A Expired - Lifetime JPH0799806B2 (ja) 1986-03-31 1986-03-31 入力信号変換装置

Country Status (1)

Country Link
JP (1) JPH0799806B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3541509B2 (ja) * 1995-07-28 2004-07-14 株式会社デンソー 波形整形装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49128139U (ja) * 1973-03-02 1974-11-02
JPS578105Y2 (ja) * 1976-10-08 1982-02-16

Also Published As

Publication number Publication date
JPS62231516A (ja) 1987-10-12

Similar Documents

Publication Publication Date Title
US5361008A (en) Switching circuit of low power consumption
US6563376B2 (en) Mute circuit and digital audio amplifier circuit
EP0028454A1 (en) Full wave rectifier
US3970870A (en) Signal rectifying circuit
JP3111619B2 (ja) 比較器の入力信号処理装置
JPH0799806B2 (ja) 入力信号変換装置
JPH04222457A (ja) スイッチングコンバータ
US4716359A (en) Output stage control circuit
US4356432A (en) Solid state power switch for gas discharge lamps
JPH0981883A (ja) 2線式伝送器
JP3073408B2 (ja) 三角波信号のクランプ回路
JP2958962B2 (ja) Pwmパルス発生装置
SU953711A1 (ru) Импульсный усилитель
US4075997A (en) Spark ignition systems for internal combustion engines
KR0180464B1 (ko) 인덱스 펄스 발생회로
JPH06310997A (ja) 三角波発生回路
JP3416225B2 (ja) バイアス変換回路
JPS5941638Y2 (ja) 単安定マルチバイブレ−タ
KR900003415Y1 (ko) 튜닝 전압 변환회로
JPS5827542Y2 (ja) 増幅器の電圧リミッタ−回路
US5789965A (en) Driver circuit
KR940003608Y1 (ko) 발진기의 듀티사이클 조정회로
RU1771050C (ru) Активный фильтр дл сглаживани пульсаций
JP3943767B2 (ja) 電圧比検出回路
JPH0646378U (ja) 波形整形回路

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term