JPH0799429A - Ｉｇｂｔのサージ電圧抑制回路と過電流遮断回路 - Google Patents
Ｉｇｂｔのサージ電圧抑制回路と過電流遮断回路Info
- Publication number
- JPH0799429A JPH0799429A JP24077193A JP24077193A JPH0799429A JP H0799429 A JPH0799429 A JP H0799429A JP 24077193 A JP24077193 A JP 24077193A JP 24077193 A JP24077193 A JP 24077193A JP H0799429 A JPH0799429 A JP H0799429A
- Authority
- JP
- Japan
- Prior art keywords
- igbt
- circuit
- negative
- voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】ＩＧＢＴを電力変換装置のスイッチング素子に
使用してオン・オフ動作させる際に、高いサージ電圧の
発生を抑制して半導体素子の破壊を防止する。又は、高
いサージ電圧を発生させることなく過電流を遮断する。 【構成】負極側第１ＺＤ４３と負極側第２ＺＤ４４とを
逆極性で直列接続して負極側主エミッタ端子２６と負極
側制御ゲート端子２７との間に接続し（正極側ＩＧＢＴ
１１の場合も同様）、ターンオフ時に当該負極側ＩＧＢ
Ｔ２１を再度オンさせて電流変化率を緩和し、サージ電
圧を抑制する。ターンオン時はゲート電圧ＶGEを低下さ
せて対向アームのＦＷＤ逆回復時のサージ電圧を抑制す
る。或いは負極側第２ＺＤ４４とスイッチ５３との直列
回路を負極側主エミッタ端子２６と負極側制御ゲート端
子２７の間に接続し、過電流検出時にスイッチ５３をオ
ンにし、サージ電圧を抑制しつつ過電流を遮断する。
使用してオン・オフ動作させる際に、高いサージ電圧の
発生を抑制して半導体素子の破壊を防止する。又は、高
いサージ電圧を発生させることなく過電流を遮断する。 【構成】負極側第１ＺＤ４３と負極側第２ＺＤ４４とを
逆極性で直列接続して負極側主エミッタ端子２６と負極
側制御ゲート端子２７との間に接続し（正極側ＩＧＢＴ
１１の場合も同様）、ターンオフ時に当該負極側ＩＧＢ
Ｔ２１を再度オンさせて電流変化率を緩和し、サージ電
圧を抑制する。ターンオン時はゲート電圧ＶGEを低下さ
せて対向アームのＦＷＤ逆回復時のサージ電圧を抑制す
る。或いは負極側第２ＺＤ４４とスイッチ５３との直列
回路を負極側主エミッタ端子２６と負極側制御ゲート端
子２７の間に接続し、過電流検出時にスイッチ５３をオ
ンにし、サージ電圧を抑制しつつ過電流を遮断する。
Description
【０００１】
【産業上の利用分野】この発明は、絶縁ゲートバイポー
ラトランジスタとダイオードとの逆並列接続でなるスイ
ッチング回路が動作する際に生じるサージ電圧を抑制す
る回路と、このスイッチング回路に流れる過電流を遮断
する回路に関する。
ラトランジスタとダイオードとの逆並列接続でなるスイ
ッチング回路が動作する際に生じるサージ電圧を抑制す
る回路と、このスイッチング回路に流れる過電流を遮断
する回路に関する。
【０００２】
【従来の技術】絶縁ゲートバイポーラトランジスタ（以
下ではＩＧＢＴと略記する）は、バイポーラトランジス
タが備えている高耐圧性と大電流化が容易であるという
長所と、金属酸化膜半導体電界効果トランジスタ（通称
ＭＯＳＦＥＴ）が備えている高速でのスイッチング動作
が可能である長所とを合わせて有している新しいデバイ
スである。
下ではＩＧＢＴと略記する）は、バイポーラトランジス
タが備えている高耐圧性と大電流化が容易であるという
長所と、金属酸化膜半導体電界効果トランジスタ（通称
ＭＯＳＦＥＴ）が備えている高速でのスイッチング動作
が可能である長所とを合わせて有している新しいデバイ
スである。
【０００３】図１０はＩＧＢＴを電力変換装置用に構成
したＩＧＢＴモジュールの第１従来例を示した回路図で
ある。この図１０の第１従来例回路に示すように、ＩＧ
ＢＴ３にはフリーホイーリングダイオード（以下ではＦ
ＷＤと略記する）４を逆並列接続してケースに収納し、
その表面には主回路電流が流れる主コレクタ端子６と主
エミッタ端子７、及び制御用の制御ゲート端子８と制御
エミッタ端子９とを備えてＩＧＢＴモジュール１０を構
成している。尚、ＩＧＢＴ３のエミッタ極から主エミッ
タ端子７までの間の配線には内部インダクタンス５が存
在する。図１０に図示のＩＧＢＴモジュール１０を組み
合わせれば、電力変換装置を簡単に組み立てることがで
きる。
したＩＧＢＴモジュールの第１従来例を示した回路図で
ある。この図１０の第１従来例回路に示すように、ＩＧ
ＢＴ３にはフリーホイーリングダイオード（以下ではＦ
ＷＤと略記する）４を逆並列接続してケースに収納し、
その表面には主回路電流が流れる主コレクタ端子６と主
エミッタ端子７、及び制御用の制御ゲート端子８と制御
エミッタ端子９とを備えてＩＧＢＴモジュール１０を構
成している。尚、ＩＧＢＴ３のエミッタ極から主エミッ
タ端子７までの間の配線には内部インダクタンス５が存
在する。図１０に図示のＩＧＢＴモジュール１０を組み
合わせれば、電力変換装置を簡単に組み立てることがで
きる。
【０００４】図１１はＩＧＢＴを電力変換装置用に構成
したＩＧＢＴモジュールの第２従来例を示した回路図で
あって、前述した図１０の第１従来例回路に図示してい
る回路の２組を直列接続した構成である。即ち、正極側
ＩＧＢＴ１１と正極側ＦＷＤ１２との逆並列接続回路に
正極側内部インダクタンス１３を直列接続した正極側の
スイッチング回路と、負極側ＩＧＢＴ２１と負極側ＦＷ
Ｄ２２との逆並列接続回路に負極側内部インダクタンス
２３を直列接続した負極側スイッチング回路とを直列に
接続してケースに収納することで、ＩＧＢＴモジュール
２０を構成している。このＩＧＢＴモジュール２０の表
面には、直流電源の正電位側を接続して主回路電流を流
す正極側主コレクタ端子１５、負電位側を接続して主回
路電流を流す負極側主エミッタ端子２６、変換した電力
を取り出す主中間端子１６、正極側ＩＧＢＴ１１を制御
するための正極側制御ゲート端子１７と正極側制御エミ
ッタ端子１８、負極側ＩＧＢＴ２１を制御するための負
極側制御ゲート端子２７と負極側制御エミッタ端子２８
とを設けている。
したＩＧＢＴモジュールの第２従来例を示した回路図で
あって、前述した図１０の第１従来例回路に図示してい
る回路の２組を直列接続した構成である。即ち、正極側
ＩＧＢＴ１１と正極側ＦＷＤ１２との逆並列接続回路に
正極側内部インダクタンス１３を直列接続した正極側の
スイッチング回路と、負極側ＩＧＢＴ２１と負極側ＦＷ
Ｄ２２との逆並列接続回路に負極側内部インダクタンス
２３を直列接続した負極側スイッチング回路とを直列に
接続してケースに収納することで、ＩＧＢＴモジュール
２０を構成している。このＩＧＢＴモジュール２０の表
面には、直流電源の正電位側を接続して主回路電流を流
す正極側主コレクタ端子１５、負電位側を接続して主回
路電流を流す負極側主エミッタ端子２６、変換した電力
を取り出す主中間端子１６、正極側ＩＧＢＴ１１を制御
するための正極側制御ゲート端子１７と正極側制御エミ
ッタ端子１８、負極側ＩＧＢＴ２１を制御するための負
極側制御ゲート端子２７と負極側制御エミッタ端子２８
とを設けている。
【０００５】図１２は図１１で既述のＩＧＢＴモジュー
ル２０を使った電力変換装置の例を示した回路図であ
る。この電力変換装置は、３組のＩＧＢＴモジュール２
０Ｒ，２０Ｓ，２０Ｔを並列にして直流電源２に接続す
ることで、３相インバータを構成し、各ＩＧＢＴモジュ
ールにはスナバ回路３０Ｒ，３０Ｓ，３０Ｔを別個に並
列接続している。このような構成で、各ＩＧＢＴモジュ
ールを構成している正極側と負極側のＩＧＢＴを順次オ
ン・オフ動作させることにより、直流電源２からの直流
を３相交流に変換して、主中間端子１６Ｒ，１６Ｓ，１
６Ｔから取り出すことができる。尚ＩＧＢＴモジュール
２０Ｓと２０Ｔの構成はＩＧＢＴモジュール２０Ｒと同
じであるから、これらの内部回路の図示は省略してい
る。
ル２０を使った電力変換装置の例を示した回路図であ
る。この電力変換装置は、３組のＩＧＢＴモジュール２
０Ｒ，２０Ｓ，２０Ｔを並列にして直流電源２に接続す
ることで、３相インバータを構成し、各ＩＧＢＴモジュ
ールにはスナバ回路３０Ｒ，３０Ｓ，３０Ｔを別個に並
列接続している。このような構成で、各ＩＧＢＴモジュ
ールを構成している正極側と負極側のＩＧＢＴを順次オ
ン・オフ動作させることにより、直流電源２からの直流
を３相交流に変換して、主中間端子１６Ｒ，１６Ｓ，１
６Ｔから取り出すことができる。尚ＩＧＢＴモジュール
２０Ｓと２０Ｔの構成はＩＧＢＴモジュール２０Ｒと同
じであるから、これらの内部回路の図示は省略してい
る。
【０００６】スナバ回路３０Ｒはスナバ抵抗３１とスナ
バダイオード３２とスナバコンデンサ３３とで構成し
て、ＩＧＢＴがターンオフする際に、主回路の配線イン
ダクタンスにより生じるサージ電圧がＩＧＢＴに印加さ
れて、このＩＧＢＴが過電圧破壊される危険を防いでい
る。尚、スナバ回路３０Ｓと３０Ｔの構成はスナバ回路
３０Ｒと同じであるから、これらの内部回路の図示は省
略している。
バダイオード３２とスナバコンデンサ３３とで構成し
て、ＩＧＢＴがターンオフする際に、主回路の配線イン
ダクタンスにより生じるサージ電圧がＩＧＢＴに印加さ
れて、このＩＧＢＴが過電圧破壊される危険を防いでい
る。尚、スナバ回路３０Ｓと３０Ｔの構成はスナバ回路
３０Ｒと同じであるから、これらの内部回路の図示は省
略している。
【０００７】図１３は図１２の３相インバータが電力変
換する際の動作を説明する回路図である。前記の図１２
に図示している電圧形３相インバータの負荷としては、
誘導性負荷（例えば誘導電動機）を接続することが多
い。この電圧形インバータをパルス幅変調制御する場合
は、例えばＩＧＢＴモジュール２０Ｓの正極側ＩＧＢＴ
をオン状態にしておき、ＩＧＢＴモジュール２０Ｒの負
極側ＩＧＢＴを高い周波数でオン・オフ動作させるが、
これは基本的にチョッパ回路の動作と同じである。即ち
図１３に図示のように、負極側ＩＧＢＴ２１をオンにす
ると、図示していないＩＧＢＴモジュール２０Ｓの正極
側ＩＧＢＴがオンしているので、直流電源２→主回路配
線インダクタンス６１→負荷６０→負極側ＩＧＢＴ２１
→負極側内部インダクタンス２３→直流電源２の経路
で、負荷電流Ｉ60が増加しつつ流れる。このときの負荷
電流Ｉ60は、負極側ＩＧＢＴ２１のコレクタ電流ＩC と
同じである。次いで負極側ＩＧＢＴ２１をオフにする
と、負荷６０を流れていた負荷電流Ｉ60は、負荷６０→
正極側内部インダクタンス１３→正極側ＦＷＤ１２→負
荷６０の経路で減少しつつ還流する。このときの負荷電
流Ｉ60は正極側ＦＷＤ１２を流れる電流Ｉ12と等しい。
換する際の動作を説明する回路図である。前記の図１２
に図示している電圧形３相インバータの負荷としては、
誘導性負荷（例えば誘導電動機）を接続することが多
い。この電圧形インバータをパルス幅変調制御する場合
は、例えばＩＧＢＴモジュール２０Ｓの正極側ＩＧＢＴ
をオン状態にしておき、ＩＧＢＴモジュール２０Ｒの負
極側ＩＧＢＴを高い周波数でオン・オフ動作させるが、
これは基本的にチョッパ回路の動作と同じである。即ち
図１３に図示のように、負極側ＩＧＢＴ２１をオンにす
ると、図示していないＩＧＢＴモジュール２０Ｓの正極
側ＩＧＢＴがオンしているので、直流電源２→主回路配
線インダクタンス６１→負荷６０→負極側ＩＧＢＴ２１
→負極側内部インダクタンス２３→直流電源２の経路
で、負荷電流Ｉ60が増加しつつ流れる。このときの負荷
電流Ｉ60は、負極側ＩＧＢＴ２１のコレクタ電流ＩC と
同じである。次いで負極側ＩＧＢＴ２１をオフにする
と、負荷６０を流れていた負荷電流Ｉ60は、負荷６０→
正極側内部インダクタンス１３→正極側ＦＷＤ１２→負
荷６０の経路で減少しつつ還流する。このときの負荷電
流Ｉ60は正極側ＦＷＤ１２を流れる電流Ｉ12と等しい。
【０００８】負極側ＩＧＢＴ２１がオンして主回路配線
インダクタンス６１に負荷電流Ｉ60が流れると、この電
流Ｉ60に対応したエネルギーが当該主回路配線インダク
タンス６１に蓄えられている。次いで負極側ＩＧＢＴ２
１がターンオフしてそのコレクタ・エミッタ間電圧ＶCE
が直流電源電圧ＥD （直流電源２の電圧）に達すると、
スナバダイオード３２が導通して主回路配線インダクタ
ンス６１の蓄積エネルギーはスナバコンデンサ３３へ吸
収される。
インダクタンス６１に負荷電流Ｉ60が流れると、この電
流Ｉ60に対応したエネルギーが当該主回路配線インダク
タンス６１に蓄えられている。次いで負極側ＩＧＢＴ２
１がターンオフしてそのコレクタ・エミッタ間電圧ＶCE
が直流電源電圧ＥD （直流電源２の電圧）に達すると、
スナバダイオード３２が導通して主回路配線インダクタ
ンス６１の蓄積エネルギーはスナバコンデンサ３３へ吸
収される。
【０００９】図１４は図１３で図示の電力変換動作説明
回路が動作する際の各部の波形を示した動作波形図であ
って、図１４は負極側ＩＧＢＴ２１のオン・オフ動
作、図１４は負荷電流Ｉ60の変化、図１４は負極側
ＩＧＢＴ２１を流れるコレクタ電流ＩC の変化、図１４
は正極側ＦＷＤ１２の電流Ｉ12の変化をそれぞれが表
している。
回路が動作する際の各部の波形を示した動作波形図であ
って、図１４は負極側ＩＧＢＴ２１のオン・オフ動
作、図１４は負荷電流Ｉ60の変化、図１４は負極側
ＩＧＢＴ２１を流れるコレクタ電流ＩC の変化、図１４
は正極側ＦＷＤ１２の電流Ｉ12の変化をそれぞれが表
している。
【００１０】この図１４で明らかなように、負極側ＩＧ
ＢＴ２１がオンしている期間は、負荷電流Ｉ60は増加し
つつ流れるが、このときの負荷電流Ｉ60は即ち負極側Ｉ
ＧＢＴ２１のコレクタ電流ＩC である。ｔ1 時点でオン
していた負極側ＩＧＢＴ２１はターンオフするが、負極
側ＩＧＢＴ２１がオフしている期間では負荷電流Ｉ60は
減少しつつ流れるが、このときの負荷電流Ｉ60は即ち正
極側ＦＷＤ１２の電流Ｉ12である。一般的なチョッパ回
路では、正極側ＦＷＤ１２の電流Ｉ12が流れている間
に、オフしている負極側ＩＧＢＴ２１をターンオンさせ
るが、このターンオン時点がｔ2 である。
ＢＴ２１がオンしている期間は、負荷電流Ｉ60は増加し
つつ流れるが、このときの負荷電流Ｉ60は即ち負極側Ｉ
ＧＢＴ２１のコレクタ電流ＩC である。ｔ1 時点でオン
していた負極側ＩＧＢＴ２１はターンオフするが、負極
側ＩＧＢＴ２１がオフしている期間では負荷電流Ｉ60は
減少しつつ流れるが、このときの負荷電流Ｉ60は即ち正
極側ＦＷＤ１２の電流Ｉ12である。一般的なチョッパ回
路では、正極側ＦＷＤ１２の電流Ｉ12が流れている間
に、オフしている負極側ＩＧＢＴ２１をターンオンさせ
るが、このターンオン時点がｔ2 である。
【００１１】図１５は図１３に図示の負極側ＩＧＢＴ２
１がターンオフする際のコレクタ電流ＩC とコレクタ・
エミッタ間電圧ＶCEの変化を示したグラフであって、図
１４で既述した動作波形図ではｔ1 時点の近傍である。
尚、図１５のグラフは横軸が時間を、縦軸は電流又は電
圧を表しており、コレクタ電流ＩC は一点鎖線で図示
し、コレクタ・エミッタ間電圧ＶCEは実線で図示してい
る。
１がターンオフする際のコレクタ電流ＩC とコレクタ・
エミッタ間電圧ＶCEの変化を示したグラフであって、図
１４で既述した動作波形図ではｔ1 時点の近傍である。
尚、図１５のグラフは横軸が時間を、縦軸は電流又は電
圧を表しており、コレクタ電流ＩC は一点鎖線で図示
し、コレクタ・エミッタ間電圧ＶCEは実線で図示してい
る。
【００１２】図１６は図１３に図示の負極側ＩＧＢＴ２
１がターンオンする際の正極側ＦＷＤ１２の電流Ｉ12と
電圧Ｖ12の変化を示したグラフであって、図１４で既述
した動作波形図ではｔ2 時点の近傍である。尚、図１６
のグラフも横軸が時間を、縦軸は電流又は電圧を表して
おり、電流Ｉ12は一点鎖線で図示し、電圧Ｖ12は実線で
図示している。この図１６に図示のように、正極側ＦＷ
Ｄ１２の電流Ｉ12が流れている間に負極側ＩＧＢＴ２１
をオンにすると、正極側ＦＷＤ１２の電流Ｉ12は減少し
てｔ11時点で零となるが、更に逆方向へ流れたてｔ12時
点で逆方向の最大値となり、その後は減少してｔ13時点
で零となる。このｔ11時点からｔ13時点までが逆回復期
間であり、この逆回復期間を経過した後に正極側ＦＷＤ
１２はオフとなる。
１がターンオンする際の正極側ＦＷＤ１２の電流Ｉ12と
電圧Ｖ12の変化を示したグラフであって、図１４で既述
した動作波形図ではｔ2 時点の近傍である。尚、図１６
のグラフも横軸が時間を、縦軸は電流又は電圧を表して
おり、電流Ｉ12は一点鎖線で図示し、電圧Ｖ12は実線で
図示している。この図１６に図示のように、正極側ＦＷ
Ｄ１２の電流Ｉ12が流れている間に負極側ＩＧＢＴ２１
をオンにすると、正極側ＦＷＤ１２の電流Ｉ12は減少し
てｔ11時点で零となるが、更に逆方向へ流れたてｔ12時
点で逆方向の最大値となり、その後は減少してｔ13時点
で零となる。このｔ11時点からｔ13時点までが逆回復期
間であり、この逆回復期間を経過した後に正極側ＦＷＤ
１２はオフとなる。
【００１３】
【発明が解決しようとする課題】ＩＧＢＴは前述したよ
うに極めて高速なスイッチング動作が可能であるが、高
速スイッチングのために、ＩＧＢＴがターンオフする際
やＦＷＤが逆回復動作する際に過大なサージ電圧を発生
させ、このサージ電圧が各半導体素子を破壊する恐れが
あるが、その理由を以下において説明する。
うに極めて高速なスイッチング動作が可能であるが、高
速スイッチングのために、ＩＧＢＴがターンオフする際
やＦＷＤが逆回復動作する際に過大なサージ電圧を発生
させ、このサージ電圧が各半導体素子を破壊する恐れが
あるが、その理由を以下において説明する。
【００１４】先ずＩＧＢＴがターンオフする際の過大な
サージ電圧であるが、図１３において、負極側ＩＧＢＴ
２１がオフしてそのコレクタ・エミッタ間電圧ＶCEが直
流電源電圧ＥD に達すると、この負極側ＩＧＢＴ２１に
流れていた電流はスナバ回路３０へ流れ込むことにな
る。このスナバ回路３０への流入電流は、負極側ＩＧＢ
Ｔ２１がターンオフする際の電流減少率（−dIC /dt ）
（図１５参照）と同じであるから、スナバ回路３０と負
極側ＩＧＢＴ２１と正極側ＦＷＤ１２とで形成する閉ル
ープの配線インダクタンスをＬC とすると、この配線イ
ンダクタンスＬCと前述の電流減少率とから、下記の数
１に示す電圧ΔＶCEが誘起される。尚、閉ループの配線
インダクタンスＬC は、正極側内部インダクタンス１３
の値Ｌ13と、負極側内部インダクタンス２３の値Ｌ23、
及びスナバ回路配線インダクタンス６２の値Ｌ62との和
である。
サージ電圧であるが、図１３において、負極側ＩＧＢＴ
２１がオフしてそのコレクタ・エミッタ間電圧ＶCEが直
流電源電圧ＥD に達すると、この負極側ＩＧＢＴ２１に
流れていた電流はスナバ回路３０へ流れ込むことにな
る。このスナバ回路３０への流入電流は、負極側ＩＧＢ
Ｔ２１がターンオフする際の電流減少率（−dIC /dt ）
（図１５参照）と同じであるから、スナバ回路３０と負
極側ＩＧＢＴ２１と正極側ＦＷＤ１２とで形成する閉ル
ープの配線インダクタンスをＬC とすると、この配線イ
ンダクタンスＬCと前述の電流減少率とから、下記の数
１に示す電圧ΔＶCEが誘起される。尚、閉ループの配線
インダクタンスＬC は、正極側内部インダクタンス１３
の値Ｌ13と、負極側内部インダクタンス２３の値Ｌ23、
及びスナバ回路配線インダクタンス６２の値Ｌ62との和
である。
【００１５】
【数１】
【００１６】図１５に図示のように、負極側ＩＧＢＴ２
１には、直流電源電圧ＥD に誘起電圧ΔＶCEを加算した
サージ電圧ＶCEP が印加されることになる。即ち、負極
側ＩＧＢＴ２１がターンオフする際の電流減少率（−dI
C /dt ）が非常に高いのが原因で過大なサージ電圧Ｖ
CEP が発生し、負極側ＩＧＢＴ２１がターンオフすると
きに安全動作領域を逸脱してしまう。その結果、当該負
極側ＩＧＢＴ２１が破壊されてしまう不具合を生じる。
１には、直流電源電圧ＥD に誘起電圧ΔＶCEを加算した
サージ電圧ＶCEP が印加されることになる。即ち、負極
側ＩＧＢＴ２１がターンオフする際の電流減少率（−dI
C /dt ）が非常に高いのが原因で過大なサージ電圧Ｖ
CEP が発生し、負極側ＩＧＢＴ２１がターンオフすると
きに安全動作領域を逸脱してしまう。その結果、当該負
極側ＩＧＢＴ２１が破壊されてしまう不具合を生じる。
【００１７】図１７はＩＧＢＴがターンオフする際の電
流・電圧軌跡を示したグラフであって、横軸はコレクタ
・エミッタ間電圧ＶCEを表し、縦軸はコレクタ電流ＩC
を表している。尚グラフの実線はＩＧＢＴの電流・電圧
軌跡を表し、一点鎖線はＩＧＢＴの安全動作領域を表し
ている。この図１７に図示のように、電圧が安全動作領
域を逸脱すると過電圧破壊を生じる。
流・電圧軌跡を示したグラフであって、横軸はコレクタ
・エミッタ間電圧ＶCEを表し、縦軸はコレクタ電流ＩC
を表している。尚グラフの実線はＩＧＢＴの電流・電圧
軌跡を表し、一点鎖線はＩＧＢＴの安全動作領域を表し
ている。この図１７に図示のように、電圧が安全動作領
域を逸脱すると過電圧破壊を生じる。
【００１８】そこで誘起電圧ΔＶCEを低減させるべく、
スナバ回路配線インダクタンス６２の値Ｌ62を減少させ
るのであるが、そのためにはスナバ回路の複数を並列接
続する等の対策が必要であり、スナバ回路の部品点数が
増加して回路が複雑化し、組立に手間がかかる不都合を
生じてしまう。次に負極側ＩＧＢＴ２１がターンオンす
る際の正極側ＦＷＤ１２の逆回復動作であるが、従来の
バイポーラトランジスタなどの半導体スイッチ素子は、
スイッチング時間が逆回復時間よりも遅かったので、ダ
イオードの逆回復時間における電流・電圧の急激な変化
は、遅いスイッチング時間によって抑制されていた。し
かしながらＩＧＢＴでは、そのスイッチング時間はダイ
オードの逆回復時間とほぼ同程度であるため、逆回復時
間内での電流・電圧の変化は抑制されず、逆に増加する
方向にある。よって、逆回復時間が終了するときに、ダ
イオードの逆回復電流の変化率、（dI12/dt ）と、前述
のスナバ回路３０と負極側ＩＧＢＴ２１と正極側ＦＷＤ
１２とでなる閉ループ（図１３参照）の配線インダクタ
ンスＬC とで、数２に示す電圧ΔＶが誘起される。
スナバ回路配線インダクタンス６２の値Ｌ62を減少させ
るのであるが、そのためにはスナバ回路の複数を並列接
続する等の対策が必要であり、スナバ回路の部品点数が
増加して回路が複雑化し、組立に手間がかかる不都合を
生じてしまう。次に負極側ＩＧＢＴ２１がターンオンす
る際の正極側ＦＷＤ１２の逆回復動作であるが、従来の
バイポーラトランジスタなどの半導体スイッチ素子は、
スイッチング時間が逆回復時間よりも遅かったので、ダ
イオードの逆回復時間における電流・電圧の急激な変化
は、遅いスイッチング時間によって抑制されていた。し
かしながらＩＧＢＴでは、そのスイッチング時間はダイ
オードの逆回復時間とほぼ同程度であるため、逆回復時
間内での電流・電圧の変化は抑制されず、逆に増加する
方向にある。よって、逆回復時間が終了するときに、ダ
イオードの逆回復電流の変化率、（dI12/dt ）と、前述
のスナバ回路３０と負極側ＩＧＢＴ２１と正極側ＦＷＤ
１２とでなる閉ループ（図１３参照）の配線インダクタ
ンスＬC とで、数２に示す電圧ΔＶが誘起される。
【００１９】
【数２】
【００２０】この誘起電圧ΔＶが直流電源電圧ＥD に重
畳されて、非常に高い電圧ＶDPを生じる（図１６参
照）。この電圧ＶDPが半導体素子の耐電圧を越えると、
素子を破壊してしまう不具合がある。そこでこの発明の
目的は、ＩＧＢＴを電力変換装置のスイッチング素子に
使用してオン・オフ動作させる際に、高いサージ電圧の
発生を抑制して半導体素子の破壊を防止することにあ
る。
畳されて、非常に高い電圧ＶDPを生じる（図１６参
照）。この電圧ＶDPが半導体素子の耐電圧を越えると、
素子を破壊してしまう不具合がある。そこでこの発明の
目的は、ＩＧＢＴを電力変換装置のスイッチング素子に
使用してオン・オフ動作させる際に、高いサージ電圧の
発生を抑制して半導体素子の破壊を防止することにあ
る。
【００２１】
【課題を解決するための手段】上記の目的を達成するた
めにこの発明のＩＧＢＴのサージ電圧抑制回路と過電流
遮断回路は、絶縁ゲートバイポーラトランジスタとダイ
オードとの逆並列接続でなるスイッチング回路の１組を
ケースに封入し、或いは前記スイッチング回路の２組を
直列接続してケースに封入し、このケースの表面に主回
路用コレクタ端子，主回路用エミッタ端子，制御用ゲー
ト端子，及び制御用エミッタ端子を備えてＩＧＢＴモジ
ュールを構成し、このＩＧＢＴモジュールに並列にスナ
バ回路を接続している装置において、複数のツェナーダ
イオードを相互に逆方向に直列接続し、このツェナーダ
イオード逆直列回路を前記ＩＧＢＴモジュールの制御用
ゲート端子と主回路用エミッタ端子との間に接続するも
のとする。
めにこの発明のＩＧＢＴのサージ電圧抑制回路と過電流
遮断回路は、絶縁ゲートバイポーラトランジスタとダイ
オードとの逆並列接続でなるスイッチング回路の１組を
ケースに封入し、或いは前記スイッチング回路の２組を
直列接続してケースに封入し、このケースの表面に主回
路用コレクタ端子，主回路用エミッタ端子，制御用ゲー
ト端子，及び制御用エミッタ端子を備えてＩＧＢＴモジ
ュールを構成し、このＩＧＢＴモジュールに並列にスナ
バ回路を接続している装置において、複数のツェナーダ
イオードを相互に逆方向に直列接続し、このツェナーダ
イオード逆直列回路を前記ＩＧＢＴモジュールの制御用
ゲート端子と主回路用エミッタ端子との間に接続するも
のとする。
【００２２】又は、絶縁ゲートバイポーラトランジスタ
とダイオードとの逆並列接続でなるスイッチング回路の
１組をケースに封入し、或いは前記スイッチング回路の
２組を直列接続してケースに封入し、このケースの表面
に主回路用コレクタ端子，主回路用エミッタ端子，制御
用ゲート端子，及び制御用エミッタ端子を備えているＩ
ＧＢＴモジュールにおいて、ツェナーダイオードとスイ
ッチとの直列接続回路を前記ＩＧＢＴモジュールの制御
用ゲート端子と主回路用エミッタ端子との間に接続し、
当該ＩＧＢＴモジュールに過電流が流れたことを検出す
る過電流検出手段を設け、過電流検出時には前記絶縁ゲ
ートバイポーラトランジスタへオフ信号を与えると共
に、常時は開路している前記スイッチを閉路させるもの
とする。
とダイオードとの逆並列接続でなるスイッチング回路の
１組をケースに封入し、或いは前記スイッチング回路の
２組を直列接続してケースに封入し、このケースの表面
に主回路用コレクタ端子，主回路用エミッタ端子，制御
用ゲート端子，及び制御用エミッタ端子を備えているＩ
ＧＢＴモジュールにおいて、ツェナーダイオードとスイ
ッチとの直列接続回路を前記ＩＧＢＴモジュールの制御
用ゲート端子と主回路用エミッタ端子との間に接続し、
当該ＩＧＢＴモジュールに過電流が流れたことを検出す
る過電流検出手段を設け、過電流検出時には前記絶縁ゲ
ートバイポーラトランジスタへオフ信号を与えると共
に、常時は開路している前記スイッチを閉路させるもの
とする。
【００２３】
【作用】ＩＧＢＴとＦＷＤとの逆並列接続回路をケース
に収納したモジュール構造では、ＩＧＢＴ素子のエミッ
タ部からモジュール表面の主エミッタ端子までの配線に
はインダクタンスＬM が存在する。コレクタ電流ＩC が
変化するとこのコレクタ電流ＩC の変化率（dIC /dt ）
にインダクタンスＬM を乗じた量の電圧ΔＶLMが発生す
る。そこで本発明は、この発生電圧ΔＶLMとツェナーダ
イオードを利用して、ＩＧＢＴがターンオフする際に発
生するサージ電圧や、ＦＷＤの逆回復時に発生するサー
ジ電圧を低減させるものである。
に収納したモジュール構造では、ＩＧＢＴ素子のエミッ
タ部からモジュール表面の主エミッタ端子までの配線に
はインダクタンスＬM が存在する。コレクタ電流ＩC が
変化するとこのコレクタ電流ＩC の変化率（dIC /dt ）
にインダクタンスＬM を乗じた量の電圧ΔＶLMが発生す
る。そこで本発明は、この発生電圧ΔＶLMとツェナーダ
イオードを利用して、ＩＧＢＴがターンオフする際に発
生するサージ電圧や、ＦＷＤの逆回復時に発生するサー
ジ電圧を低減させるものである。
【００２４】ＩＧＢＴがターンオフする際のサージ電圧
を抑制するために、ツェナーダイオードのカソード極を
ＩＧＢＴモジュールの主エミッタ端子に接続し、このツ
ェナーダイオードのアノード極をＩＧＢＴモジュールの
制御ゲート端子に接続する。ＩＧＢＴのターンオフ時の
電流変化（−dIC /dt ）により、ＩＧＢＴモジュール内
部配線のインダクタンスＬM には、ツェナーダイオード
と対抗したΔＶLMなる電圧が生じる。この電圧ΔＶLMが
ツェナー電圧を越えると、ツェナーダイオードを介して
ＩＧＢＴのゲート部を充電する電流が流れる。この充電
電流がＩＧＢＴを再度オンさせるので、大きな電流変化
（−dIC /dt ）が抑制され、ターンオフ時のサージ電圧
を抑制する。
を抑制するために、ツェナーダイオードのカソード極を
ＩＧＢＴモジュールの主エミッタ端子に接続し、このツ
ェナーダイオードのアノード極をＩＧＢＴモジュールの
制御ゲート端子に接続する。ＩＧＢＴのターンオフ時の
電流変化（−dIC /dt ）により、ＩＧＢＴモジュール内
部配線のインダクタンスＬM には、ツェナーダイオード
と対抗したΔＶLMなる電圧が生じる。この電圧ΔＶLMが
ツェナー電圧を越えると、ツェナーダイオードを介して
ＩＧＢＴのゲート部を充電する電流が流れる。この充電
電流がＩＧＢＴを再度オンさせるので、大きな電流変化
（−dIC /dt ）が抑制され、ターンオフ時のサージ電圧
を抑制する。
【００２５】図１８はＩＧＢＴの出力特性を示したグラ
フであって、横軸はコレクタ・エミッタ間電圧ＶCE、縦
軸はコレクタ電流ＩC であり、ゲート電圧ＶGEをパラメ
ータにしたＶCEとＩC との関係を表している。この図１
８から、ゲート電圧ＶGEを高くするとコレクタ電流ＩC
も増えるが、ゲート電圧ＶGEを低くすればコレクタ電流
ＩC を小さく抑制できることが分かる。そこでゲート電
圧ＶGEを低く抑制してＩＧＢＴのターンオン時の電流変
化率を抑制することにより、このＩＧＢＴに対向してい
るアームのＦＷＤが逆回復する際の電流変化率を抑制し
ようとするものである。
フであって、横軸はコレクタ・エミッタ間電圧ＶCE、縦
軸はコレクタ電流ＩC であり、ゲート電圧ＶGEをパラメ
ータにしたＶCEとＩC との関係を表している。この図１
８から、ゲート電圧ＶGEを高くするとコレクタ電流ＩC
も増えるが、ゲート電圧ＶGEを低くすればコレクタ電流
ＩC を小さく抑制できることが分かる。そこでゲート電
圧ＶGEを低く抑制してＩＧＢＴのターンオン時の電流変
化率を抑制することにより、このＩＧＢＴに対向してい
るアームのＦＷＤが逆回復する際の電流変化率を抑制し
ようとするものである。
【００２６】即ち、ツェナーダイオードのアノード極を
ＩＧＢＴモジュールの主エミッタ端子に接続し、且つ当
該ツェナーダイオードのカソード極をＩＧＢＴモジュー
ルの制御ゲート端子に接続する。これは前述したＩＧＢ
Ｔのターンオフ時のサージ電圧抑制用のツェナーダイオ
ードとは逆極性の接続である。ＩＧＢＴのターンオン時
にＩＧＢＴモジュールの内部配線インダクタンスＬMに
電圧が誘起していると、ツェナー電圧ＶZ は下記の数３
で表される。但しＶGEはゲート電圧である。
ＩＧＢＴモジュールの主エミッタ端子に接続し、且つ当
該ツェナーダイオードのカソード極をＩＧＢＴモジュー
ルの制御ゲート端子に接続する。これは前述したＩＧＢ
Ｔのターンオフ時のサージ電圧抑制用のツェナーダイオ
ードとは逆極性の接続である。ＩＧＢＴのターンオン時
にＩＧＢＴモジュールの内部配線インダクタンスＬMに
電圧が誘起していると、ツェナー電圧ＶZ は下記の数３
で表される。但しＶGEはゲート電圧である。
【００２７】
【数３】ＶZ ＝ＶGE＋ΔＶLM ここでΔＶLMは、前述したようにコレクタ電流ＩC の変
化率（dIC /dt ）にインダクタンスＬM を乗じた値であ
る。この数３から明らかなように、ＩＧＢＴへ印加され
るゲート電圧ＶGEは、ツェナー電圧ＶZ と誘起電圧ΔＶ
LMの値に制約される。そこでＩＧＢＴのターンオン時に
はゲート電圧ＶGEを低くすれば、当該ＩＧＢＴに対向し
たアームのＦＷＤが逆回復する際に生じるサージ電圧を
低減させることができる。
化率（dIC /dt ）にインダクタンスＬM を乗じた値であ
る。この数３から明らかなように、ＩＧＢＴへ印加され
るゲート電圧ＶGEは、ツェナー電圧ＶZ と誘起電圧ΔＶ
LMの値に制約される。そこでＩＧＢＴのターンオン時に
はゲート電圧ＶGEを低くすれば、当該ＩＧＢＴに対向し
たアームのＦＷＤが逆回復する際に生じるサージ電圧を
低減させることができる。
【００２８】
【実施例】図１は本発明の第１実施例を表した回路図で
あって、図１２で既述の第２従来例回路に対応してい
る。この図１の第１実施例回路に図示の正極側ＩＧＢＴ
１１，正極側ＦＷＤ１２，正極側内部インダクタンス１
３，正極側主コレクタ端子１５，主中間端子１６，正極
側制御ゲート端子１７，正極側制御エミッタ端子１８，
ＩＧＢＴモジュール２０，負極側ＩＧＢＴ２１，負極側
ＦＷＤ２２，負極側内部インダクタンス２３，負極側主
エミッタ端子２６，負極側制御ゲート端子２７，及び負
極側制御エミッタ端子２８の名称・用途・機能は、図１
１で既述の第２従来例回路の場合と同じであるから、こ
れらの説明は省略する。尚、図１の第１実施例回路で
は、このＩＧＢＴモジュール２０へ直流電力を供給する
直流電源２、正極側ＩＧＢＴ１１と負極側ＩＧＢＴ２１
へゲート信号を与える正極側ゲート駆動回路１４と負極
側ゲート駆動回路２４、及びスナバ抵抗３１とスナバダ
イオード３２とスナバコンデンサ３３で構成してＩＧＢ
Ｔモジュール２０に並列接続したスナバ回路３０を記載
している。尚、スナバ回路３０は一つの例であって、こ
れとは異なる構成のスナバ回路であっても差し支えない
ことは勿論である。
あって、図１２で既述の第２従来例回路に対応してい
る。この図１の第１実施例回路に図示の正極側ＩＧＢＴ
１１，正極側ＦＷＤ１２，正極側内部インダクタンス１
３，正極側主コレクタ端子１５，主中間端子１６，正極
側制御ゲート端子１７，正極側制御エミッタ端子１８，
ＩＧＢＴモジュール２０，負極側ＩＧＢＴ２１，負極側
ＦＷＤ２２，負極側内部インダクタンス２３，負極側主
エミッタ端子２６，負極側制御ゲート端子２７，及び負
極側制御エミッタ端子２８の名称・用途・機能は、図１
１で既述の第２従来例回路の場合と同じであるから、こ
れらの説明は省略する。尚、図１の第１実施例回路で
は、このＩＧＢＴモジュール２０へ直流電力を供給する
直流電源２、正極側ＩＧＢＴ１１と負極側ＩＧＢＴ２１
へゲート信号を与える正極側ゲート駆動回路１４と負極
側ゲート駆動回路２４、及びスナバ抵抗３１とスナバダ
イオード３２とスナバコンデンサ３３で構成してＩＧＢ
Ｔモジュール２０に並列接続したスナバ回路３０を記載
している。尚、スナバ回路３０は一つの例であって、こ
れとは異なる構成のスナバ回路であっても差し支えない
ことは勿論である。
【００２９】本発明では、ツェナーダイオード（以下で
はＺＤと略記する）を相互に逆方向に直列接続した回
路、即ち正極側第１ＺＤ４１と正極側第２ＺＤ４２との
極性を逆にして直列接続した回路を、主中間端子１６
（即ち正極側ＩＧＢＴ１１の主エミッタ端子）と正極側
制御ゲート端子１７との間に接続し、同じく負極側第１
ＺＤ４３と負極側第２ＺＤ４４との極性を逆にして直列
接続した回路を、負極側主エミッタ端子２６と負極側制
御ゲート端子２７との間に接続する。
はＺＤと略記する）を相互に逆方向に直列接続した回
路、即ち正極側第１ＺＤ４１と正極側第２ＺＤ４２との
極性を逆にして直列接続した回路を、主中間端子１６
（即ち正極側ＩＧＢＴ１１の主エミッタ端子）と正極側
制御ゲート端子１７との間に接続し、同じく負極側第１
ＺＤ４３と負極側第２ＺＤ４４との極性を逆にして直列
接続した回路を、負極側主エミッタ端子２６と負極側制
御ゲート端子２７との間に接続する。
【００３０】図２は図１の第１実施例回路で負極側ＩＧ
ＢＴ２１がターンオフする際のサージ電圧の抑制動作を
説明する動作説明回路図である。負極側ＩＧＢＴ２１が
オン状態のときにはコレクタ電流ＩC が流れているが、
この負極側ＩＧＢＴ２１のターンオフ時の電流変化（−
dIC /dt ）によって、負極側内部インダクタンス２３に
は電圧ΔＶ23が誘起される。この誘起電圧ΔＶ23が負極
側主エミッタ端子２６と負極側制御ゲート端子２７の間
に接続した負極側第２ＺＤ４４のツェナー電圧Ｖ44を越
えると、負極側内部インダクタンス２３の誘起電圧ΔＶ
23を電源にして、負極側内部インダクタンス２３→負極
側第２ＺＤ４４→負極側第１ＺＤ４３→負極側ＩＧＢＴ
２１のゲート極→負極側ＩＧＢＴ２１のエミッタ極のル
ープ（点線で図示）で電流が流れる。この電流は負極側
ＩＧＢＴ２１のゲート極を充電するので当該負極側ＩＧ
ＢＴ２１は再度オンとなる。その結果、過大なサージ電
圧を発生させる電流変化（−dIC /dt ）が抑制され、こ
の電流変化（−dIC /dt ）の抑制で誘起電圧ΔＶ23が減
少する。この誘起電圧ΔＶ23が負極側第２ＺＤ４４のツ
ェナー電圧Ｖ44以下になれば、負極側ＩＧＢＴ２１の再
度のオンも終了して負極側ＩＧＢＴ２１は完全にターン
オフする。
ＢＴ２１がターンオフする際のサージ電圧の抑制動作を
説明する動作説明回路図である。負極側ＩＧＢＴ２１が
オン状態のときにはコレクタ電流ＩC が流れているが、
この負極側ＩＧＢＴ２１のターンオフ時の電流変化（−
dIC /dt ）によって、負極側内部インダクタンス２３に
は電圧ΔＶ23が誘起される。この誘起電圧ΔＶ23が負極
側主エミッタ端子２６と負極側制御ゲート端子２７の間
に接続した負極側第２ＺＤ４４のツェナー電圧Ｖ44を越
えると、負極側内部インダクタンス２３の誘起電圧ΔＶ
23を電源にして、負極側内部インダクタンス２３→負極
側第２ＺＤ４４→負極側第１ＺＤ４３→負極側ＩＧＢＴ
２１のゲート極→負極側ＩＧＢＴ２１のエミッタ極のル
ープ（点線で図示）で電流が流れる。この電流は負極側
ＩＧＢＴ２１のゲート極を充電するので当該負極側ＩＧ
ＢＴ２１は再度オンとなる。その結果、過大なサージ電
圧を発生させる電流変化（−dIC /dt ）が抑制され、こ
の電流変化（−dIC /dt ）の抑制で誘起電圧ΔＶ23が減
少する。この誘起電圧ΔＶ23が負極側第２ＺＤ４４のツ
ェナー電圧Ｖ44以下になれば、負極側ＩＧＢＴ２１の再
度のオンも終了して負極側ＩＧＢＴ２１は完全にターン
オフする。
【００３１】図３は図２の動作説明回路図で説明した本
発明の効果を表したグラフであって、横軸は時間を表
し、縦軸は電流又は電圧を表している。尚このグラフで
一点鎖線は本発明の結果のコレクタ電流ＩC であり、実
線は本発明の結果のコレクタ・エミッタ間電圧ＶCEであ
り、点線部分は本発明を適用しない場合のＩC とＶCEを
表している。この図３で明らかなように、コレクタ電流
ＩC が大きな電流変化で減少する途中で再度オンするた
めに、減少する電流の変化率が緩やかになり、これに対
応してコレクタ・エミッタ間電圧ＶCEのピーク値が抑制
されている。
発明の効果を表したグラフであって、横軸は時間を表
し、縦軸は電流又は電圧を表している。尚このグラフで
一点鎖線は本発明の結果のコレクタ電流ＩC であり、実
線は本発明の結果のコレクタ・エミッタ間電圧ＶCEであ
り、点線部分は本発明を適用しない場合のＩC とＶCEを
表している。この図３で明らかなように、コレクタ電流
ＩC が大きな電流変化で減少する途中で再度オンするた
めに、減少する電流の変化率が緩やかになり、これに対
応してコレクタ・エミッタ間電圧ＶCEのピーク値が抑制
されている。
【００３２】図４は図１の第１実施例回路で負極側ＩＧ
ＢＴ２１がターンオンする際のサージ電圧の抑制動作を
説明する動作説明回路図である。図５は図４の動作回路
説明図と等価な回路を表した等価回路図であって、負極
側ＩＧＢＴ２１のターンオン時であるから負極側第２Ｚ
Ｄ４４の図示は省略し、負極側ＩＧＢＴ２１は２１Ｃな
る負極側ＩＧＢＴ２１の入力容量ＣGEに対応するコンデ
ンサに置き換え、負極側内部インダクタンス２３は直流
起電力に置き換えている。
ＢＴ２１がターンオンする際のサージ電圧の抑制動作を
説明する動作説明回路図である。図５は図４の動作回路
説明図と等価な回路を表した等価回路図であって、負極
側ＩＧＢＴ２１のターンオン時であるから負極側第２Ｚ
Ｄ４４の図示は省略し、負極側ＩＧＢＴ２１は２１Ｃな
る負極側ＩＧＢＴ２１の入力容量ＣGEに対応するコンデ
ンサに置き換え、負極側内部インダクタンス２３は直流
起電力に置き換えている。
【００３３】図５の等価回路において、負極側ＩＧＢＴ
２１がターンオンする際に負極側内部インダクタンス２
３に電圧を誘起していると、下記の数４の関係が成立す
る。但しＶ43は負極側第１ＺＤ４３のツエナー電圧、Ｖ
GEは負極側ＩＧＢＴ２１のゲート電圧、ΔＶ23は負極側
内部インダクタンス２３の誘起電圧である。
２１がターンオンする際に負極側内部インダクタンス２
３に電圧を誘起していると、下記の数４の関係が成立す
る。但しＶ43は負極側第１ＺＤ４３のツエナー電圧、Ｖ
GEは負極側ＩＧＢＴ２１のゲート電圧、ΔＶ23は負極側
内部インダクタンス２３の誘起電圧である。
【００３４】
【数４】Ｖ43＝ＶGE＋ΔＶ23 ここでΔＶ23は、コレクタ電流ＩC の変化率（dIC /dt
）に負極側内部インダクタンス２３の値Ｌ23を乗じた
値である。この数４から明らかなように、負極側ＩＧＢ
Ｔ２１のターンオン時に当該負極側ＩＧＢＴ２１に印加
されるゲート電圧ＶGEは、負極側第１ＺＤ４３のツエナ
ー電圧Ｖ43と、負極側内部インダクタンス２３の誘起電
圧ΔＶ23で制約される。その制約は次のとおりである。
）に負極側内部インダクタンス２３の値Ｌ23を乗じた
値である。この数４から明らかなように、負極側ＩＧＢ
Ｔ２１のターンオン時に当該負極側ＩＧＢＴ２１に印加
されるゲート電圧ＶGEは、負極側第１ＺＤ４３のツエナ
ー電圧Ｖ43と、負極側内部インダクタンス２３の誘起電
圧ΔＶ23で制約される。その制約は次のとおりである。
【００３５】ａ）負極側第１ＺＤ４３のツエナー電圧Ｖ
43が大の場合は、ゲート電圧ＶGEが増加する。従ってコ
レクタ電流ＩC の変化率（dIC /dt ）も増加する。 ｂ）負極側第１ＺＤ４３のツエナー電圧Ｖ43が小の場合
は、ゲート電圧ＶGEが抑制される。従ってコレクタ電流
ＩC の変化率（dIC /dt ）も抑制される。 上述の関係から、負極側ＩＧＢＴ２１のターンオン時に
はゲート電圧ＶGEを低減してコレクタ電流ＩC の変化率
（dIC /dt ）を抑制させればよい。負極側ＩＧＢＴ２１
がターンオンする時のコレクタ電流ＩC の変化率（dIC
/dt ）と、対向するアームのＦＷＤの電流減少率（−dI
12/dt ）とは同じである。ＦＷＤの電流減少率（−dI12
/dt ）が抑制されれば逆回復時の電流変化率も抑制でき
る。その結果、ＦＷＤ逆回復時のサージ電圧を低減する
ことができる。
43が大の場合は、ゲート電圧ＶGEが増加する。従ってコ
レクタ電流ＩC の変化率（dIC /dt ）も増加する。 ｂ）負極側第１ＺＤ４３のツエナー電圧Ｖ43が小の場合
は、ゲート電圧ＶGEが抑制される。従ってコレクタ電流
ＩC の変化率（dIC /dt ）も抑制される。 上述の関係から、負極側ＩＧＢＴ２１のターンオン時に
はゲート電圧ＶGEを低減してコレクタ電流ＩC の変化率
（dIC /dt ）を抑制させればよい。負極側ＩＧＢＴ２１
がターンオンする時のコレクタ電流ＩC の変化率（dIC
/dt ）と、対向するアームのＦＷＤの電流減少率（−dI
12/dt ）とは同じである。ＦＷＤの電流減少率（−dI12
/dt ）が抑制されれば逆回復時の電流変化率も抑制でき
る。その結果、ＦＷＤ逆回復時のサージ電圧を低減する
ことができる。
【００３６】図６は本発明の第２実施例を表した回路図
であるが、この図６の第２実施例回路の各部の名称・用
途・機能は、すべて図１で既述の第１実施例回路の場合
と同じである。よって動作説明は省略する。図６の第２
実施例回路が図１の第１実施例回路と異なる点は、正極
側ＩＧＢＴ１１の主中間端子１６と正極側制御ゲート端
子１７との間に接続する正極側第１ＺＤ４１と正極側第
２ＺＤ４２との逆直列回路と、負極側ＩＧＢＴ２１の負
極側主エミッタ端子２６と負極側制御ゲート端子２７と
の間に接続する負極側第１ＺＤ４３と負極側第２ＺＤ４
４との逆直列回路を、いずれもスナバ回路３４に収納し
ていることである。このような構成にすることで、サー
ジ電圧抑制用の機能部品が一括されるので結線が容易に
なるし、結線ミスも回避できる。尚、スナバ抵抗３１は
スナバコンデンサ３３へ吸収したエネルギーを消費する
際に温度が上昇するので、スナバ回路とは分離して配置
することが多い。
であるが、この図６の第２実施例回路の各部の名称・用
途・機能は、すべて図１で既述の第１実施例回路の場合
と同じである。よって動作説明は省略する。図６の第２
実施例回路が図１の第１実施例回路と異なる点は、正極
側ＩＧＢＴ１１の主中間端子１６と正極側制御ゲート端
子１７との間に接続する正極側第１ＺＤ４１と正極側第
２ＺＤ４２との逆直列回路と、負極側ＩＧＢＴ２１の負
極側主エミッタ端子２６と負極側制御ゲート端子２７と
の間に接続する負極側第１ＺＤ４３と負極側第２ＺＤ４
４との逆直列回路を、いずれもスナバ回路３４に収納し
ていることである。このような構成にすることで、サー
ジ電圧抑制用の機能部品が一括されるので結線が容易に
なるし、結線ミスも回避できる。尚、スナバ抵抗３１は
スナバコンデンサ３３へ吸収したエネルギーを消費する
際に温度が上昇するので、スナバ回路とは分離して配置
することが多い。
【００３７】図７は本発明の第３実施例を表した回路図
であるが、この図７の第３実施例回路の各部の名称・用
途・機能は、すべて図１で既述の第１実施例回路の場合
と同じである。よって動作説明は省略する。図７の第３
実施例回路が図１の第１実施例回路と異なる点は、正極
側ＩＧＢＴ１１の主中間端子１６と正極側制御ゲート端
子１７との間に接続する正極側第１ＺＤ４１と正極側第
２ＺＤ４２との逆直列回路と、負極側ＩＧＢＴ２１の負
極側主エミッタ端子２６と負極側制御ゲート端子２７と
の間に接続する負極側第１ＺＤ４３と負極側第２ＺＤ４
４との逆直列回路を、いずれもＩＧＢＴモジュール４０
の内部に収納していることであるが、このような構成に
することで得られる効果は図１の第１実施例回路の場合
と同じである。又、正極側第２ＺＤ４２のカソード極を
主中間端子１６に近い位置に接続するか、それとも正極
側ＩＧＢＴ１１のエミッタ極に近い位置に接続するか
で、正極側内部インダクタンス１３の値Ｌ 13を調整でき
る。同様に、負極側第２ＺＤ４４のカソード極の接続位
置で負極側内部インダクタンス２３の値Ｌ23を調整でき
る。
であるが、この図７の第３実施例回路の各部の名称・用
途・機能は、すべて図１で既述の第１実施例回路の場合
と同じである。よって動作説明は省略する。図７の第３
実施例回路が図１の第１実施例回路と異なる点は、正極
側ＩＧＢＴ１１の主中間端子１６と正極側制御ゲート端
子１７との間に接続する正極側第１ＺＤ４１と正極側第
２ＺＤ４２との逆直列回路と、負極側ＩＧＢＴ２１の負
極側主エミッタ端子２６と負極側制御ゲート端子２７と
の間に接続する負極側第１ＺＤ４３と負極側第２ＺＤ４
４との逆直列回路を、いずれもＩＧＢＴモジュール４０
の内部に収納していることであるが、このような構成に
することで得られる効果は図１の第１実施例回路の場合
と同じである。又、正極側第２ＺＤ４２のカソード極を
主中間端子１６に近い位置に接続するか、それとも正極
側ＩＧＢＴ１１のエミッタ極に近い位置に接続するか
で、正極側内部インダクタンス１３の値Ｌ 13を調整でき
る。同様に、負極側第２ＺＤ４４のカソード極の接続位
置で負極側内部インダクタンス２３の値Ｌ23を調整でき
る。
【００３８】図８は本発明の第４実施例を表した回路図
であって、図１１の第２従来例回路の負極側ＩＧＢＴ２
１に対応する部分を図示しており、負極側第２ＺＤ４４
のカソード極にスイッチ５３を接続し、このスイッチ５
３の他方の端子を負極側主エミッタ端子２６に接続し、
負極側第２ＺＤ４４のアノード極を負極側制御ゲート端
子２７に接続する。更に負極側ＩＧＢＴ２１のコレクタ
極に過電流検出手段としての電圧監視ダイオード５１
と、電圧監視ダイオード５１の出力で動作する故障判別
回路５２を設け、前記のスイッチ５３を故障判別回路５
２の出力信号でオン・オフさせる構成にしている。
であって、図１１の第２従来例回路の負極側ＩＧＢＴ２
１に対応する部分を図示しており、負極側第２ＺＤ４４
のカソード極にスイッチ５３を接続し、このスイッチ５
３の他方の端子を負極側主エミッタ端子２６に接続し、
負極側第２ＺＤ４４のアノード極を負極側制御ゲート端
子２７に接続する。更に負極側ＩＧＢＴ２１のコレクタ
極に過電流検出手段としての電圧監視ダイオード５１
と、電圧監視ダイオード５１の出力で動作する故障判別
回路５２を設け、前記のスイッチ５３を故障判別回路５
２の出力信号でオン・オフさせる構成にしている。
【００３９】図９は図８の第４実施例回路の動作を説明
するタイムチャートであって、図９は負極側ＩＧＢＴ
２１のコレクタ・エミッタ間電圧ＶCEの変化、図９は
故障判別回路５２の出力信号の変化、図９は負極側Ｉ
ＧＢＴ２１に与えられるオフ指令信号の変化、図９は
負極側ＩＧＢＴ２１のコレクタ電流ＩC の変化を、それ
ぞれが表している。これらの図８，図９とで第４実施例
回路の動作を以下に説明する。
するタイムチャートであって、図９は負極側ＩＧＢＴ
２１のコレクタ・エミッタ間電圧ＶCEの変化、図９は
故障判別回路５２の出力信号の変化、図９は負極側Ｉ
ＧＢＴ２１に与えられるオフ指令信号の変化、図９は
負極側ＩＧＢＴ２１のコレクタ電流ＩC の変化を、それ
ぞれが表している。これらの図８，図９とで第４実施例
回路の動作を以下に説明する。
【００４０】負極側ＩＧＢＴ２１がオンしているとき
に、例えば対向アームの正極側ＩＧＢＴ１１が誤オンす
ると、直流電源２は正極側ＩＧＢＴ１１と負極側ＩＧＢ
Ｔ２１とで短絡されてしまう（図１参照）。所謂アーム
短絡である。このアーム短絡でコレクタ電流ＩC が過大
になるとコレクタ・エミッタ間電圧ＶCEも増大する。故
障判別回路５２は、電圧監視ダイオード５１を介してコ
レクタ・エミッタ間電圧ＶCEを常時監視しており、この
電圧ＶCEが故障レベルを越えたｔ0 時点で（図９参
照）、障判別回路５２は短絡故障と判断してスイッチ５
３へ閉路信号を与えるが、これと同時に、図示していな
い制御装置へも異常信号を出力する（図９参照）。制
御装置はこの異常信号を受けて負極側ＩＧＢＴ２１へオ
フ信号を出力（図９参照）して、コレクタ電流ＩC を
遮断するのであるが、このときスイッチ５３はオンして
いて、負極側ＩＧＢＴ２１の負極側主エミッタ端子２６
と負極側制御ゲート端子２７とは負極側第２ＺＤ４４を
介して結合されている。即ち図２で既述したように、Ｉ
ＧＢＴがターンオフする際のサージ電圧抑制動作がなさ
れるので、過大なコレクタ電流ＩC を遮断する場合で
も、半導体素子を破壊させるような高いサージ電圧が発
生するのを抑制できる。
に、例えば対向アームの正極側ＩＧＢＴ１１が誤オンす
ると、直流電源２は正極側ＩＧＢＴ１１と負極側ＩＧＢ
Ｔ２１とで短絡されてしまう（図１参照）。所謂アーム
短絡である。このアーム短絡でコレクタ電流ＩC が過大
になるとコレクタ・エミッタ間電圧ＶCEも増大する。故
障判別回路５２は、電圧監視ダイオード５１を介してコ
レクタ・エミッタ間電圧ＶCEを常時監視しており、この
電圧ＶCEが故障レベルを越えたｔ0 時点で（図９参
照）、障判別回路５２は短絡故障と判断してスイッチ５
３へ閉路信号を与えるが、これと同時に、図示していな
い制御装置へも異常信号を出力する（図９参照）。制
御装置はこの異常信号を受けて負極側ＩＧＢＴ２１へオ
フ信号を出力（図９参照）して、コレクタ電流ＩC を
遮断するのであるが、このときスイッチ５３はオンして
いて、負極側ＩＧＢＴ２１の負極側主エミッタ端子２６
と負極側制御ゲート端子２７とは負極側第２ＺＤ４４を
介して結合されている。即ち図２で既述したように、Ｉ
ＧＢＴがターンオフする際のサージ電圧抑制動作がなさ
れるので、過大なコレクタ電流ＩC を遮断する場合で
も、半導体素子を破壊させるような高いサージ電圧が発
生するのを抑制できる。
【００４１】
【発明の効果】ＩＧＢＴを電力変換装置に使用すると、
このＩＧＢＴの動作が高速であることから、ターンオフ
時の大きな電流減少率が原因で過大なサージ電圧が発生
し、ターンオン時にはこのＩＧＢＴに対向するアームの
ＦＷＤ逆回復時に高いサージ電圧を発生し、電力変換装
置を構成する各半導体素子を破壊させる恐れがある。
このＩＧＢＴの動作が高速であることから、ターンオフ
時の大きな電流減少率が原因で過大なサージ電圧が発生
し、ターンオン時にはこのＩＧＢＴに対向するアームの
ＦＷＤ逆回復時に高いサージ電圧を発生し、電力変換装
置を構成する各半導体素子を破壊させる恐れがある。
【００４２】本発明では、ＩＧＢＴの主エミッタ端子と
制御ゲート端子との間に、ツエナーダイオードを相互に
逆極性で直列接続した逆直列回路を挿入する。ＩＧＢＴ
のターンオフ時のコレクタ電流ＩC の変化率が過大にな
ると、ＩＧＢＴの主エミッタ端子側にカソード極を接続
しているツエナーダイオードの動作で当該ＩＧＢＴを再
度オンにして、コレクタ電流ＩC の変化率を緩和させる
ことにより、サージ電圧を抑制する。一方、ＩＧＢＴの
ターンオン時のコレクタ電流ＩC の変化率が過大になる
と、ＩＧＢＴの制御ゲート端子側にカソード極を接続し
ているツエナーダイオードの動作で当該ＩＧＢＴのゲー
ト電圧ＶGEを低下させて、コレクタ電流ＩC の変化率を
緩和させることにより、対向アームのＦＷＤ逆回復時に
発生するサージ電圧を抑制する。
制御ゲート端子との間に、ツエナーダイオードを相互に
逆極性で直列接続した逆直列回路を挿入する。ＩＧＢＴ
のターンオフ時のコレクタ電流ＩC の変化率が過大にな
ると、ＩＧＢＴの主エミッタ端子側にカソード極を接続
しているツエナーダイオードの動作で当該ＩＧＢＴを再
度オンにして、コレクタ電流ＩC の変化率を緩和させる
ことにより、サージ電圧を抑制する。一方、ＩＧＢＴの
ターンオン時のコレクタ電流ＩC の変化率が過大になる
と、ＩＧＢＴの制御ゲート端子側にカソード極を接続し
ているツエナーダイオードの動作で当該ＩＧＢＴのゲー
ト電圧ＶGEを低下させて、コレクタ電流ＩC の変化率を
緩和させることにより、対向アームのＦＷＤ逆回復時に
発生するサージ電圧を抑制する。
【００４３】よって本発明の請求項１によれば、いくつ
かのツエナーダイオードをＩＧＢＴに追加することで、
容易に且つ確実にサージ電圧を抑制できる効果が得られ
るし、高速動作するＩＧＢＴの性能を充分に発揮させる
こともできる。本発明の請求項２によれば、前述した追
加のツエナーダイオードをスナバ回路内に収納するの
で、サージ電圧抑制用の部品を一括して纏めることがで
きるので、装置の小形化と、取付け・配線の誤りを回避
出来る効果が得られる。
かのツエナーダイオードをＩＧＢＴに追加することで、
容易に且つ確実にサージ電圧を抑制できる効果が得られ
るし、高速動作するＩＧＢＴの性能を充分に発揮させる
こともできる。本発明の請求項２によれば、前述した追
加のツエナーダイオードをスナバ回路内に収納するの
で、サージ電圧抑制用の部品を一括して纏めることがで
きるので、装置の小形化と、取付け・配線の誤りを回避
出来る効果が得られる。
【００４４】本発明の請求項３によれば、前述した追加
のツエナーダイオードをＩＧＢＴモジュール内部に収納
しているので、電力変換装置の構成部品の点数を減らせ
るし、内蔵したツエナーダイオードの接続位置を変える
ことで、ＩＧＢＴモジュールの内部インダクタンスを所
望値に調整できる効果も得られる。本発明の請求項４に
よれば、アーム短絡のような過大なコレクタ電流ＩC が
流れた場合でも、この短絡電流をＩＧＢＴのターンオフ
動作で遮断する際に発生するサージ電圧を抑制できるの
で、半導体素子の破損を心配せずに過大電流を手段でき
る効果が得られる。
のツエナーダイオードをＩＧＢＴモジュール内部に収納
しているので、電力変換装置の構成部品の点数を減らせ
るし、内蔵したツエナーダイオードの接続位置を変える
ことで、ＩＧＢＴモジュールの内部インダクタンスを所
望値に調整できる効果も得られる。本発明の請求項４に
よれば、アーム短絡のような過大なコレクタ電流ＩC が
流れた場合でも、この短絡電流をＩＧＢＴのターンオフ
動作で遮断する際に発生するサージ電圧を抑制できるの
で、半導体素子の破損を心配せずに過大電流を手段でき
る効果が得られる。
【図１】本発明の第１実施例を表した回路図
【図２】図１の第１実施例回路で負極側ＩＧＢＴ２１が
ターンオフする際のサージ電圧の抑制動作を説明する動
作説明回路図
ターンオフする際のサージ電圧の抑制動作を説明する動
作説明回路図
【図３】図２の動作説明回路図で説明した本発明の効果
を表したグラフ
を表したグラフ
【図４】図１の第１実施例回路で負極側ＩＧＢＴ２１が
ターンオンする際のサージ電圧の抑制動作を説明する動
作説明回路図
ターンオンする際のサージ電圧の抑制動作を説明する動
作説明回路図
【図５】図４の動作回路説明図と等価な回路を表した等
価回路図
価回路図
【図６】本発明の第２実施例を表した回路図
【図７】本発明の第３実施例を表した回路図
【図８】本発明の第４実施例を表した回路図
【図９】図８の第４実施例回路の動作を説明するタイム
チャート
チャート
【図１０】ＩＧＢＴを電力変換装置用に構成したＩＧＢ
Ｔモジュールの第１従来例を示した回路図
Ｔモジュールの第１従来例を示した回路図
【図１１】ＩＧＢＴを電力変換装置用に構成したＩＧＢ
Ｔモジュールの第２従来例を示した回路図
Ｔモジュールの第２従来例を示した回路図
【図１２】図１１で既述のＩＧＢＴモジュール２０を使
った電力変換装置の例を示した回路図
った電力変換装置の例を示した回路図
【図１３】図１２の３相インバータが電力変換する際の
動作を説明する回路図
動作を説明する回路図
【図１４】図１３で図示の電力変換動作説明回路が動作
する際の各部の波形を示した動作波形図
する際の各部の波形を示した動作波形図
【図１５】図１３に図示の負極側ＩＧＢＴ２１がターン
オフする際のコレクタ電流ＩC とコレクタ・エミッタ間
電圧ＶCEの変化を示したグラフ
オフする際のコレクタ電流ＩC とコレクタ・エミッタ間
電圧ＶCEの変化を示したグラフ
【図１６】図１３に図示の負極側ＩＧＢＴ２１がターン
オンする際の正極側ＦＷＤ１２の電流Ｉ12と電圧Ｖ12の
変化を示したグラフ
オンする際の正極側ＦＷＤ１２の電流Ｉ12と電圧Ｖ12の
変化を示したグラフ
【図１７】ＩＧＢＴがターンオフする際の電流・電圧軌
跡を示したグラフ
跡を示したグラフ
【図１８】ＩＧＢＴの出力特性を示したグラフ
２ 直流電源 １０，２０，４０ ＩＧＢＴモジュール １１ 正極側ＩＧＢＴ １２ 正極側ＦＷＤ １３ 正極側内部インダクタンス １４ 正極側ゲート駆動回路 １５ 正極側主コレクタ端子 １６ 主中間端子 １７ 正極側制御ゲート端子 １８ 正極側制御エミッタ端子 ２１ 負極側ＩＧＢＴ ２１Ｃ 負極側ＩＧＢＴの入力容量 ２２ 負極側ＦＷＤ ２３ 負極側内部インダクタンス ２３Ｄ 直流起電力 ２４ 負極側ゲート駆動回路 ２６ 負極側主エミッタ端子 ２７ 負極側制御ゲート端子 ２８ 負極側制御エミッタ端子 ３０，３４ スナバ回路 ３１ スナバ抵抗 ３２ スナバダイオード ３３ スナバコンデンサ ４１ 正極側第１ＺＤ ４２ 正極側第２ＺＤ ４３ 負極側第１ＺＤ ４４ 負極側第２ＺＤ ５１ 過電流検出手段としての電圧監視ダイオード ５２ 故障判別回路 ５３ スイッチ ６０ 負荷 ６１ 主回路配線インダクタンス ６２ スナバ回路配線インダクタンス ＩC コレクタ電流 ＥD 直流電源電圧 ＶCE コレクタ・エミッタ間電圧 ＶGE ゲート電圧 ΔＶ23 誘起電圧 Ｖ43 ツエナー電圧 Ｖ44 ツェナー電圧
Claims (4)
- 【請求項１】絶縁ゲートバイポーラトランジスタとダイ
オードとの逆並列接続でなるスイッチング回路の１組を
ケースに封入し、又は前記スイッチング回路の２組を直
列接続してケースに封入し、このケースの表面に主回路
用コレクタ端子，主回路用エミッタ端子，制御用ゲート
端子，及び制御用エミッタ端子を備えてＩＧＢＴモジュ
ールを構成し、このＩＧＢＴモジュールに並列にスナバ
回路を接続している装置において、 複数のツェナーダイオードを相互に逆方向に直列接続
し、このツェナーダイオード逆直列回路を前記ＩＧＢＴ
モジュールの制御用ゲート端子と主回路用エミッタ端子
との間に接続することを特徴とするＩＧＢＴのサージ電
圧抑制回路。 - 【請求項２】請求項１に記載のＩＧＢＴのサージ電圧抑
制回路において、前記制御用ゲート端子と主回路用エミ
ッタ端子との間に接続した前記ツェナーダイオード逆直
列回路を、前記スナバ回路の内部に収納することを特徴
とするＩＧＢＴのサージ電圧抑制回路。 - 【請求項３】請求項１に記載のＩＧＢＴのサージ電圧抑
制回路において、前記制御用ゲート端子と主回路用エミ
ッタ端子との間に接続した前記ツェナーダイオード逆直
列回路を、前記ＩＧＢＴモジュールの内部に収納するこ
とを特徴とするＩＧＢＴのサージ電圧抑制回路。 - 【請求項４】絶縁ゲートバイポーラトランジスタとダイ
オードとの逆並列接続でなるスイッチング回路の１組を
ケースに封入し、又は前記スイッチング回路の２組を直
列接続してケースに封入し、このケースの表面に主回路
用コレクタ端子，主回路用エミッタ端子，制御用ゲート
端子，及び制御用エミッタ端子を備えているＩＧＢＴモ
ジュールにおいて、 ツェナーダイオードとスイッチとの直列接続回路を前記
ＩＧＢＴモジュールの制御用ゲート端子と主回路用エミ
ッタ端子との間に接続し、当該ＩＧＢＴモジュールに過
電流が流れたことを検出する過電流検出手段を設け、過
電流を検出すれば前記絶縁ゲートバイポーラトランジス
タへオフ信号を与えると共に、常時は開路している前記
スイッチを閉路させることを特徴とするＩＧＢＴの過電
流遮断回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24077193A JPH0799429A (ja) | 1993-09-28 | 1993-09-28 | Ｉｇｂｔのサージ電圧抑制回路と過電流遮断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24077193A JPH0799429A (ja) | 1993-09-28 | 1993-09-28 | Ｉｇｂｔのサージ電圧抑制回路と過電流遮断回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0799429A true JPH0799429A (ja) | 1995-04-11 |
Family
ID=17064472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24077193A Pending JPH0799429A (ja) | 1993-09-28 | 1993-09-28 | Ｉｇｂｔのサージ電圧抑制回路と過電流遮断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799429A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1155936A (ja) * | 1997-07-29 | 1999-02-26 | Mitsubishi Electric Corp | 絶縁ゲートトランジスタの駆動回路 |
| JP2002524010A (ja) * | 1998-08-12 | 2002-07-30 | ダイムラークライスラー・アクチェンゲゼルシャフト | 電圧−チャージ制御電力半導体デバイスを制御する装置 |
| KR20030082885A (ko) * | 2002-04-16 | 2003-10-23 | 미쓰비시덴키 가부시키가이샤 | 전력용 반도체장치 |
| JP2005341635A (ja) * | 2004-05-24 | 2005-12-08 | Nippon Inter Electronics Corp | スナバ回路 |
| JP2008043003A (ja) * | 2006-08-03 | 2008-02-21 | Fuji Electric Systems Co Ltd | 電圧駆動型半導体素子のゲート駆動装置 |
| JP2010124627A (ja) * | 2008-11-20 | 2010-06-03 | Toshiba Mitsubishi-Electric Industrial System Corp | ゲート回路 |
| JP2010136089A (ja) * | 2008-12-04 | 2010-06-17 | Fuji Electric Systems Co Ltd | Ｉｇｂｔのサージ電圧抑制回路 |
| JP2012004870A (ja) * | 2010-06-17 | 2012-01-05 | Nippon Telegr & Teleph Corp <Ntt> | 遮断装置 |
| US8928368B2 (en) | 2010-11-17 | 2015-01-06 | Fuji Electric Co., Ltd. | Gate driving circuit |
| CN104377943A (zh) * | 2014-12-12 | 2015-02-25 | 中国电建集团中南勘测设计研究院有限公司 | 一种igbt串联均压电路 |
| JP2018088772A (ja) * | 2016-11-29 | 2018-06-07 | トヨタ自動車株式会社 | スイッチングモジュール |
| KR102039888B1 (ko) * | 2018-07-27 | 2019-11-04 | (주)신아이엔지 | 전원 절체 스위치 |
-
1993
- 1993-09-28 JP JP24077193A patent/JPH0799429A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1155936A (ja) * | 1997-07-29 | 1999-02-26 | Mitsubishi Electric Corp | 絶縁ゲートトランジスタの駆動回路 |
| JP2002524010A (ja) * | 1998-08-12 | 2002-07-30 | ダイムラークライスラー・アクチェンゲゼルシャフト | 電圧−チャージ制御電力半導体デバイスを制御する装置 |
| KR20030082885A (ko) * | 2002-04-16 | 2003-10-23 | 미쓰비시덴키 가부시키가이샤 | 전력용 반도체장치 |
| JP2005341635A (ja) * | 2004-05-24 | 2005-12-08 | Nippon Inter Electronics Corp | スナバ回路 |
| JP2008043003A (ja) * | 2006-08-03 | 2008-02-21 | Fuji Electric Systems Co Ltd | 電圧駆動型半導体素子のゲート駆動装置 |
| JP2010124627A (ja) * | 2008-11-20 | 2010-06-03 | Toshiba Mitsubishi-Electric Industrial System Corp | ゲート回路 |
| JP2010136089A (ja) * | 2008-12-04 | 2010-06-17 | Fuji Electric Systems Co Ltd | Ｉｇｂｔのサージ電圧抑制回路 |
| JP2012004870A (ja) * | 2010-06-17 | 2012-01-05 | Nippon Telegr & Teleph Corp <Ntt> | 遮断装置 |
| US8928368B2 (en) | 2010-11-17 | 2015-01-06 | Fuji Electric Co., Ltd. | Gate driving circuit |
| CN104377943A (zh) * | 2014-12-12 | 2015-02-25 | 中国电建集团中南勘测设计研究院有限公司 | 一种igbt串联均压电路 |
| JP2018088772A (ja) * | 2016-11-29 | 2018-06-07 | トヨタ自動車株式会社 | スイッチングモジュール |
| KR102039888B1 (ko) * | 2018-07-27 | 2019-11-04 | (주)신아이엔지 | 전원 절체 스위치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6744644B2 (en) | Soft-start of DC link capacitors for power electronics and drive systems | |
| US6069809A (en) | Resonant inverter apparatus | |
| JP3339311B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP5369922B2 (ja) | ３レベル電力変換装置 | |
| JP2000197371A (ja) | インバ―タ装置 | |
| JP2003052178A (ja) | ３レベルインバータ装置 | |
| JP2018520625A (ja) | 電力コンバータの物理的トポロジー | |
| JPH10327585A (ja) | 電力変換装置 | |
| JPH03107328A (ja) | 電力変換装置のスナバ回路 | |
| JP2009011013A (ja) | 電力変換装置 | |
| JP2007028711A (ja) | 半導体素子のゲート駆動回路 | |
| JPH0799429A (ja) | Ｉｇｂｔのサージ電圧抑制回路と過電流遮断回路 | |
| JP2014117112A (ja) | 半導体制御装置及び電力変換装置 | |
| US7248093B2 (en) | Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies | |
| JP5382535B2 (ja) | ゲート駆動回路の電源装置 | |
| JP5298557B2 (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JP4506276B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| US11404953B2 (en) | Drive circuit for power semiconductor element and power semiconductor module employing the same | |
| WO2023062745A1 (ja) | 電力用半導体素子の駆動回路、電力用半導体モジュール、および電力変換装置 | |
| CN115085514A (zh) | 一种智能功率模块 | |
| US20140091738A1 (en) | Inverter Circuit having Switching Means Operating with Linear Operation | |
| JP2007252020A (ja) | 電力変換装置 | |
| JP2000197343A (ja) | 半導体素子のゲート制御方法 | |
| JPH0947013A (ja) | スナバ回路及びそれを用いた電力変換装置 | |
| CN221862701U (zh) | 一种高效能自适应斩波调压全桥逆变电路 |