JPH079880B2 - 薄膜半導体素子の形成方法 - Google Patents

薄膜半導体素子の形成方法

Info

Publication number
JPH079880B2
JPH079880B2 JP60043002A JP4300285A JPH079880B2 JP H079880 B2 JPH079880 B2 JP H079880B2 JP 60043002 A JP60043002 A JP 60043002A JP 4300285 A JP4300285 A JP 4300285A JP H079880 B2 JPH079880 B2 JP H079880B2
Authority
JP
Japan
Prior art keywords
thin film
silicon
island
film semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60043002A
Other languages
English (en)
Other versions
JPS61202418A (ja
Inventor
秋男 三村
正幸 大林
義和 細川
昌弘 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60043002A priority Critical patent/JPH079880B2/ja
Publication of JPS61202418A publication Critical patent/JPS61202418A/ja
Publication of JPH079880B2 publication Critical patent/JPH079880B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は薄膜半導体素子に係り、特に液晶デイスプレイ
やLSIに使用されるSOI素子として好適な薄膜半導体素子
の改良に関する。
〔発明の背景〕 絶縁基板上に半導体集積回路素子を形成すると、配線と
基板との容量が無視でき、高速素子とすることができ
る。また、例えば結晶面が（100）のシリコン膜を引張
応力を加えると、電子移動度が増し、更に高速素子とす
ることが知られている。一方、絶縁板として、石英など
の透明基板を用い、薄膜トランジスタマトリツクスを形
成し、液晶表示素子としたものが開発されている。この
ような品質の良い高速の集積回路や塩晶表示素子を形成
するには、絶縁基板上に単結晶の半導体層を形成する必
要がある。
第２図は絶縁基板上に単結晶半導体層を形成する従来例
を示す。石英基板１の上に気相化学反応で多結晶シリコ
ン層２を厚さ0.5μｍに形成する。この上にSiO2膜３を
保護膜として形成して後、更に３の上部で約2000℃に加
熱した線状ヒータ４を移動させる。その他レーザ加熱に
よる場合もある（エレクトロ・ケミカル・ソサイエテイ
83年学会予稿集502〜503頁）。この加熱によつて、多結
晶のシリコン層２は熔融再結晶化して結晶面が（100）
の単結晶膜となる。この過程で、シリコンは融点（約14
20℃）から冷却されるが、熱膨張係数が石英基板１より
約１桁大きいため、冷却後にシリコン膜には大きな引張
り応力が働くことになる。結晶化の後、SiO2膜３を除去
し、バルクシリコン基板と同様のプロセスでMOSFET素子
を形成していく。
第３図は、単体のMOSFETの一例を示す。まず、再結晶化
後、再結晶化した領域から素子形成に使うシリコン島５
を分離する。シリコン島５にゲート酸化膜を形成し、ゲ
ート電極７を形成した後ソース、ドレインを拡散し、ソ
ース及びドレインにコンタクトホール8,9を形成しソー
ス電極10、ドレイン電極11を形成する。このような単体
の単純な形状の素子は、バルクシリコン基板と同様に形
成することができ、シリコン島５に引張り応力が働いて
いること、また配線−基板間の容量がなくなることか
ら、高速素子が可能となる。
ところが、回路構成に必要な複雑な形状の素子を形成し
た場合、薄膜半導体素子特有の問題が発生する。
第４図はＥ−Ｅ型インバータの一例を示す。この素子は
負荷MOS12と駆動MOS13で構成されており、負荷MOS12の
ドレイン電極14、ゲート電極15、駆動MOS13のゲート電
極16、ソース電極17、出力電極18で構成されており、素
子を小型化するために、負荷MOS12のソースと駆動MOS13
のドレインは共通として形成する。このためシリコン島
19は、逆Ｔ型となる。このような形状のシリコン島を使
う場合には次に述べるような問題点が発生する。
第５図は第４図と同等のシリコン島19を示している。例
えば長方形のシリコンを結晶化した後に図示した様に逆
Ｔ字型に加工して切り出し、MOS素子形成プロセスを経
ると、図中に示すようなクラツク20が発生する。これ
は、MOS素子形成プロセスの熱処理で、シリコンと石英
基板の熱膨張係数が約１桁異なることに起因する。例え
ば、素子形成過程でゲート酸化膜形成などの熱処理を加
えた場合、冷却後シリコン膜には引張り応力が働く。シ
リコン島の形状が第３図に示した如き単純な長方形の場
合、応力が働いてもクラツクが発生することはない。し
かし、第５図に示した如き逆Ｔ字型の形状の場合、幅寸
法が急変する鉤形に曲つたコーナ部分に素子形成過程で
熱収縮に伴なう応力が集中し、当該部分からクラツクが
発生してしまう。シリコン島にクラツクが発生してしま
うと、該シリコン島に形成した素子は正常に動作しなく
なり、リーク電流が発生したり、回路遮断をきたしてし
まう問題を生じてしまうのである。したがつて、多数の
複雑な形状の素子から構成される回路の歩留りは低下し
てしまう。
この点、上記した逆Ｔ字型のシリコン島を、第６図に示
す如く、二つの長方形のシリコン島19A,19Bに分離して
インバータを形成することも考えられるが、自荷MOS12
のソースと、駆動MOS13のドレインとの間を配線で連結
する（コンタクトホール21）ことが必要となり、このス
ペースのため集積度が落ちてしまう。
〔発明の目的〕
本発明は、上記従来の問題点に着目し、集積度を高く保
持しつつクラツクが生じるおそれのない高速薄膜半導体
素子の形成方法を提供することを目的とする。
〔発明の概要〕
上記の目的を達成するために、本発明に係る薄膜半導体
素子の形成方法は、絶縁基板上に多結晶薄膜半導体層を
形成した後、熱処理を経て単結晶化し、ここから分離し
た単結晶半導体島を用いる薄膜半導体素子の形成方法に
おいて、前記単結晶半導体島の分離形成時に幅寸法変化
部であるコーナ部を円弧の形状にし、この円弧の半径寸
法を前記半導体島の全体サイズの10％前後となすように
構成したものである。
斯かる構成により、再結晶化のために熱処理した時の単
結晶半導体島と基板との熱膨張係数の差に基づく応力
や、素子形成工程の熱処理で発生する応力が幅寸法変化
部に集中する、いわゆる応力集中が避けられ、この特定
箇所でのクラツク発生を防止して薄膜半導体素子を形成
できるのである。この結果、集積度を低下させることな
く、品質の向上と歩留り向上を図ることができる。
〔発明の実施例〕
以下に、本発明に係る薄膜半導体素子の実施例を図面を
参照して詳細に説明する。
第１図は、第４〜５図に示したＥ−Ｅ型インバータに用
いられると同じ形状のシリコン島19を有する薄膜半導体
素子に対し本発明を適用した例である。このシリコン島
19は、インバータを負荷MOSのソースと駆動MOSのドレイ
ンとが共通する構成としているため、全体として逆Ｔ字
型の形状とされ、石英基板上に形成するものである。し
たがつて、当該シリコン島19は負荷MOS側の幅寸法L
1と、駆動MOS側の幅寸法L2とが異なつて形成され、寸法
が急変するコーナ部ができるが、本実施例はこのシリコ
ン島19のコーナ部に一定の曲率の円弧部22を設ける。ま
ず任意形状の多結晶シリコン領域を熱処理して再結晶化
させ、次に不要部を除去して図示した形状の円弧部22を
持つ単結晶シリコン島19を形成するものである。
すなわち、石英基板上に多結晶シリコン膜を気相化学反
応にて層厚0.5μｍに形成する。多結晶シリコン膜を単
結晶化しやすい任意の形状に加工する。その上にSiO2膜
を保護膜として形成する。その後、この上を約2000℃に
加熱したヒータ等をもつて熱処理し、多結晶シリコン島
19を熔融再結晶化させて単結晶膜となさしめるのであ
る。結晶化の後はSiO2膜を除去する。ここで本発明の特
徴である円弧部22を有する単結晶島19を形成する。これ
はホトマスクにより逆Ｔ字型に描画されるが、描画の
際、コーナ部（幅寸法急変部）に前記円弧部22が同時に
形成されるように描き込み、感光剤塗布の石英基板に感
光させ、不要単結晶シリコンを除去または酸化シリコン
に変換することで簡単に形成できる。すなわち、ホトマ
スクにパターンを描画する場合に円弧部22を同時に描き
込むだけで足るのである。円弧部22は、シリコン島19が
約100μｍ角のものから形成された場合には、略10μｍ
の半径により形成し、シリコン島19の全体が大きくなつ
た場合には、円弧部22の半径寸法も大きくし、シリコン
島19の全体サイズの10％前後の円弧半径とすればよい。
そして、斯かる円弧部22を具備する単結晶シリコン島19
を形成した後、バルクシリコン基板と同様のプロセスで
MOSFET素子を形成するのである。
このような方法により形成された薄膜半導体素子では、
再結晶化のための熱処理後の冷却時やMOS素子形成プロ
セスでの熱処理後に石英基板とシリコン島19の熱膨張係
数の差（約１桁）に起因する大きな引張応力がシリコン
島19に働くことになるが、この応力が１点に集中するこ
とを防止でき、正常な動作をする第４図に示したイーバ
ータ素子となる。これは円弧部22により、基板とシリコ
ン島の間に発生した応力が分散され、寸法変化部にクラ
ツクを発生するに至らないからである。
なお、幅寸法急変部となつているコーナ部に対し、直角
のホトマスクを使用した場合でも、ホトリソグラフイ過
程の光の散乱により、自然発生的に像がぼけ、小さな円
弧が形成されることがあるが、通常、この円弧半径は約
１μｍ以下であり、実質的に実施例による効果が得られ
ず、上記実施例の如く、人為的にホトマスクに円弧部を
設けることを要するのである。
以上の実施例では、絶縁基板として石英基板、半導体膜
としてシリコン膜について述べたが、絶縁基板としては
ガラス板、サフアイア、半導体基板上の絶縁膜、半導体
膜としてはゲルマニウムやGaAsなどの化合物半導体にも
適用できる。また半導体膜が結晶化してない多結晶や非
晶質であつても、歩留りの一層の向上が可能となる。
また以上の実施例では、絶縁基板上に半導体膜を島状に
残した例について述べたが、半導体島側面を半導体の酸
化膜等で埋めた構造（平坦化構造）の場合にも同様な問
題が起き、本発明の効果を発揮することができる。
〔発明の効果〕
以上説明したように、本発明によれば、集積度を低下さ
せることなくクラツク発生を阻止できるシリコン島を具
備する高速の薄膜半導体素子を得ることができる効果を
素する。
【図面の簡単な説明】
第１図は実施例方法に用いるシリコン島平面図、第２図
は半導体薄膜結晶化法の説明断面図、第３図及び第４図
は各々従来例の薄膜半導体素子平面図、第５図は従来の
シリコン島平面図、第６図は従来の他の薄膜半導体素子
平面図である。 １……石英基板、5,19……シリコン島、20……クラツ
ク、22……円弧部、23……多角変化部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡村 昌弘 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (56)参考文献 特開 昭59−161014（ＪＰ，Ａ) 特開 昭58−50731（ＪＰ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】絶縁基板上に多結晶薄膜半導体層を形成し
    た後、熱処理を経て単結晶化し、ここに幅寸法変化部で
    あるコーナ部を有する半導体島を形成する薄膜半導体素
    子の形成方法において、前記単結晶半導体島の形成時に
    前記コーナ部を円弧化させた形状に構成し、この円弧化
    させたコーナ部の半径寸法を前記半導体島の全体サイズ
    の10％前後となすことを特徴とする薄膜半導体素子の形
    成方法。
JP60043002A 1985-03-05 1985-03-05 薄膜半導体素子の形成方法 Expired - Lifetime JPH079880B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60043002A JPH079880B2 (ja) 1985-03-05 1985-03-05 薄膜半導体素子の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60043002A JPH079880B2 (ja) 1985-03-05 1985-03-05 薄膜半導体素子の形成方法

Publications (2)

Publication Number Publication Date
JPS61202418A JPS61202418A (ja) 1986-09-08
JPH079880B2 true JPH079880B2 (ja) 1995-02-01

Family

ID=12651792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60043002A Expired - Lifetime JPH079880B2 (ja) 1985-03-05 1985-03-05 薄膜半導体素子の形成方法

Country Status (1)

Country Link
JP (1) JPH079880B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5850731A (ja) * 1981-09-19 1983-03-25 Mitsubishi Electric Corp 半導体単結晶膜の作製方法
JPS59161014A (ja) * 1983-03-03 1984-09-11 Seiko Instr & Electronics Ltd 半導体薄膜結晶化方法

Also Published As

Publication number Publication date
JPS61202418A (ja) 1986-09-08

Similar Documents

Publication Publication Date Title
JPS59208783A (ja) 薄膜トランジスタ
JPS59195871A (ja) Ｍｏｓ電界効果トランジスタの製造方法
JPH05109737A (ja) 薄膜トランジスタの製造方法
JP2004214615A (ja) 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法
JPS58176929A (ja) 半導体装置の製造方法
JPH1050607A (ja) 半導体装置の製造方法
JPH09298304A (ja) 液晶表示装置の製造方法および半導体装置の製造方法
US7166501B2 (en) Method for fabricating polycrystalline silicon liquid crystal display device
JPH0450746B2 (ja)
JP3221251B2 (ja) 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法
JPH079880B2 (ja) 薄膜半導体素子の形成方法
JPH0650779B2 (ja) 薄膜トランジスタ装置とその製造方法
JP3774278B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
JPH07202209A (ja) 薄膜トランジスタおよびその製造方法
JPS6269680A (ja) 薄膜トランジスタの製造方法
JP2000068515A (ja) 薄膜半導体装置の製造方法
JP2709376B2 (ja) 非単結晶半導体の作製方法
JPS6346776A (ja) 薄膜トランジスタの製造方法
JP2000029068A (ja) 液晶表示装置
JPS61166074A (ja) 絶縁ゲ−ト型トランジスタ及びその製造方法
JPH0697193A (ja) 半導体装置とその製造方法
JP4271453B2 (ja) 半導体結晶化方法および薄膜トランジスタの製造方法
JPS62296563A (ja) 絶縁ゲ−ト型トランジスタおよびその製造方法
JPH03284831A (ja) 半導体薄膜の形成方法
JPH10163112A (ja) 半導体装置の製造方法