JPH0797612B2 - セラミックスパッケージ - Google Patents
セラミックスパッケージInfo
- Publication number
- JPH0797612B2 JPH0797612B2 JP1336970A JP33697089A JPH0797612B2 JP H0797612 B2 JPH0797612 B2 JP H0797612B2 JP 1336970 A JP1336970 A JP 1336970A JP 33697089 A JP33697089 A JP 33697089A JP H0797612 B2 JPH0797612 B2 JP H0797612B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramics
- ceramic
- package
- ceramic package
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
- H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Inorganic Insulating Materials (AREA)
- Compositions Of Oxide Ceramics (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、LSI素子等の半導体素子から形成される半導
体集積回路を封止するのに用いられるセラミックスパッ
ケージに関するものである。
体集積回路を封止するのに用いられるセラミックスパッ
ケージに関するものである。
〔発明の背景〕 従来、この種のセラミックスパッケージは、例えば添付
図面の第１図に示されるように、ボンディングワイヤ２
を介して導体部３と結合している半導体素子４を、前記
導体部３を絶縁層５で挟む形で、チタン酸バリウムのよ
うな誘電体セラミックス１により気密に保持する（第１
図ａ）か、あるいはボンディングワイヤ２を介して、予
め誘導体セラミックス基板６上に固定されている導体部
３と結合している半導体素子４を、前記導体部３の上に
配置された絶縁層５を挟んで誘電体セラミックス１によ
り前記基板６上に封止する（第１図ｂ）等の構造からな
っている。
図面の第１図に示されるように、ボンディングワイヤ２
を介して導体部３と結合している半導体素子４を、前記
導体部３を絶縁層５で挟む形で、チタン酸バリウムのよ
うな誘電体セラミックス１により気密に保持する（第１
図ａ）か、あるいはボンディングワイヤ２を介して、予
め誘導体セラミックス基板６上に固定されている導体部
３と結合している半導体素子４を、前記導体部３の上に
配置された絶縁層５を挟んで誘電体セラミックス１によ
り前記基板６上に封止する（第１図ｂ）等の構造からな
っている。
しかして、前記構成によるセラミックスパッケージにお
いては、上記の誘導体セラミックスが半導体素子から放
射される不要の電磁波を吸収しきれないことから、これ
をパッケージの外部に漏らすため、この漏洩した電磁波
が、前記パッケージを組み込んだ機器の誤作動を招くと
いう問題があった。
いては、上記の誘導体セラミックスが半導体素子から放
射される不要の電磁波を吸収しきれないことから、これ
をパッケージの外部に漏らすため、この漏洩した電磁波
が、前記パッケージを組み込んだ機器の誤作動を招くと
いう問題があった。
そこで本発明者等は、上述のような状況に鑑みて種々研
究を重ねた結果、 例えば、チタン酸バリウムとニッケル−亜鉛フェラ
イト （（Ni0.3−Zn0.7）Fe2O4）とを様々な割合で混合した
混合物を焼結することによって得られたセラミックスの
複素比誘電率（εｒ）をεｒ′−ｊεｒ″ 複素比透磁率（μｒ）をμｒ′−ｊμｒ″ で表したときに、これらのセラミックスの周波数（ｆ）
分散に対する複素比誘電率の実数部（εｒ′）の値と虚
数部（εｒ″）の値、および複素比透磁率の実数部（μ
ｒ′）と虚数部（μｒ″）の値が、前記混合割合に応じ
てどのように変化するかを実験によって調べた結果、ε
ｒ′＞20,εｒ″＞0,μｒ′＞１、およびμｒ″＞０の
各条件を満足するセラミックスが、電磁界の電界成分に
対して有効な誘電損失と、電磁界の磁界成分に対して有
効な磁性損失とを共に有し、あらゆる周波数およびある
ゆるモードの電磁波を吸収できること、 前述のような特性を発揮するセラミックスは、前記
のニッケル−亜鉛フェライトとチタン酸バリウムとを混
ぜ合わせて焼結したものだけでなく、チタン酸バリウ
ム、チタン酸ストロンジウムおよびチタン酸鉛からなる
群から選ばれる１種または２種以上の誘電体化合物と、
組成式MFe2O4〔式中、ＭはMn,Ni,Mg,Co,Cu,ZnおよびFe
からなる群から選ばれる１種または２種以上の元素を表
す〕で表されるフェライトとを混ぜ合わせて焼結したも
のによっても得られることを確認し本発明を完成するに
至った。
究を重ねた結果、 例えば、チタン酸バリウムとニッケル−亜鉛フェラ
イト （（Ni0.3−Zn0.7）Fe2O4）とを様々な割合で混合した
混合物を焼結することによって得られたセラミックスの
複素比誘電率（εｒ）をεｒ′−ｊεｒ″ 複素比透磁率（μｒ）をμｒ′−ｊμｒ″ で表したときに、これらのセラミックスの周波数（ｆ）
分散に対する複素比誘電率の実数部（εｒ′）の値と虚
数部（εｒ″）の値、および複素比透磁率の実数部（μ
ｒ′）と虚数部（μｒ″）の値が、前記混合割合に応じ
てどのように変化するかを実験によって調べた結果、ε
ｒ′＞20,εｒ″＞0,μｒ′＞１、およびμｒ″＞０の
各条件を満足するセラミックスが、電磁界の電界成分に
対して有効な誘電損失と、電磁界の磁界成分に対して有
効な磁性損失とを共に有し、あらゆる周波数およびある
ゆるモードの電磁波を吸収できること、 前述のような特性を発揮するセラミックスは、前記
のニッケル−亜鉛フェライトとチタン酸バリウムとを混
ぜ合わせて焼結したものだけでなく、チタン酸バリウ
ム、チタン酸ストロンジウムおよびチタン酸鉛からなる
群から選ばれる１種または２種以上の誘電体化合物と、
組成式MFe2O4〔式中、ＭはMn,Ni,Mg,Co,Cu,ZnおよびFe
からなる群から選ばれる１種または２種以上の元素を表
す〕で表されるフェライトとを混ぜ合わせて焼結したも
のによっても得られることを確認し本発明を完成するに
至った。
そこで本発明の目的は、電磁界の電界成分に対して有効
な誘電損失と、電磁界の磁界成分に対して有効な磁性損
失とを共に有し、あらゆる周波数およびあらゆるモード
の電磁波を吸収できるセラミックスパッケージを提供す
ることにある。
な誘電損失と、電磁界の磁界成分に対して有効な磁性損
失とを共に有し、あらゆる周波数およびあらゆるモード
の電磁波を吸収できるセラミックスパッケージを提供す
ることにある。
すなわち本発明は、セラミックスパッケージが組み込ま
れる各種の機器において、そのセラミックスパッケージ
内の半導体素子から放射される不要電磁波に起因する誤
作動を生ずることのないセラミックスパッケージを提供
することを目的とする。
れる各種の機器において、そのセラミックスパッケージ
内の半導体素子から放射される不要電磁波に起因する誤
作動を生ずることのないセラミックスパッケージを提供
することを目的とする。
本発明は、セラミックスパッケージが、チタン酸バリウ
ム、チタン酸ストロンチウムおよびチタン酸鉛からなる
群から選ばれる１種または２種以上の誘電体化合物と、
組成式MFe2O4〔式中、ＭはMn,Ni,Mg,Co,Cu,ZnおよびFe
からなる群から選ばれる１種または２種以上の元素を表
す〕で表されるフェライトとの混合焼結体からなるセラ
ミックスで構成されていることを特徴とするセラミック
スパッケージからなる。そして、本発明のセラミックス
パッケージを構成するセラミックスは、あらゆる周波数
およびあらゆるモードの電磁波を吸収できる特性を有す
ることに特徴を有する。
ム、チタン酸ストロンチウムおよびチタン酸鉛からなる
群から選ばれる１種または２種以上の誘電体化合物と、
組成式MFe2O4〔式中、ＭはMn,Ni,Mg,Co,Cu,ZnおよびFe
からなる群から選ばれる１種または２種以上の元素を表
す〕で表されるフェライトとの混合焼結体からなるセラ
ミックスで構成されていることを特徴とするセラミック
スパッケージからなる。そして、本発明のセラミックス
パッケージを構成するセラミックスは、あらゆる周波数
およびあらゆるモードの電磁波を吸収できる特性を有す
ることに特徴を有する。
実施例を参照して本発明を具体的に説明するが、本発明
は勿論この実施例によって限定されるものではない。
は勿論この実施例によって限定されるものではない。
実施例 市販のチタン酸バリウムに、（Ni0.3−Zn0.7）・Fe2O4
の組成式で表されるニッケル−亜鉛フェライトを、これ
らの両成分の合計量を基準にして、それぞれ10％、30
％、50％、60％、70％および80％混合し（この混合割合
は、第２図中にてフェライトをｘで示している）、焼結
することによって、本発明のセラミックスパッケージに
使用し得る６種類のセラミックスを製造した。
の組成式で表されるニッケル−亜鉛フェライトを、これ
らの両成分の合計量を基準にして、それぞれ10％、30
％、50％、60％、70％および80％混合し（この混合割合
は、第２図中にてフェライトをｘで示している）、焼結
することによって、本発明のセラミックスパッケージに
使用し得る６種類のセラミックスを製造した。
チタン酸バリウムのみ（ｘ＝０）を焼結することによっ
て、比較のためのセラミックスを用意した。
て、比較のためのセラミックスを用意した。
これらのセラミックスの複素比誘電率εｒをεｒ′−ｊ
εｒ″で表したときの実数部（εｒ′）および虚数部
（εｒ″）の各値を、電磁波の周波数に対してそれぞれ
プロットすることにより、第２図のａおよびｂに示すグ
ラフを得た。
εｒ″で表したときの実数部（εｒ′）および虚数部
（εｒ″）の各値を、電磁波の周波数に対してそれぞれ
プロットすることにより、第２図のａおよびｂに示すグ
ラフを得た。
また、上記セラミックスのうち、本発明のセラミックス
パッケージに使用する２種類のセラミックス、並びに比
較のためのセラミックスの複素比透磁率μｒをμｒ′−
ｊμｒ″で表したときの実数部（μｒ′）および虚数部
（μｒ″）の各値を、電磁波の周波数に対してそれぞれ
共にプロットすることにより、第２図のｃに示すグラフ
を得た。
パッケージに使用する２種類のセラミックス、並びに比
較のためのセラミックスの複素比透磁率μｒをμｒ′−
ｊμｒ″で表したときの実数部（μｒ′）および虚数部
（μｒ″）の各値を、電磁波の周波数に対してそれぞれ
共にプロットすることにより、第２図のｃに示すグラフ
を得た。
以上の実験結果から、本発明のセラミックスパッケージ
におけるセラミックスは、いずれも、εｒ′＞20,ε
ｒ″＞0,μｒ′＞１、およびμｒ″＞０の条件を満足
し、あらゆる周波数およびあらゆるモードの電磁波を吸
収できるのに対して、比較のためのセラミックスはあら
ゆる周波数およびあらゆるモードの電磁波は吸収し得な
いことが分かる。
におけるセラミックスは、いずれも、εｒ′＞20,ε
ｒ″＞0,μｒ′＞１、およびμｒ″＞０の条件を満足
し、あらゆる周波数およびあらゆるモードの電磁波を吸
収できるのに対して、比較のためのセラミックスはあら
ゆる周波数およびあらゆるモードの電磁波は吸収し得な
いことが分かる。
以上述べた説明から明らかなように、本発明のセラミッ
クスパッケージは、特定の誘電体化合物とフェライトと
の混合焼結体からなるセラミックスで構成されており、
該混合焼結体からなるセラミックスが、パッケージ内の
半導体素子から放射される不要電磁波を、この電磁波の
周波数およびモードの如何に係わらず吸収する性質を有
する。
クスパッケージは、特定の誘電体化合物とフェライトと
の混合焼結体からなるセラミックスで構成されており、
該混合焼結体からなるセラミックスが、パッケージ内の
半導体素子から放射される不要電磁波を、この電磁波の
周波数およびモードの如何に係わらず吸収する性質を有
する。
したがって、本発明のセラミックスパッケージにおいて
は、パッケージ内の半導体素子から放射される不要電磁
波が外部に漏れるのを完全に阻止することができるた
め、このセラミックスパッケージが組み込まれる各種機
器は、上記の不要電磁波によって起こる誤作動が完全に
防止される効果を奏する。
は、パッケージ内の半導体素子から放射される不要電磁
波が外部に漏れるのを完全に阻止することができるた
め、このセラミックスパッケージが組み込まれる各種機
器は、上記の不要電磁波によって起こる誤作動が完全に
防止される効果を奏する。
第１図のａおよびｂにそれぞれ示される図は、いずれも
本発明および従来技術によるセラミックスパッケージの
構造を２つの例で示す断面図である。 第２図のａ、ｂおよびｃは、フェライトと誘電体化合物
との混合焼結体からなるセラミックスおよび誘電体化合
物のみからなるセラミックスの複素比誘電率における実
数部（εｒ′）、虚数部（εｒ″）、および複素比透磁
率における実数部（μｒ′）並びに虚数部（μｒ″）の
各値が、上記混合焼結体におけるフェライトと誘電体化
合物の混合割合および電磁波の周波数分散に対してどの
ように変化するかを、それぞれ３つに分けて示したグラ
フである。 １……パッケージ部、 ２……ボンディングワイヤ、３……導体部、 ４……半導体素子、５……絶縁層、 ６……基板。
本発明および従来技術によるセラミックスパッケージの
構造を２つの例で示す断面図である。 第２図のａ、ｂおよびｃは、フェライトと誘電体化合物
との混合焼結体からなるセラミックスおよび誘電体化合
物のみからなるセラミックスの複素比誘電率における実
数部（εｒ′）、虚数部（εｒ″）、および複素比透磁
率における実数部（μｒ′）並びに虚数部（μｒ″）の
各値が、上記混合焼結体におけるフェライトと誘電体化
合物の混合割合および電磁波の周波数分散に対してどの
ように変化するかを、それぞれ３つに分けて示したグラ
フである。 １……パッケージ部、 ２……ボンディングワイヤ、３……導体部、 ４……半導体素子、５……絶縁層、 ６……基板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 越村 正己 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱鉱業セメント株式会社セラミックス研究 所内 (72)発明者 尾野 幹也 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱鉱業セメント株式会社セラミックス研究 所内 (72)発明者 上山 守 栃木県小山市城東４―18―31 (56)参考文献 特開 昭61−65499（ＪＰ，Ａ) 特開 昭59−110199（ＪＰ，Ａ) 特公 昭53−17750（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】セラミックスパッケージが、チタン酸バリ
ウム、チタン酸ストロンチウム及びチタン酸鉛からなる
群から選ばれる１種または２種以上の誘電体化合物と、
組成式MFe2O4〔式中、ＭはMn,Ni,Mg,Co,Cu,Zn及びFeか
らなる群から選ばれる１種または２種以上の元素を表
す〕で表されるフェライトとの混合焼結体からなるセラ
ミックスで構成されされていることを特徴とするセラミ
ックスパッケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1336970A JPH0797612B2 (ja) | 1989-12-26 | 1989-12-26 | セラミックスパッケージ |
| EP19900125075 EP0436200A3 (en) | 1989-12-26 | 1990-12-21 | Ceramic package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1336970A JPH0797612B2 (ja) | 1989-12-26 | 1989-12-26 | セラミックスパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03250646A JPH03250646A (ja) | 1991-11-08 |
| JPH0797612B2 true JPH0797612B2 (ja) | 1995-10-18 |
Family
ID=18304285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1336970A Expired - Lifetime JPH0797612B2 (ja) | 1989-12-26 | 1989-12-26 | セラミックスパッケージ |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0436200A3 (ja) |
| JP (1) | JPH0797612B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006026751A1 (de) * | 2006-06-08 | 2007-12-13 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Hochdruckentladungslampe mit verbesserter Zündfähigkeit sowie Hochspannungspulsgenerator |
| DE102007024890A1 (de) * | 2007-05-29 | 2008-12-04 | Osram Gesellschaft mit beschränkter Haftung | Hochspannungsgenerator und Hochdruckentladungslampe mit derartigem Generator |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5317750A (en) * | 1976-08-03 | 1978-02-18 | Dainippon Printing Co Ltd | Liquid crystal display cell |
| JPS59110199A (ja) * | 1982-12-15 | 1984-06-26 | 大日本インキ化学工業株式会社 | 電波吸収体の形成方法 |
| JPS6165499A (ja) * | 1984-09-06 | 1986-04-04 | イビデン株式会社 | 炭化珪素質焼結体の電磁波シ−ルド材 |
| JPH01291406A (ja) * | 1988-05-18 | 1989-11-24 | Mitsubishi Mining & Cement Co Ltd | 高誘電率磁性材料およびその製造方法 |
-
1989
- 1989-12-26 JP JP1336970A patent/JPH0797612B2/ja not_active Expired - Lifetime
-
1990
- 1990-12-21 EP EP19900125075 patent/EP0436200A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0436200A2 (en) | 1991-07-10 |
| EP0436200A3 (en) | 1992-10-21 |
| JPH03250646A (ja) | 1991-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5856770A (en) | Filter with ferroelectric-ferromagnetic composite materials | |
| JP4849269B2 (ja) | 非可逆回路素子 | |
| US6028353A (en) | Chip bead element and manufacturing method thereof | |
| US7101489B2 (en) | Composite magnetic material and a method for producing the same | |
| GB2360037A (en) | Insulator ceramic composition, multilayer ceramic substrate and ceramic electronic parts | |
| CN111653412B (zh) | 层叠型线圈部件 | |
| US20120119866A1 (en) | Non-magnetic material composition for ceramic electronic component, ceramic electronic component manufactured by using the same, and method of manufacturing the ceramic electronic component | |
| US5497129A (en) | Filter elements having ferroelectric-ferromagnetic composite materials | |
| KR100359263B1 (ko) | 자성 세라믹 조성물과 그를 이용한 인덕터 부품 | |
| US8384490B2 (en) | Non-reciprocal circuit and non-reciprocal circuit device, and central conductor assembly used therein | |
| JPH06321664A (ja) | 改良型焼結セラミック・デバイス | |
| JPH0797612B2 (ja) | セラミックスパッケージ | |
| JPH0620839A (ja) | Ｌｃフィルタ | |
| JP2000151325A (ja) | 積層チップ型ノイズフィルタ及びその製造方法 | |
| CN216054110U (zh) | 电路 | |
| JPH07220906A (ja) | 複合機能素子 | |
| JP2001185426A (ja) | ノイズ吸収素子 | |
| JPH1092624A (ja) | 六方晶ｚ型磁性酸化物焼結体、その製造方法およびインピーダンス素子 | |
| JP3405030B2 (ja) | マイクロ波用磁性体材料の製造方法、およびこれを用いた高周波回路部品 | |
| JPH10270255A (ja) | 高周波チップビーズ素子 | |
| EP1449224A1 (en) | Method of producing a multilayer microelectronic substrate | |
| JPH06291521A (ja) | 高周波多層集積回路 | |
| JP3397114B2 (ja) | 固体電子部品 | |
| JPH1022129A (ja) | 積層型インピーダンス素子 | |
| JPH1116730A (ja) | 積層型インダクタンス素子 |