JPH03250646A - セラミックスパッケージ - Google Patents

セラミックスパッケージ

Info

Publication number
JPH03250646A
JPH03250646A JP1336970A JP33697089A JPH03250646A JP H03250646 A JPH03250646 A JP H03250646A JP 1336970 A JP1336970 A JP 1336970A JP 33697089 A JP33697089 A JP 33697089A JP H03250646 A JPH03250646 A JP H03250646A
Authority
JP
Japan
Prior art keywords
ceramic
ceramics
epsilonr
mur
titanate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1336970A
Other languages
English (en)
Other versions
JPH0797612B2 (ja
Inventor
Naoto Kitahara
直人 北原
Hideaki Wada
和田 秀晃
Masami Koshimura
正己 越村
Mikiya Ono
幹也 尾野
Mamoru Kamiyama
上山 守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP1336970A priority Critical patent/JPH0797612B2/ja
Priority to EP19900125075 priority patent/EP0436200A3/en
Publication of JPH03250646A publication Critical patent/JPH03250646A/ja
Publication of JPH0797612B2 publication Critical patent/JPH0797612B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/06Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/15165Monolayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Inorganic Insulating Materials (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、LSI素子等の半導体素子から形成される半
導体集積回路を封止するのに用いられるセラミックスパ
ッケージに関するものである。
〔発明の背景〕
従来、この種のセラミックスパッケージは、例えば添付
図面の第1図に示されるように、ボンディングワイヤ2
を介して導体部3と結合している半導体素子4を、前記
導体部3を絶縁層5で挟む形で、チタン酸バリウムのよ
うな誘電体セラミックス1により気密に保持するか((
a)図)、あるいはボンディングワイヤ2を介して、予
め誘電体セラミックス基板6上に固定されている導体部
3と結合している半導体素子4を、前記導体部3の上に
配置された絶縁層5を挾んで誘電体セラミックス1によ
り前記基板6上に封止する((b)図)構造を有するも
のであるが、上記の誘電体セラミックスは半導体素子か
ら放射される不要の電磁波を吸収しないで、これをパッ
ケージ外部に漏らすので、この漏洩した電磁波が、前記
パッケージが組み込まれている機器の誤作動を招くとい
う問題があった。
そこで本発明者等は、上述のような状況に鑑みて種々研
究を重ねた結果、 (1)例えば、チタン酸バリウムとニッケルー亜鉛フェ
ライト((Nio、z −Zno、+) FezO< 
)とを様々な割合で混合した混合物を焼結することによ
って得られたセラミックスの複素比誘電率(εr)およ
び複素比透磁率(μr)をそれぞれε 1−jer”お
よびμ + −jμr“で表したときに、これらのセラ
ミックスの周波数(f)分散に対する複素比誘電率の実
数部(εr’)の値と虚数部(εr″)の値および複素
比透磁率の実数部(μr’)と虚数部(μr′”)の値
が前記混合割合(第2図中、X:重量%で示す)に応じ
てどのように変化するかを実験によって調べた結果をそ
れぞれ示す第2図中のグラフ(a)、(b)および(C
)によれば、 εr’ >20.  εr”>0.  μr  >1お
よびμr′′〉O を満足させる前記セラミックスが、電磁界の電界成分に
対して有効な誘電損失と、電磁界の磁界成分に対して有
効な磁性損失とを共に有し、それによってこのセラミッ
クスが、あらゆる周波数およびあらゆるモードの電磁波
を吸収できる、セラミックスパッケージ用のセラミック
ス材料となり得ること、 (2)前記の条件を満たすことによって前述のような特
性を発揮するセラミックスは、前記のニッケルー亜鉛フ
ェライトとチタン酸バリウムとを混ぜ合わせて焼結した
場合ばかりでなく、チタン酸バリウム、チタン酸ストロ
ンチウムおよびチタン酸鉛からなる群から選ばれる1種
または2種以上の誘電体化合物と、下記の組成式で表さ
れるフェライト: MFe、O。
[式中、MはMn、Ni、Mg、Co、Cu。
ZnおよびFeからなる群から選ばれる1種または2種
以上の元素を表す〕 とを混ぜ合わせて焼結した場合にも得られること、を見
出した。
〔発明の目的および構成〕
本発明は、上記知見に基づいて発明されたもので、セラ
ミックスパッケージが組み込まれる各種の機器において
、そのセラミックスパッケージ内の半導体素子から放射
される不要電磁波に起因する誤作動を生じないセラミッ
クスパッケージを提供することを目的とし、 (1)セラミックスパッケージのセラミックス部分の一
部または全部が、 複素比誘電率をεr=εr  −jεr複素比透磁率を
μr=μ l−jμr で表したときに(ただし、j=f:ゴ)、εr’ >2
0.  εr”〉0.μr”〉1およびμr°”〉0 を満足するセラミックスで構成されていることを特徴と
するセラミックスパッケージ、および(2)セラミック
スパッケージのセラミックス部分の一部または全部が、 チタン酸バリウム、チタン酸ストロンチウムおよびチタ
ン酸鉛からなる群から選ばれる1種または2種以上の誘
電体化合物と、下記の組成式で表されるフェライト: FezO4 〔式中、MはMn、Ni、Mg、Co、CuZnおよび
Feからなる群から選ばれる1種または2種以上の元素
を表す〕 との混合焼結体からなるセラミックスで構成されている
ことを特徴とするセラミックスパッケージ、に係わるも
のである。
本発明においては、セラミックスパッケージで用いられ
るセラミックスの、それぞれ前記式で表される複素比誘
電率(εr)の実数部(εr“)と虚数部(εr゛)お
よび複素比透磁率(μr)の実数部(μr’)と虚数部
(μr”)をそれぞれ前記のように特定することによっ
て、あらゆる周波数およびあらゆるモードの電磁波を吸
収できるセラミックスが構成され、そしてこのような特
性は前記の誘電体化合物とフェライトとの混合焼結体に
よって発現される。
〔実施例〕
ついで、実施例を参照して本発明を説明するが、本発明
は勿論この実施例によって限定されない。
市販のチタン酸バリウムに(Nio、z  Zno、7
)・Pez04の組成式で表されるニッケルー亜鉛フェ
ライトを、これらの両成分の合計量を基にして、それぞ
れ10%、30%、50%、60%、70%および80
%混合して(この混合割合は、第2図中にXで示されて
いる)焼結することによって、本発明セラミックス1.
2.3.4.5および6を製造する一方、比較のため、
チタン酸バリウムのみからなる比較セラミックス(χ=
0)を用意した。
ついで、これらのセラミックスの複素比誘電率:εrを
εr’−jtr”で表したときの実数部:εr゛および
虚数部;εr”の各種を電磁波の周波数に対してそてぞ
れプロットすることによって第2図の(a)および(b
)に示されるようなグラフが得られた。
また、上記セラミックスのうち、本発明セラミックス2
および3、並びに比較セラミックスの複素比透磁率:μ
rをμr’−jμr”で表したときの実数部−μr゛お
よび虚数部:μr”の各種を電磁波の周波数に対してそ
れぞれ共にプロットすることにより、第2図の(C)に
示されるようなグラフが得られた。
以上のグラフから、本発明セラミックスはいずれも、ε
r’>20  εr”>0.μr′〉1およびμr”>
Q、という条件を満足して、あらゆる周波数およびあら
ゆるモードの電磁波を吸収できるのに対して、比較セラ
ミックスは上記の条件を満足しないで、あらゆる周波数
およびあらゆるモードの電磁波を吸収できないことがわ
かる。
〔発明の効果] 以上述べた説明から明らかなように、本発明のセラミ・
ンクスバ・ノケージは、そのパ・ンケージ内の半導体素
子から放射される不要電磁波を、この電磁波の周波数お
よびモードの如何に係わらず吸収して、これが外部に漏
れるのを阻止できるので、このセラミックスパッケージ
が組み込まれる各種機器において、上記不要電磁波によ
って起こる誤作動を防止できるという効果を奏する。
【図面の簡単な説明】
第1図の(a)および(b)にそれぞれ示される図は、
いずれも本発明および従来技術によるセラミックスパッ
ケージの構造を2つの例で示す断面図であり、そして第
2図の(a)、(b)および(C)は、フェライトと誘
電体化合物との混合焼結体からなるセラミックスおよび
誘電体化合物のみからなるセラミックスの、複素比誘電
率における実数部(εr”)、虚数部(εr″゛)およ
び複素比透磁率における実数部(μr’)並びに虚数部
(μr”)の各種が、上記混合焼結体におけるフェライ
トと誘電体化合物の混合割合および1!L磁波の周波数
分散に対してどのように変化するかをそれぞれ3つのグ
ラフに分けて示す図である。図において、 1・・・・・・パッケージ部、 2・・・・・・ポンディングワイヤ、3・・・・・・導
体部、4・・・・・・半導体素子、5・・・・・・絶縁
層、6・・・・・・基板。

Claims (2)

    【特許請求の範囲】
  1. (1)セラミックスパッケージのセラミックス部分の一
    部または全部が、 複素比誘電率をεr=εr’−jεr”、 複素比透磁率をμr=μr’−jμr” で表したときに(ただし、j=√{−1})、εr’>
    20、εr”>0、μr’>1 およびμr”>0 を満足するセラミックスで構成されていることを特徴と
    するセラミックスパッケージ。
  2. (2)セラミックスパッケージのセラミックス部分の一
    部または全部が、 チタン酸バリウム、チタン酸ストロンチウムおよびチタ
    ン酸鉛からなる群から選ばれる1種または2種以上の誘
    電体化合物と、下記の組成式で表されるフェライト: MFe_2O_4 〔式中、MはMn、Ni、Mg、Co、Cu、Znおよ
    びFeからなる群から選ばれる1種または2種以上の元
    素を表す〕 との混合焼結体からなるセラミックスで構成されている
    ことを特徴とするセラミックスパッケージ。
JP1336970A 1989-12-26 1989-12-26 セラミックスパッケージ Expired - Lifetime JPH0797612B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1336970A JPH0797612B2 (ja) 1989-12-26 1989-12-26 セラミックスパッケージ
EP19900125075 EP0436200A3 (en) 1989-12-26 1990-12-21 Ceramic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1336970A JPH0797612B2 (ja) 1989-12-26 1989-12-26 セラミックスパッケージ

Publications (2)

Publication Number Publication Date
JPH03250646A true JPH03250646A (ja) 1991-11-08
JPH0797612B2 JPH0797612B2 (ja) 1995-10-18

Family

ID=18304285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1336970A Expired - Lifetime JPH0797612B2 (ja) 1989-12-26 1989-12-26 セラミックスパッケージ

Country Status (2)

Country Link
EP (1) EP0436200A3 (ja)
JP (1) JPH0797612B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006026751A1 (de) * 2006-06-08 2007-12-13 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Hochdruckentladungslampe mit verbesserter Zündfähigkeit sowie Hochspannungspulsgenerator
DE102007024890A1 (de) * 2007-05-29 2008-12-04 Osram Gesellschaft mit beschränkter Haftung Hochspannungsgenerator und Hochdruckentladungslampe mit derartigem Generator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317750A (en) * 1976-08-03 1978-02-18 Dainippon Printing Co Ltd Liquid crystal display cell
JPS59110199A (ja) * 1982-12-15 1984-06-26 大日本インキ化学工業株式会社 電波吸収体の形成方法
JPS6165499A (ja) * 1984-09-06 1986-04-04 イビデン株式会社 炭化珪素質焼結体の電磁波シ−ルド材

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01291406A (ja) * 1988-05-18 1989-11-24 Mitsubishi Mining & Cement Co Ltd 高誘電率磁性材料およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317750A (en) * 1976-08-03 1978-02-18 Dainippon Printing Co Ltd Liquid crystal display cell
JPS59110199A (ja) * 1982-12-15 1984-06-26 大日本インキ化学工業株式会社 電波吸収体の形成方法
JPS6165499A (ja) * 1984-09-06 1986-04-04 イビデン株式会社 炭化珪素質焼結体の電磁波シ−ルド材

Also Published As

Publication number Publication date
EP0436200A2 (en) 1991-07-10
EP0436200A3 (en) 1992-10-21
JPH0797612B2 (ja) 1995-10-18

Similar Documents

Publication Publication Date Title
US6972097B2 (en) Composite magnetic material and electromagnetic interference suppressor member using the same
EP0785557B1 (en) Composite magnetic material and product for eliminating electromagnetic interference
US6448491B1 (en) Electromagnetic interference suppressing body having low electromagnetic transparency and reflection, and electronic device having the same
JPH077099A (ja) 集積回路用パッケージおよび電磁放射を減衰させる方法
Sai et al. Co/Ti-substituted SrM-based composite sheets: High frequency permeability and electromagnetic noise suppression above 6 GHz
JP2000252112A (ja) 磁性体磁器組成物およびそれを用いたインダクタ部品
US5045638A (en) Apparatus for shielding electromagnetic radiation
Wu et al. Effect of doping SiO 2 on high-frequency magnetic properties for W-type barium ferrite
US6246310B1 (en) Noise suppressing apparatus
JPH03250646A (ja) セラミックスパッケージ
JPH06321664A (ja) 改良型焼結セラミック・デバイス
EP0351940A2 (en) Composite sintered ceramic material
JP2001053487A (ja) 電波吸収体
JPH1092624A (ja) 六方晶z型磁性酸化物焼結体、その製造方法およびインピーダンス素子
JPH07220906A (ja) 複合機能素子
JP5912278B2 (ja) 電磁干渉抑制体
Li et al. High-frequency properties and attenuation characteristics of WBa hexaferrite composites With doping of various oxides
US5954992A (en) Hexagonal Z type magnetic oxide sintered material, method for making and impedance device
JP3003599B2 (ja) Ni−Zn系フェライト
US4742031A (en) High frequency wave absorbing ceramics
US4829030A (en) High frequency wave absorbing ceramics
KR102451729B1 (ko) 전파 흡수체 조성물 및 이를 포함하는 전파 흡수 시트
JP3528255B2 (ja) 混成集積回路素子及びその製造方法
US4840926A (en) High frequency wave absorbing ceramics
JP2004224826A (ja) 接着剤樹脂組成物およびチップ型コイル部品