JPH0797313B2 - 計算機及びこの計算機に用いられる演算方法 - Google Patents
計算機及びこの計算機に用いられる演算方法Info
- Publication number
- JPH0797313B2 JPH0797313B2 JP1221717A JP22171789A JPH0797313B2 JP H0797313 B2 JPH0797313 B2 JP H0797313B2 JP 1221717 A JP1221717 A JP 1221717A JP 22171789 A JP22171789 A JP 22171789A JP H0797313 B2 JPH0797313 B2 JP H0797313B2
- Authority
- JP
- Japan
- Prior art keywords
- calculation
- data
- result
- predetermined
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004364 calculation method Methods 0.000 title claims description 54
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 2
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
- G06F7/509—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination for multiple operands, e.g. digital integrators
- G06F7/5095—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination for multiple operands, e.g. digital integrators word-serial, i.e. with an accumulator-register
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Calculators And Similar Devices (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は計算機に関し、特に統計計算に用いられる計算
機に関するものである。
機に関するものである。
（従来の技術） 従来技術による計算機は、連続時的なデータ入力によ
り、入力データの総和（Σｘ），入力データの２乗の総
和（Σx2），サンプル数の総和（ｎ）を計算する統計計
算の場合、計算途中でオーバーフローが生じると、統計
量格納メモリーに蓄えられていたデータが破壊されてい
た。この為、オーバーフロー時に統計量格納メモリーに
蓄えられていたデータを保持する手段として、統計量退
避用メモリーを設けていた。
り、入力データの総和（Σｘ），入力データの２乗の総
和（Σx2），サンプル数の総和（ｎ）を計算する統計計
算の場合、計算途中でオーバーフローが生じると、統計
量格納メモリーに蓄えられていたデータが破壊されてい
た。この為、オーバーフロー時に統計量格納メモリーに
蓄えられていたデータを保持する手段として、統計量退
避用メモリーを設けていた。
（発明が解決しようとする課題） 上記の様な計算機では、統計計算途中のオーバーフロー
時に、統計量格納メモリーに蓄えられていたデータを保
持する手段として、統計量退避用メモリーを設けてい
た。この場合、計算機の限られたメモリーを、統計量退
避用メモリーとして使用する為、統計計算時での計算機
能の低下等の問題点が生じる。
時に、統計量格納メモリーに蓄えられていたデータを保
持する手段として、統計量退避用メモリーを設けてい
た。この場合、計算機の限られたメモリーを、統計量退
避用メモリーとして使用する為、統計計算時での計算機
能の低下等の問題点が生じる。
本発明は、上記の様な問題点を除去し、統計量退避用メ
モリーを設けることなく、統計計算途中のオーバーフロ
ー時に、統計量格納メモリーに蓄えられていたデータを
保持することのできる計算機を提供することを目的とす
る。
モリーを設けることなく、統計計算途中のオーバーフロ
ー時に、統計量格納メモリーに蓄えられていたデータを
保持することのできる計算機を提供することを目的とす
る。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために本発明においては、データを
入力する入力手段と、このデータに所定の演算を行なう
演算手段と、この演算が複数回行なわれたか否かを判断
する判断手段と、この判断手段により演算が複数回行な
われたと判断された時に、演算結果を記憶する記憶手段
とを備えた計算機を提供する。
入力する入力手段と、このデータに所定の演算を行なう
演算手段と、この演算が複数回行なわれたか否かを判断
する判断手段と、この判断手段により演算が複数回行な
われたと判断された時に、演算結果を記憶する記憶手段
とを備えた計算機を提供する。
（作用） この様な計算機によれば、データが入力手段により入力
されると、演算手段により、このデータに所定の演算が
行なわれる。続いて、判断手段により、このデータに行
なわれた所定の演算が、複数回目か否かを判断する。こ
の結果、複数回目であった時には、入力データに行なわ
れた演算により得られた演算結果を、記憶手段により記
憶する。
されると、演算手段により、このデータに所定の演算が
行なわれる。続いて、判断手段により、このデータに行
なわれた所定の演算が、複数回目か否かを判断する。こ
の結果、複数回目であった時には、入力データに行なわ
れた演算により得られた演算結果を、記憶手段により記
憶する。
（実施例） 以下第１図及び第２図を参照して、本発明の実施例に係
る計算機を説明する。第１図は、本発明の実施例に係る
計算機の構成を示したブロック図である。
る計算機を説明する。第１図は、本発明の実施例に係る
計算機の構成を示したブロック図である。
本発明の計算機は、外部からのデータを入力する入力部
（１）と、この入力データに所定の演算を行なう演算回
路（２）と、この演算回路（２）の演算結果を格納する
RAM（３）と、プログラムを格納するROM（４）と、この
ROM（４）のプログラムにより、プログラム命令のアド
レスを蓄えておくアドレススタック（５）と、入力デー
タ及び演算結果を表示するLCD（６）と、入力データ及
び演算結果をLCD（６）に表示する為の信号に変換する
ドライバ（７）と、入力部（１），演算回路（２）,RAM
（３）,ROM（４），アドレススタック（５），ドライバ
（７）の動作を制御する制御回路（８）を備えている。
（１）と、この入力データに所定の演算を行なう演算回
路（２）と、この演算回路（２）の演算結果を格納する
RAM（３）と、プログラムを格納するROM（４）と、この
ROM（４）のプログラムにより、プログラム命令のアド
レスを蓄えておくアドレススタック（５）と、入力デー
タ及び演算結果を表示するLCD（６）と、入力データ及
び演算結果をLCD（６）に表示する為の信号に変換する
ドライバ（７）と、入力部（１），演算回路（２）,RAM
（３）,ROM（４），アドレススタック（５），ドライバ
（７）の動作を制御する制御回路（８）を備えている。
まず、制御回路（８）からの制御信号（10）により、読
み出しを制御されたROM（４）に格納されたプログラム
により、入力データ待ちの状態になっているとする。す
ると、この状態が制御信号（11）により制御回路（８）
に伝えられ、制御信号（12）により入力部（１）を制御
する。続いて、入力部（１）にデータが入力されると、
入力されたデータが制御信号（13）により、演算回路
（２）に読み込まれる。演算回路（２）では、制御信号
（14）によりROM（４）から指定されたRAM（３）のアド
レスのデータを、制御信号（15）により読み込む。続い
て、制御信号（16）により制御回路（８）から与えられ
る信号に従い、所望の演算を行う。この演算回路（２）
の演算結果は、制御信号（17）により制御回路（８）に
伝えられる。続いて、制御信号（18）によりRAM（３）
のI/Oを制御し、制御信号（19）により演算結果はRAM
（３）に書き込まれる。次に、制御信号（20）により表
示したいRAM（３）のデータを、制御信号（21）により
制御回路（８）に制御されたドライバ（７）に伝える。
ドライバ（７）では、制御信号（22）により表示波形を
LCD（６）に伝え、演算結果をLCD（６）に表示させる。
み出しを制御されたROM（４）に格納されたプログラム
により、入力データ待ちの状態になっているとする。す
ると、この状態が制御信号（11）により制御回路（８）
に伝えられ、制御信号（12）により入力部（１）を制御
する。続いて、入力部（１）にデータが入力されると、
入力されたデータが制御信号（13）により、演算回路
（２）に読み込まれる。演算回路（２）では、制御信号
（14）によりROM（４）から指定されたRAM（３）のアド
レスのデータを、制御信号（15）により読み込む。続い
て、制御信号（16）により制御回路（８）から与えられ
る信号に従い、所望の演算を行う。この演算回路（２）
の演算結果は、制御信号（17）により制御回路（８）に
伝えられる。続いて、制御信号（18）によりRAM（３）
のI/Oを制御し、制御信号（19）により演算結果はRAM
（３）に書き込まれる。次に、制御信号（20）により表
示したいRAM（３）のデータを、制御信号（21）により
制御回路（８）に制御されたドライバ（７）に伝える。
ドライバ（７）では、制御信号（22）により表示波形を
LCD（６）に伝え、演算結果をLCD（６）に表示させる。
又、演算回路（８）は制御信号（23）により、ROM
（４）に格納されたデータを入力したり、あるいは制御
信号（24）により、RAM（３）に格納されたデータを入
力したりする。
（４）に格納されたデータを入力したり、あるいは制御
信号（24）により、RAM（３）に格納されたデータを入
力したりする。
更に又、アドレススタック（５）は制御信号（25）によ
り、ROM（４）に格納されたプログラムのCALL/RETURN命
令時の戻りアドレスの格納、又は呼び出しを制御回路
（８）により制御され、制御信号（26）によりCALL命令
時の戻りアドレスを格納し、制御信号（27）によりRETU
RN命令時の戻りアドレスを呼び出している。
り、ROM（４）に格納されたプログラムのCALL/RETURN命
令時の戻りアドレスの格納、又は呼び出しを制御回路
（８）により制御され、制御信号（26）によりCALL命令
時の戻りアドレスを格納し、制御信号（27）によりRETU
RN命令時の戻りアドレスを呼び出している。
第２図は、本発明の実施例の動作を示したフローチャー
トである。この場合、統計計算モードにおけるサンプル
数の総和（ｎ），入力値の総和（Σｘ），入力値の２乗
の総和（Σx2）を求めている。
トである。この場合、統計計算モードにおけるサンプル
数の総和（ｎ），入力値の総和（Σｘ），入力値の２乗
の総和（Σx2）を求めている。
まずステップ101で、RAM（３）に設けられたメモリーM1
の内容をＸレジスタ,1をＹレジスタに格納する。ここ
で、メモリーM1の内容とはサンプル数の総和ｎであり、
初期値は０である。続いてステップ102で、入力された
データがDATAであるか、又はDELであるかを判断する。
この入力されたデータがDATAであればステップ103に進
み、DELであればステップ104に進む。ステップ103で
は、ＸレジスタにＹレジスタの値を加算し、その値をＸ
レジスタに格納している。続いてステップ105で、その
値がオーバーフローしているか否かを判断し、その結果
オーバーフローしている時はERROR表示をし、オーバー
フローしていない時はステップ106に進む。又、ステッ
プ104では、Ｘレジスタの値からＹレジスタの値を減算
し、その値をＸレジスタに格納している。続いて、ステ
ップ105では前述と同様な動作をしている。次にステッ
プ106で、前述した動作が２回目か否かを判断し、１回
目であればステップ107に進み、２回目であればステッ
プ108に進む。ステップ108では、Ｘレジスタの値をメモ
リーM2に格納し、ステップ107に進む。続いてステップ1
07で、入力データをＹレジスタ,RAM（３）に設けられた
メモリーM2の内容をＸレジスタに格納する。ここでメモ
リーM2の内容とは入力値の総和Σｘであり、初期値は０
である。続いてステップ102,ステップ103,ステップ104,
ステップ105で、前述と同様な動作をする。この時ステ
ップ105では、オーバーフローしていない時はステップ1
09に進む。ステップ109では、前述までの動作が２回目
か否かを判断し、１回目であればステップ110に進み、
２回目であればステップ111に進む。ステップ111では、
Ｘレジスタの値をメモリーM2に格納し、ステップ110に
進む。ステップ110では、入力データをＸレジスタに格
納する。続いてステップ112で、Ｘレジスタの値にＹレ
ジスタの値を乗算し、その値をＸレジスタに格納してい
る。次にステップ105では前述と同様な動作をするが、
オーバーフローしてない時はステップ113に進む。ステ
ップ113では、RAM（３）に設けられたメモリーM3の内容
をＹレジスタに格納している。ここでメモリーM3の内容
とは入力値の２乗の総和Σx2であり、初期値は０であ
る。続いてステップ102,ステップ103,ステップ104,ステ
ップ105で、前述と同様な動作をする。この時ステップ1
05では、オーバーフローしていない時はステップ114に
進む。ステップ114では、前述までの動作が２回目か否
かを判断し、１回目であればステップ115に進み、２回
目であればステップ116に進む。ステップ115では、前述
までの動作の２回目を設定し、ステップ101に戻る。ス
テップ116では、Ｘレジスタの値をメモリーM3に格納
し、次の入力データ待ちになる。
の内容をＸレジスタ,1をＹレジスタに格納する。ここ
で、メモリーM1の内容とはサンプル数の総和ｎであり、
初期値は０である。続いてステップ102で、入力された
データがDATAであるか、又はDELであるかを判断する。
この入力されたデータがDATAであればステップ103に進
み、DELであればステップ104に進む。ステップ103で
は、ＸレジスタにＹレジスタの値を加算し、その値をＸ
レジスタに格納している。続いてステップ105で、その
値がオーバーフローしているか否かを判断し、その結果
オーバーフローしている時はERROR表示をし、オーバー
フローしていない時はステップ106に進む。又、ステッ
プ104では、Ｘレジスタの値からＹレジスタの値を減算
し、その値をＸレジスタに格納している。続いて、ステ
ップ105では前述と同様な動作をしている。次にステッ
プ106で、前述した動作が２回目か否かを判断し、１回
目であればステップ107に進み、２回目であればステッ
プ108に進む。ステップ108では、Ｘレジスタの値をメモ
リーM2に格納し、ステップ107に進む。続いてステップ1
07で、入力データをＹレジスタ,RAM（３）に設けられた
メモリーM2の内容をＸレジスタに格納する。ここでメモ
リーM2の内容とは入力値の総和Σｘであり、初期値は０
である。続いてステップ102,ステップ103,ステップ104,
ステップ105で、前述と同様な動作をする。この時ステ
ップ105では、オーバーフローしていない時はステップ1
09に進む。ステップ109では、前述までの動作が２回目
か否かを判断し、１回目であればステップ110に進み、
２回目であればステップ111に進む。ステップ111では、
Ｘレジスタの値をメモリーM2に格納し、ステップ110に
進む。ステップ110では、入力データをＸレジスタに格
納する。続いてステップ112で、Ｘレジスタの値にＹレ
ジスタの値を乗算し、その値をＸレジスタに格納してい
る。次にステップ105では前述と同様な動作をするが、
オーバーフローしてない時はステップ113に進む。ステ
ップ113では、RAM（３）に設けられたメモリーM3の内容
をＹレジスタに格納している。ここでメモリーM3の内容
とは入力値の２乗の総和Σx2であり、初期値は０であ
る。続いてステップ102,ステップ103,ステップ104,ステ
ップ105で、前述と同様な動作をする。この時ステップ1
05では、オーバーフローしていない時はステップ114に
進む。ステップ114では、前述までの動作が２回目か否
かを判断し、１回目であればステップ115に進み、２回
目であればステップ116に進む。ステップ115では、前述
までの動作の２回目を設定し、ステップ101に戻る。ス
テップ116では、Ｘレジスタの値をメモリーM3に格納
し、次の入力データ待ちになる。
この様な計算機によれば、サンプル数の総和（ｎ），入
力データの総和（Σｘ），入力データの２乗の総和（Σ
x2）のすべての演算結果が、計算途中でオーバーフロー
していない時に、メモリーにこの演算結果が格納される
ことにより、退避メモリーを設けることなく、計算途中
のオーバーフロー時にメモリーに格納されていたデータ
を保持することができる。この様に、複数の異なる演算
を行なう統計計算時に、特に効果がある。
力データの総和（Σｘ），入力データの２乗の総和（Σ
x2）のすべての演算結果が、計算途中でオーバーフロー
していない時に、メモリーにこの演算結果が格納される
ことにより、退避メモリーを設けることなく、計算途中
のオーバーフロー時にメモリーに格納されていたデータ
を保持することができる。この様に、複数の異なる演算
を行なう統計計算時に、特に効果がある。
尚、上述した実施例においては、サンプル数の総和
（ｎ），入力データの総和（Σｘ），入力データの２乗
の総和（Σx2）のすべての演算を１回ずつ行い、すべて
の演算結果がオーバーフローしているか否かを判断して
いる。その後、すべての演算結果がオーバーフローして
いなければ、再度すべての演算を行ない、この結果をメ
モリーに記憶している。しかし、１回目の演算の最後に
行なう演算（上述した実施例においては入力データの２
乗の総和（Σx2））の演算結果については、オーバーフ
ローしているか否かを判断し、オーバーフローしていな
ければそのまますぐにメモリーに記憶することも可能で
ある。この場合、２回目の演算では、１回目の演算でメ
モリーに演算結果を記憶した演算については行なう必要
がない。この為、演算スピードが速くなり、プログラム
は容易になるという効果がある。
（ｎ），入力データの総和（Σｘ），入力データの２乗
の総和（Σx2）のすべての演算を１回ずつ行い、すべて
の演算結果がオーバーフローしているか否かを判断して
いる。その後、すべての演算結果がオーバーフローして
いなければ、再度すべての演算を行ない、この結果をメ
モリーに記憶している。しかし、１回目の演算の最後に
行なう演算（上述した実施例においては入力データの２
乗の総和（Σx2））の演算結果については、オーバーフ
ローしているか否かを判断し、オーバーフローしていな
ければそのまますぐにメモリーに記憶することも可能で
ある。この場合、２回目の演算では、１回目の演算でメ
モリーに演算結果を記憶した演算については行なう必要
がない。この為、演算スピードが速くなり、プログラム
は容易になるという効果がある。
［発明の効果］ 以上詳述した様に本発明によれば、演算結果がオーバー
フローしている否かを判断し、オーバーフローしていな
い時に、同一演算を複数回行ない、演算結果をメモリー
に格納することにより、退避用メモリーを設けることな
く、演算途中のオーバーフロー時に、メモリーに格納さ
れていたデータを保持することができる。
フローしている否かを判断し、オーバーフローしていな
い時に、同一演算を複数回行ない、演算結果をメモリー
に格納することにより、退避用メモリーを設けることな
く、演算途中のオーバーフロー時に、メモリーに格納さ
れていたデータを保持することができる。
第１図は本発明の実施例に係る計算機の構成を示したブ
ロック図、第２図は本発明の実施例の動作を示したフロ
ーチャート図である。 １……入力部 ２……演算回路 ３……RAM ４……ROM ８……制御回路
ロック図、第２図は本発明の実施例の動作を示したフロ
ーチャート図である。 １……入力部 ２……演算回路 ３……RAM ４……ROM ８……制御回路
フロントページの続き (72)発明者 増田 彰 東京都渋谷区渋谷１―13―９ トスバック コンピューターシステム株式会社内 (56)参考文献 特開 昭60−134975（ＪＰ，Ａ) 特開 昭57−185563（ＪＰ，Ａ)
Claims (2)
- 【請求項１】データを入力する入力手段と、 前記データに所定回数だけ所定の演算を行う演算手段
と、 前記演算による結果がオーバーフローしたか否かを決定
するオーバーフロー決定手段と、 前記演算が所定回数行われたか否かを決定する演算回数
計算手段と、 前記演算手段によって得られた演算結果を記憶する記憶
手段と、 前記演算回数計算手段により得られた演算回数が所定回
数に到達し、かつ、前記演算結果がオーバーフローして
いない第１の場合に前記演算結果を前記記憶手段に転送
する制御を行い、前記演算回数計算手段により得られた
演算回数が所定回数に到達していない第２の場合、また
は、前記演算結果がオーバーフローした第３の場合に前
記演算結果の前記記憶手段への転送を禁止する制御を行
う制御手段と を具備することを特徴とする計算機。 - 【請求項２】第１のデータを入力するステップと、 前記第１のデータに第１の演算を行うステップと、 この第１の演算を行うステップにより得られた演算結果
が、所定の容量以下であるか否かを判断するステップ
と、 この所定の容量以下であるか否かを判断するステップに
より前記演算結果が所定の容量以下であると判断された
時に、第２のデータを入力するステップと、 前記第２のデータに第２の演算を行うステップと、 この第２の演算を行うステップにより得られた演算結果
が、所定の容量以下であるか否かを判断するステップ
と、 この所定の容量以下であるか否かを判断するステップに
より前記演算結果が所定の容量以下である時に、前記第
１のデータを入力するステップと、 前記第１のデータに前記第１の演算を行うステップと、 この第１の演算を行うステップにより得られた演算結果
を第１の記憶装置に格納するステップと、 前記第２のデータを入力するステップと、 前記第２のデータに前記第２の演算を行うステップと、 この第２の演算を行うステップにより得られた演算結果
を第２の記憶装置に格納するステップとを備えた演算方
法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1221717A JPH0797313B2 (ja) | 1989-08-30 | 1989-08-30 | 計算機及びこの計算機に用いられる演算方法 |
| KR1019900013386A KR940008687B1 (ko) | 1989-08-30 | 1990-08-29 | 오버플로우 검지가능한 계산기 및 오버플로우의 결정방법 |
| GB9018865A GB2236203B (en) | 1989-08-30 | 1990-08-30 | Calculation method and calculator using the same |
| US07/574,733 US5197022A (en) | 1989-08-30 | 1990-08-30 | Overflow detection calculator and method of overflow determination |
| HK66694A HK66694A (en) | 1989-08-30 | 1994-07-14 | Calculation method and calculator using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1221717A JPH0797313B2 (ja) | 1989-08-30 | 1989-08-30 | 計算機及びこの計算機に用いられる演算方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0385632A JPH0385632A (ja) | 1991-04-10 |
| JPH0797313B2 true JPH0797313B2 (ja) | 1995-10-18 |
Family
ID=16771162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1221717A Expired - Lifetime JPH0797313B2 (ja) | 1989-08-30 | 1989-08-30 | 計算機及びこの計算機に用いられる演算方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5197022A (ja) |
| JP (1) | JPH0797313B2 (ja) |
| KR (1) | KR940008687B1 (ja) |
| GB (1) | GB2236203B (ja) |
| HK (1) | HK66694A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5905661A (en) * | 1997-06-23 | 1999-05-18 | Sun Microsystems, Inc. | Method for handling an overflow condition in a processor |
| US7149766B1 (en) * | 2002-11-12 | 2006-12-12 | Unisys Corporation | Methods for detecting overflow and/or underflow in a fixed length binary field |
| TW200611122A (en) * | 2004-09-17 | 2006-04-01 | Kinpo Elect Inc | Calculator having error notification function and method thereof |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3812470A (en) * | 1972-07-31 | 1974-05-21 | Westinghouse Electric Corp | Programmable digital signal processor |
| JPS54554A (en) * | 1977-06-03 | 1979-01-05 | Hitachi Ltd | Digital filter |
| JPS55118172A (en) * | 1979-03-03 | 1980-09-10 | Canon Inc | Electronic apparatus |
| JPS5674774A (en) * | 1979-11-22 | 1981-06-20 | Nec Corp | Arithmetic circuit with overflow detector |
| JPS57185563A (en) * | 1981-05-12 | 1982-11-15 | Casio Comput Co Ltd | Small-sized electronic calculator provided with statistic operation function |
| FR2509892B1 (fr) * | 1981-07-16 | 1986-05-09 | Ampex | Memoire de donnees a complementation selective et procede d'utilisation d'une telle memoire |
| JPS6054070A (ja) * | 1983-09-02 | 1985-03-28 | Nec Corp | 演算装置 |
| JPS6211933A (ja) * | 1985-07-09 | 1987-01-20 | Nec Corp | 演算回路 |
| US4821228A (en) * | 1986-12-24 | 1989-04-11 | Hewlett-Packard Company | Method and apparatus for computation stack recovery in a calculator |
| JPS63245518A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 除算演算装置 |
| JPH0769783B2 (ja) * | 1987-11-16 | 1995-07-31 | 日本電気株式会社 | 例外処理方式 |
| JP2600293B2 (ja) * | 1988-06-10 | 1997-04-16 | 日本電気株式会社 | オーバーフロー補正回路 |
-
1989
- 1989-08-30 JP JP1221717A patent/JPH0797313B2/ja not_active Expired - Lifetime
-
1990
- 1990-08-29 KR KR1019900013386A patent/KR940008687B1/ko not_active IP Right Cessation
- 1990-08-30 GB GB9018865A patent/GB2236203B/en not_active Expired - Fee Related
- 1990-08-30 US US07/574,733 patent/US5197022A/en not_active Expired - Lifetime
-
1994
- 1994-07-14 HK HK66694A patent/HK66694A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5197022A (en) | 1993-03-23 |
| HK66694A (en) | 1994-07-22 |
| KR910005150A (ko) | 1991-03-30 |
| KR940008687B1 (ko) | 1994-09-24 |
| GB2236203A (en) | 1991-03-27 |
| GB2236203B (en) | 1994-01-19 |
| GB9018865D0 (en) | 1990-10-17 |
| JPH0385632A (ja) | 1991-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3359393B2 (ja) | 図形データ並列処理表示装置 | |
| KR880011681A (ko) | 메모리연결형 파면어레이 프로세서 | |
| US6108722A (en) | Direct memory access apparatus for transferring a block of data having discontinous addresses using an address calculating circuit | |
| JPH0797313B2 (ja) | 計算機及びこの計算機に用いられる演算方法 | |
| JPS6343773B2 (ja) | ||
| US5893928A (en) | Data movement apparatus and method | |
| JPS6382530A (ja) | 半導体記憶装置 | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JP3058524B2 (ja) | プログラム制御装置 | |
| JPH0962633A (ja) | ネットワーク制御装置 | |
| JP3469753B2 (ja) | プロセッサの戻り番地読み出し制御方法及びプロセッサ | |
| JP2924643B2 (ja) | ディジタル信号処理方法及び装置 | |
| JPS61217834A (ja) | デ−タ処理装置 | |
| KR0145932B1 (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 | |
| US5694584A (en) | Information processing system capable of quickly processing a parameter and a command necessary for drawing processing | |
| JPH10187659A (ja) | 積和演算器 | |
| JP2000357152A (ja) | Ｄｍａ制御装置とその制御方法 | |
| JPH0512114A (ja) | キヤツシユメモリ | |
| JPH01207841A (ja) | 状態履歴記憶装置 | |
| JPS60122442A (ja) | メモリ処理装置 | |
| JPH03282977A (ja) | 画像処理装置 | |
| JPH0628133A (ja) | 情報処理装置およびその操作支援方法 | |
| JPH03218517A (ja) | 演算制御装置 | |
| JPH06332790A (ja) | メモリ空間制御方法及びメモリ装置 | |
| JPH0652099A (ja) | Ｆｉｆｏメモリ、そのアクセス制御方式及びｆｉｆｏメモリを用いた処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |