JPH06332790A - メモリ空間制御方法及びメモリ装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明の目的は、メモリ空間内でのデータ転
送の高速化を、簡単な構成とわずかなソフトウェアの変
更により達成するメモリ空間制御方法及びメモリ装置を
提供することにある。また、本発明のメモリ装置の応用
例を示す。 【構成】 前記複数のメモリ装置（２０）の相互間でデ
ータ転送を行う場合に、データ転送を行う前記相互のメ
モリ装置をアクセスするアドレスの差をオフセットアド
レスレジスタ（２３）に記憶し、該アドレスの差で一方
のメモリ装置（２０）のアドレスを加算器（２２）によ
る加算で補正しながら、メモリアレイ（２５）とデータ
転送を行い、前記相互間のデータ転送のそれぞれを１回
のメモリアクセスタイムで行うことを特徴とする。オフ
セットアドレスレジスタ（２３）が複数ある場合には、
レジスタ選択レジスタ（２４）により選択する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のメモリ装置から
なるメモリ空間を有するシステムにおけるメモリ空間制
御方法及びそれを実現するメモリ装置に関し、またダイ
レクトメモリアクセスによるデータ転送を行うシステム
のメモリ空間制御方法及びそれを実現するメモリ装置に
関するものである。

【０００２】

【従来の技術】既存のメモリ空間内でのデータ転送は、
転送元の領域からデータを読み出すメモリアクセスと、
転送先の領域にデータを書き込むメモリアクセスとを必
要とする。従って、大量のデータ転送、例えばグラフィ
ックソフトウェア等においてシステムメモリからＶＲＡ
Ｍにデータを転送する場合等では、ダイレクトメモリア
クセス（以下、ＤＭＡ）により行うが、各転送毎に２回
のメモリアクセスタイムを必要とするため、応答速度が
遅くなる。

【０００３】これを解決する１つの方法として、リード
とライトを異なるバスを介して行い、ダイレクト・メモ
リ・アクセスコントローラ（ＤＭＡＣ）内にバッファを
は設けることにより、転送速度の短縮を図る手法があ
る。しかし、この方法では、２種類のバスが必要とな
り、実用的ではない。

【０００４】一方、マルチタスクを実行するシステム等
で、システム（ＣＰＵ）内に複数の相対アドレスレジス
タを設けて、アプリケーション・プログラムを相対アド
レスで迅速に切り換える汎用性のあるシステムも考えら
れている。しかし、これは汎用性を考慮したものであっ
て、メモリアクセスタイムの低減を目的としたものでは
ない。

【０００５】

【発明が解決しようとする課題】本発明は、前記従来の
欠点を除去し、メモリ空間内でのデータ転送の高速化
を、簡単な構成とわずかなソフトウェアの変更により達
成するメモリ空間制御方法及びメモリ装置を提供する。

【０００６】

【課題を解決するための手段】この課題を解決するため
に、本発明のメモリ装置は、メモリセルと、アドレスを
変更するためのデータを記憶する記憶手段と、アドレス
と該データとを演算する演算手段とを備え、該データと
外部よりのアドレスとを演算して、前記メモリ装置内の
メモリセルへの実アドレスとすることを特徴とする。

【０００７】また、メモリセルと、アドレスを変更する
ためのデータを記憶する複数の記憶手段と、該複数の記
憶手段を選択する選択データを記憶する選択データ記憶
手段と、該選択データに基づいて、前記複数の記憶手段
の１つを選択する選択手段と、アドレスと前記選択され
たデータとを演算する演算手段とを備え、前記選択され
たデータと外部よりのアドレスとを演算して、前記メモ
リ装置内のメモリセルへの実アドレスとすることを特徴
とする。

【０００８】また、本発明のメモリ空間制御方法は、複
数のメモリ装置からなるメモリ空間を制御するメモリ空
間制御方法であって、前記複数のメモリ装置の相互間で
データ転送を行う場合に、データ転送を行う前記相互の
メモリ装置をアクセスするアドレスの差をオフセットア
ドレスとして記憶し、該オフセットアドレスの差で一方
のメモリ装置のアドレスを補正しながらデータ転送を行
い、前記相互間のデータ転送のそれぞれを１回のメモリ
アクセスタイムで行うことを特徴とする。

【０００９】ここで、前記データ転送はダイレクトメモ
リアクセスで行なわれることを特徴とする。

【００１０】

【実施例】以下、添付図面に従って、本発明の実施例を
説明する。

【００１１】図１は本実施例のメモリシステムの構成を
示すブロック図である。

【００１２】本実施例のメモリ装置２０は、システムバ
スとつながるアドレス入力回路（またはメモリ装置内で
アドレスを発生するアドレスカウンタ）２１と、メモリ
アレイ２５と、少なくとも１つのオフセットアドレスレ
ジスタ２３を含み、オフセットアドレスレジスタ２３が
複数の場合に、これを選択するレジスタ選択レジスタ２
４及び選択回路２６と、選択されたオフセットアドレス
レジスタの内容とシステムバスからのアドレス（絶対ア
ドレス）とを演算して、メモリアレイ２５へ実アドレス
として出力する演算器２２とから成る。また、オフセッ
トアドレスレジスタ２３が１つの場合には、レジスタ選
択レジスタ２４は必要としない。

【００１３】ここで、オフセットアドレスレジスタ２３
は汎用性を考えるとＲＡＭで構成して書換え可能である
ことが好ましいが、予め特定の用途に使用される場合は
ＲＯＭで構成してもよい。オフセットアドレスレジスタ
２３やレジスタ選択レジスタ２４の書換えは、Ｉ／Ｏマ
ップドＩ／ＯでもメモリマップドＩ／Ｏでも良い。

【００１４】図２は、本実施例のメモリ装置２０の２枚
（２０ａ，２０ｂ）の間でＤＭＡによるデータ転送を行
うシステムの構成を示す図である。メモリ装置Ａ（２０
ａ）とＢ（２０ｂ）とがＤＭＡコントローラ４０に共通
のシステムバスを介して接続されている。尚、図示しな
いが、制御バスは各メモリ装置に独立に接続されてい
る。

【００１５】次に、図４に従って、本実施例のメモリ間
転送の手順の一例を示す。

【００１６】まず、ステップＳ４１では、データ転送元
と転送先とのアドレスの差を計算する（予め、その差が
自明である場合は省略）。ステップＳ４２で、本実施例
のメモリ装置Ｂ２０ｂのオフセットアドレスレジスタ２
３にオフセットアドレスを設定する。ステップＳ４３，
Ｓ４４で、メモリ装置Ａ２０ａの転送データのアドレス
によって、メモリ装置Ａ２０ａへのリードとメモリ装置
Ｂ２０ｂへのライト要求をかけると、図１のメモリアク
セスタイムで、メモリ装置Ａ２０ａからメモリ装置Ｂ２
０ｂへの転送が完了する。すなわち、従来のほぼ半分の
時間でデータ転送が実行される。尚、加算器２２を減算
器に変更し、メモリ装置２０側にオフセットアドレスを
設定することも可能であることは自明である。

【００１７】このようにすると、例えばメモリ装置Ａ
（２０ａ）の斜線部からメモリ装置Ｂ（２０ｂ）の斜線
部へのデータ転送が、従来のほぼ半分の時間で行なわれ
る。この構成の場合には、ステップＳ４２でのオフセッ
トアドレスの設定は、一方のメモリ装置に対して行なわ
れてもよいし、両方のメモリ装置への設定の組み合わせ
で行ってもよい。また、オフセットの割当てを適切に選
ぶことにより、更に種々の用途が考えられる。

【００１８】図５は両方のメモリ装置への設定の手順の
一例を示すフローチャートである。この場合、システム
起動時に各オフセットアドレスレジスタ２３が適切にセ
ットされているとする。

【００１９】まず、ステップＳ６１で転送元に基づいて
分岐し、ステップＳ６２で目標のメモリボード２０のレ
ジスタ選択レジスタ２４をセットする。ステップＳ６３
で転送先に基づいて分岐し、ステップＳ６４で目標のメ
モリボード２０のレジスタ選択レジスタ２４をセットす
る。そして、ステップＳ６５，Ｓ６６でデータ転送を実
行する。

【００２０】図３は本実施例のメモリ装置２０をバンク
メモリとして使用した例を示す図である。メモリ空間５
０の斜線部でバンク切換をする場合に、本実施例のメモ
リ装置２０を使用することにより、従来のシステムソフ
トウェアでの制御やシステムとメモリとの間に余分なハ
ードウェアを設けることなく、簡単にバンク切換が可能
となる。

【００２１】以上、本実施例のメモリ装置を使用した数
例を説明したが、他の種々の利用法も考えられる。以下
に、本実施例のメモリ装置２０の使用による効果をまと
めて示す。

【００２２】（１）メモリ対メモリのＤＭＡの場合、シ
ステムからのメモリアドレスを仮想的に一致させること
によって、高速なデータ転送が可能となる。

【００２３】（２）ＲＡＭバンク方式が簡易に実現でき
るようになる。

【００２４】（３）マルチタスクシステムにおいて、各
タスク（プロセスあるいはシェルと呼ぶシステムもあ
る）のコントロールブロックあるいはデータエリアのチ
ェンジは、タスクチェンジ時にプログラム制御で行なっ
ていたが、本実施例のメモリ装置を使用することによ
り、高速なタスクスイッチングが可能となる。つまり、
各タスクのコントロールブロック、あるいはデータエリ
アの先頭アドレスをオフセットアドレスレジスタ各々設
定し、レジスタ選択レジスタの設定によってタスクスイ
ッチングが実現可能となる。

【００２５】（４）ＦＩＦＯメモリ、ＬＩＦＯメモリ、
デジタルディレイライン等で、これらをバッファメモリ
として利用して読み出し順番を変更したいときに、簡易
に実現することができる。

【００２６】（５）サイズの異なるメモリを用いる場
合、メモリの存在しないアドレス空間がメモリサイズの
差だけ存在していたが、簡易に連続したアドレス空間を
実現できる。

【００２７】（６）セグメント方式のアクセス方法で
は、疑似的なセグメントアドレスアクセス方式が可能と
なり、かつ、セグメントアドレスレジスタ数はメモリ装
置の数に比例するので、ソフトウェアの軽減と高速化が
可能となる。

【００２８】

【発明の効果】本発明により、メモリ空間内でのデータ
転送の高速化を、簡単な構成とわずかなソフトウェアの
変更により達成するメモリ空間制御方法及びメモリ装置
を提供できる。

【図面の簡単な説明】

【図１】本実施例のメモリ装置の構成を示すブロック図
である。

【図２】本実施例のメモリ装置を複数使ったＤＭＡの例
を示すブロック図である。

【図３】本実施例のメモリ装置のバンク切換に使用する
例を示す図である。

【図４】本実施例のデータ転送の手順の一例を示すフロ
ーチャートである。

【図５】本実施例のデータ転送の手順の他例を示すフロ
ーチャートである。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 メモリセルと、 アドレスを変更するためのデータを記憶する記憶手段
   と、 アドレスと該データとを演算する演算手段とを備え、 該データと外部よりのアドレスとを演算して、前記メモ
   リ装置内のメモリセルへの実アドレスとすることを特徴
   とするメモリ装置。
2. 【請求項２】 メモリセルと、 アドレスを変更するためのデータを記憶する複数の記憶
   手段と、 該複数の記憶手段を選択する選択データを記憶する選択
   データ記憶手段と、 該選択データに基づいて、前記複数の記憶手段の１つを
   選択する選択手段と、 アドレスと前記選択されたデータとを演算する演算手段
   とを備え、 前記選択されたデータと外部よりのアドレスとを演算し
   て、前記メモリ装置内のメモリセルへの実アドレスとす
   ることを特徴とするメモリ装置。
3. 【請求項３】 複数のメモリ装置からなるメモリ空間を
   制御するメモリ空間制御方法であって、 前記複数のメモリ装置の相互間でデータ転送を行う場合
   に、データ転送を行う前記相互のメモリ装置をアクセス
   するアドレスの差をオフセットアドレスとして記憶し、 該オフセットアドレスの差で一方のメモリ装置のアドレ
   スを補正しながらデータ転送を行い、 前記相互間のデータ転送のそれぞれを１回のメモリアク
   セスタイムで行うことを特徴とするメモリ空間制御方
   法。
4. 【請求項４】 前記データ転送はダイレクトメモリアク
   セスで行なわれることを特徴とする請求項３記載のメモ
   リ空間制御方法。