JPH0787669B2 - 停電検出回路 - Google Patents
停電検出回路Info
- Publication number
- JPH0787669B2 JPH0787669B2 JP62288128A JP28812887A JPH0787669B2 JP H0787669 B2 JPH0787669 B2 JP H0787669B2 JP 62288128 A JP62288128 A JP 62288128A JP 28812887 A JP28812887 A JP 28812887A JP H0787669 B2 JPH0787669 B2 JP H0787669B2
- Authority
- JP
- Japan
- Prior art keywords
- power failure
- failure detection
- printer
- level
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09B—ORGANIC DYES OR CLOSELY-RELATED COMPOUNDS FOR PRODUCING DYES, e.g. PIGMENTS; MORDANTS; LAKES
- C09B5/00—Dyes with an anthracene nucleus condensed with one or more heterocyclic rings with or without carbocyclic rings
- C09B5/02—Dyes with an anthracene nucleus condensed with one or more heterocyclic rings with or without carbocyclic rings the heterocyclic ring being only condensed in peri position
- C09B5/14—Benz-azabenzanthrones (anthrapyridones)
Landscapes
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電子式キャッシュレジスタ等のようにプリン
タを内蔵した電子機器に利用される停電検出回路に関す
る。
タを内蔵した電子機器に利用される停電検出回路に関す
る。
［従来の技術］ 一般に電子機器には停電検出回路が組込まれており、そ
の停電検出レベルは従来一定で固定されていた。このこ
とは電子式キャッシュレジスタ等のように内蔵プリンタ
例えばドットプリンタを内蔵した電子機器においても同
様である。ところがドットプリンタの場合、ヘッド電圧
として例えば20ボルトの高電圧が必要となり、これより
も低くなると印字文字が薄くなる等の不具合を生じる。
このため、この種電子機器においては、内蔵プリンタの
ヘッド電圧を確保するために一定の停電検出レベルを比
較的高レベルに設定する必要があった。
の停電検出レベルは従来一定で固定されていた。このこ
とは電子式キャッシュレジスタ等のように内蔵プリンタ
例えばドットプリンタを内蔵した電子機器においても同
様である。ところがドットプリンタの場合、ヘッド電圧
として例えば20ボルトの高電圧が必要となり、これより
も低くなると印字文字が薄くなる等の不具合を生じる。
このため、この種電子機器においては、内蔵プリンタの
ヘッド電圧を確保するために一定の停電検出レベルを比
較的高レベルに設定する必要があった。
［発明が解決しようとする問題点］ しかるに、停電検出レベルを高レベルに設定した場合に
は内蔵プリンタの非動作時に生じる停電以外の電源電圧
レベルの降下を停電とみなしてしまうことがあった。特
に、この種電子機器に内蔵プリンタとは別のプリンタな
どのオプション機器が外部接続された場合、上記オプシ
ョン機器の電源オン時に生じる電源電圧レベルの降下を
停電とみなすおそれがあった。
は内蔵プリンタの非動作時に生じる停電以外の電源電圧
レベルの降下を停電とみなしてしまうことがあった。特
に、この種電子機器に内蔵プリンタとは別のプリンタな
どのオプション機器が外部接続された場合、上記オプシ
ョン機器の電源オン時に生じる電源電圧レベルの降下を
停電とみなすおそれがあった。
そこで本発明は、内蔵プリンタの動作時に印字品質が低
下するほどヘッド電圧が降下した場合には停電検出して
安定した印字品質を確保することができ、非動作時には
重負荷により電圧降下を生じても停電として誤検出しな
いで無駄な停電処理を無くすことができ、信頼性及び実
用性を高め得る停電検出回路を提供しようとするもので
ある。
下するほどヘッド電圧が降下した場合には停電検出して
安定した印字品質を確保することができ、非動作時には
重負荷により電圧降下を生じても停電として誤検出しな
いで無駄な停電処理を無くすことができ、信頼性及び実
用性を高め得る停電検出回路を提供しようとするもので
ある。
［問題点を解決するための手段］ 本発明は、プリンタを内蔵した電子機器の停電検出回路
内蔵プリンタの安定した印字品質が得られるヘッド電圧
を確保可能な第１の停電検出レベルを設定する第１の設
定部と、重負荷により生ずる電圧降下を停電として検知
することのない前記第１の停電検出レベルよりも低い第
２の停電検出レベルを設定する第２の設定部と、内蔵プ
リンタのモータ駆動信号が入力されるモータ駆動信号入
力部と、この入力部にモータ駆動信号が入力されている
ときには第１の停電検出レベルを選択し、入力されてい
ないときには第２の停電検出レベルを選択するレベル選
択部と、この選択部により選択された停電検出レベルに
基いて停電判定を行なう停電判定部とからなるものであ
る。
内蔵プリンタの安定した印字品質が得られるヘッド電圧
を確保可能な第１の停電検出レベルを設定する第１の設
定部と、重負荷により生ずる電圧降下を停電として検知
することのない前記第１の停電検出レベルよりも低い第
２の停電検出レベルを設定する第２の設定部と、内蔵プ
リンタのモータ駆動信号が入力されるモータ駆動信号入
力部と、この入力部にモータ駆動信号が入力されている
ときには第１の停電検出レベルを選択し、入力されてい
ないときには第２の停電検出レベルを選択するレベル選
択部と、この選択部により選択された停電検出レベルに
基いて停電判定を行なう停電判定部とからなるものであ
る。
［作用］ このような構成の本発明であれば、内蔵プリンタの動作
時にはこのプリンタの安定した印字品質が得られるヘッ
ド電圧を確保可能な第１の停電検出レベルで停電判定が
行われるので、印字品質が低下するまで電源電圧が降下
した場合には停電が検出される。一方、内蔵プリンタの
非動作時には重負荷により生ずる電圧降下を停電として
検知することのない前記第１の停電検出レベルよりも低
い第２の停電検出レベルで停電判定が行われるので、重
負荷により電圧降下が生じても停電として誤検出される
ことはない。
時にはこのプリンタの安定した印字品質が得られるヘッ
ド電圧を確保可能な第１の停電検出レベルで停電判定が
行われるので、印字品質が低下するまで電源電圧が降下
した場合には停電が検出される。一方、内蔵プリンタの
非動作時には重負荷により生ずる電圧降下を停電として
検知することのない前記第１の停電検出レベルよりも低
い第２の停電検出レベルで停電判定が行われるので、重
負荷により電圧降下が生じても停電として誤検出される
ことはない。
［実施例］ 以下、本発明を電子式キャッシュレジスタ等のドットプ
リンタ内蔵型の電子機器に適用した一実施例について図
面を参照しながら説明する。
リンタ内蔵型の電子機器に適用した一実施例について図
面を参照しながら説明する。
第１図は本実施例の回路構成図、第２図は第１図中のポ
イント（ａ）〜（ｆ）における信号波形図である。第１
図においてI1は電源入力端子であり、この端子I1には第
１のツェナダイオードZD1と第２のツェナダイオードZD2
の各カソードが並列に接続されている。第１のツェナダ
イオードZD1は、ツェナ電圧V1として内蔵プリンタのヘ
ッド電圧の最低動作レベル例えば20ボルトが設定されて
おり、そのアノードはインバータ用集積回路IC1の入力
端子に接続されている。第２のツェナダイオードZD2
は、ツェナ電圧V2として上記第１のツェナダイオードZD
1のツェナ電圧V1よりも低い例えば12ボルトが設定され
ており、そのアノードはPNP型の第１のトランジスタQ1
のエミッタに接続されている。上記トランジスタQ1のエ
ミッタ・ベース間には抵抗R1が介在されており、ベース
は抵抗R2を介してNPN型の第２のトランジスタQ2のコレ
クタに接続している。また、上記第１のトランジスタQ1
のコレクタには前記インバータ用集積回路IC1の入力端
子が接続されている。
イント（ａ）〜（ｆ）における信号波形図である。第１
図においてI1は電源入力端子であり、この端子I1には第
１のツェナダイオードZD1と第２のツェナダイオードZD2
の各カソードが並列に接続されている。第１のツェナダ
イオードZD1は、ツェナ電圧V1として内蔵プリンタのヘ
ッド電圧の最低動作レベル例えば20ボルトが設定されて
おり、そのアノードはインバータ用集積回路IC1の入力
端子に接続されている。第２のツェナダイオードZD2
は、ツェナ電圧V2として上記第１のツェナダイオードZD
1のツェナ電圧V1よりも低い例えば12ボルトが設定され
ており、そのアノードはPNP型の第１のトランジスタQ1
のエミッタに接続されている。上記トランジスタQ1のエ
ミッタ・ベース間には抵抗R1が介在されており、ベース
は抵抗R2を介してNPN型の第２のトランジスタQ2のコレ
クタに接続している。また、上記第１のトランジスタQ1
のコレクタには前記インバータ用集積回路IC1の入力端
子が接続されている。
I2は内蔵プリンタのモータ駆動信号の入力端子であり、
この端子I2には第２のインバータ用集積回路IC2の入力
端子が接続されている。上記インバータ用集積回路IC2
の入力端子が接続されている。上記インバータ用集積回
路IC2の出力端子には抵抗R3を介して前記第２のトラン
ジスタQ2のベースが接続されている。上記第２のトラン
ジスタQ2のエミッタは接地されており、ベース・エミッ
タ間には抵抗R4が介在されている。
この端子I2には第２のインバータ用集積回路IC2の入力
端子が接続されている。上記インバータ用集積回路IC2
の入力端子が接続されている。上記インバータ用集積回
路IC2の出力端子には抵抗R3を介して前記第２のトラン
ジスタQ2のベースが接続されている。上記第２のトラン
ジスタQ2のエミッタは接地されており、ベース・エミッ
タ間には抵抗R4が介在されている。
前記第１のインバータ用集積回路IC1には抵抗R5および
コンデンサＣの各値によって決められるスレッシュホー
ルドレベルSHが設定されており、その出力端子は停電検
出信号の出力端子PFに接続している。
コンデンサＣの各値によって決められるスレッシュホー
ルドレベルSHが設定されており、その出力端子は停電検
出信号の出力端子PFに接続している。
次に、電源入力端子I1および信号入力端子I2に第２図中
（ａ）および（ｄ）に示す計時的変化をとる電源電圧お
よびモータ駆動信号が供給された場合の本実施例回路の
動作について説明する。すなわち、時点t0において電源
電圧が入力され、その電圧レベルが第1,第２のツェナダ
イオードZD1,ZD2のツェナ電圧V1,V2に達すると、各ダイ
オードZD1,ZD2のカソードに同図中（ｂ），（ｃ）に示
す波形の電圧が出力される。なお、上記出力（ｂ）の電
圧レベルV4は［V3−V1］となり、出力（ｃ）の電圧レベ
ルV5は［V3−V2］となる。そして、電源電圧入力時には
モータ駆動信号がLOWレベル（停止指令）なので第２の
トランジスタQ2がオンであり、これにより第１のトラン
ジスタQ1もオンである。したがって第２のツェナダイオ
ードZD2の出力（ｃ）が選択され、この出力（ｃ）がイ
ンバータ用集積回路IC1への入力（ｅ）ととなる。その
結果、時点t1において上記入力（ｅ）がインバータ用集
積回路IC1のスレッシュホールドレベルSHに達すると、
この回路IC1の出力が反転してLOWレベルの停電検出波形
（ｆ）となる。
（ａ）および（ｄ）に示す計時的変化をとる電源電圧お
よびモータ駆動信号が供給された場合の本実施例回路の
動作について説明する。すなわち、時点t0において電源
電圧が入力され、その電圧レベルが第1,第２のツェナダ
イオードZD1,ZD2のツェナ電圧V1,V2に達すると、各ダイ
オードZD1,ZD2のカソードに同図中（ｂ），（ｃ）に示
す波形の電圧が出力される。なお、上記出力（ｂ）の電
圧レベルV4は［V3−V1］となり、出力（ｃ）の電圧レベ
ルV5は［V3−V2］となる。そして、電源電圧入力時には
モータ駆動信号がLOWレベル（停止指令）なので第２の
トランジスタQ2がオンであり、これにより第１のトラン
ジスタQ1もオンである。したがって第２のツェナダイオ
ードZD2の出力（ｃ）が選択され、この出力（ｃ）がイ
ンバータ用集積回路IC1への入力（ｅ）ととなる。その
結果、時点t1において上記入力（ｅ）がインバータ用集
積回路IC1のスレッシュホールドレベルSHに達すると、
この回路IC1の出力が反転してLOWレベルの停電検出波形
（ｆ）となる。
この状態で、時点t2においてモータ駆動信号（ｄ）がHI
GHレベル（駆動指令）になると第２のトランジスタQ2が
オフとなるので第１のトランジスタQ1もオフする。した
がって第１のツェナダイオードZD1の出力（ｂ）が選択
され、この出力（ｂ）がインバータ用集積回路IC1への
入力（ｅ）となる。
GHレベル（駆動指令）になると第２のトランジスタQ2が
オフとなるので第１のトランジスタQ1もオフする。した
がって第１のツェナダイオードZD1の出力（ｂ）が選択
され、この出力（ｂ）がインバータ用集積回路IC1への
入力（ｅ）となる。
その後、時点t3においてモータ駆動信号がLOWレベルに
なると、第1,第２のトランジスタQ1,Q2がオンすること
によりインバータ用集積回路IC1への入力（ｅ）として
第２のツェナダイオードZD2の出力（ｃ）が選択され
る。
なると、第1,第２のトランジスタQ1,Q2がオンすること
によりインバータ用集積回路IC1への入力（ｅ）として
第２のツェナダイオードZD2の出力（ｃ）が選択され
る。
時点t4からt5にかけては、内蔵プリンタの運転停止時に
おいて例えば本実施例の電子機器に外部接続されたプリ
ンタなどのオプション機器の起動により電源電圧レベル
（ａ）が落込んだ場合を示している。
おいて例えば本実施例の電子機器に外部接続されたプリ
ンタなどのオプション機器の起動により電源電圧レベル
（ａ）が落込んだ場合を示している。
そして、時点t6において電源がオフし、時点t7において
インバータ用集積回路IC1の入力（ｅ）がインバータ用
集積回路IC1のスレッシュホールドレベルSHまで低下す
ると、この回路IC1の出力（ｆ）が反転する。このと
き、インバータ用集積回路IC1の入力（ｅ）としてはモ
ータ駆動信号がLOWレベルであるのでツェナダイオードZ
D2の出力（ｃ）が選択されている。
インバータ用集積回路IC1の入力（ｅ）がインバータ用
集積回路IC1のスレッシュホールドレベルSHまで低下す
ると、この回路IC1の出力（ｆ）が反転する。このと
き、インバータ用集積回路IC1の入力（ｅ）としてはモ
ータ駆動信号がLOWレベルであるのでツェナダイオードZ
D2の出力（ｃ）が選択されている。
このように本実施例においては、モータ駆動時すなわち
モータ駆動信号（ｄ）がHIGHレベルの場合にツェナ電圧
V1として内蔵プリンタのヘッドの最低動作レベルが設定
された第１のツェナダイオードZD1の出力（ｂ）が停電
検出レベルとして選択され、インバータ用集積回路IC1
に供給される。したがって、このときに電源電圧レベル
（ａ）が最低動作レベルV1を下回った場合には停電検出
がかかり、プリンタの印字動作が停止する。その結果、
プリンタのヘッド電圧を充分に確保することができ、安
定な印字動作が可能となる。
モータ駆動信号（ｄ）がHIGHレベルの場合にツェナ電圧
V1として内蔵プリンタのヘッドの最低動作レベルが設定
された第１のツェナダイオードZD1の出力（ｂ）が停電
検出レベルとして選択され、インバータ用集積回路IC1
に供給される。したがって、このときに電源電圧レベル
（ａ）が最低動作レベルV1を下回った場合には停電検出
がかかり、プリンタの印字動作が停止する。その結果、
プリンタのヘッド電圧を充分に確保することができ、安
定な印字動作が可能となる。
一方、モータ停止時すなわちモータ駆動信号（ｄ）がLO
Wレベルの場合にはツェナ電圧V2として第１のツェナダ
イオードZD1のツェナ電圧V1よりも低い電圧レベルが設
定された第２のツェナダイオードZD2の出力（ｃ）が停
電検出レベルとして選択され、インバータ用集積回路IC
1に供給される。したがって、このときにオプション機
器の起動等により電源電圧レベル（ａ）が落込んでも、
その落込みが電圧レベルV5＝V3−V2の範囲内であれば停
電検出はかからない。ところが、停電検出レベルとして
ヘッド電圧を考慮した第１のツェナダイオードZD1の出
力（ｂ）を選択すると、落込みがV5の範囲内であっても
停電検出がかかるおそれがある。その結果、内蔵プリン
タ停止時において、停電以外の電圧レベルの落込みに誤
動作するおそれがなくなり、信頼性の向上をはかり得、
実用性が高められる。
Wレベルの場合にはツェナ電圧V2として第１のツェナダ
イオードZD1のツェナ電圧V1よりも低い電圧レベルが設
定された第２のツェナダイオードZD2の出力（ｃ）が停
電検出レベルとして選択され、インバータ用集積回路IC
1に供給される。したがって、このときにオプション機
器の起動等により電源電圧レベル（ａ）が落込んでも、
その落込みが電圧レベルV5＝V3−V2の範囲内であれば停
電検出はかからない。ところが、停電検出レベルとして
ヘッド電圧を考慮した第１のツェナダイオードZD1の出
力（ｂ）を選択すると、落込みがV5の範囲内であっても
停電検出がかかるおそれがある。その結果、内蔵プリン
タ停止時において、停電以外の電圧レベルの落込みに誤
動作するおそれがなくなり、信頼性の向上をはかり得、
実用性が高められる。
また、従来においてオプション機器の起動等による電圧
レベルの低下を抑制するために電源容量を拡大すること
により誤動作を低減させることが可能であるが、本実施
例を適用することにより特にその必要もなくなる。
レベルの低下を抑制するために電源容量を拡大すること
により誤動作を低減させることが可能であるが、本実施
例を適用することにより特にその必要もなくなる。
［発明の効果］ 以上詳述したように、本発明によれば、内蔵プリンタの
動作時に印字品質が低下するほどヘッド電圧が降下した
場合には停電検出するので安定した印字品質を確保する
ことができ、非動作時には重負荷により電圧降下を生じ
ても停電として誤検出しないので無駄な停電処理を無く
すことができ、信頼性及び実用性を高め得る停電検出回
路を提供できる。
動作時に印字品質が低下するほどヘッド電圧が降下した
場合には停電検出するので安定した印字品質を確保する
ことができ、非動作時には重負荷により電圧降下を生じ
ても停電として誤検出しないので無駄な停電処理を無く
すことができ、信頼性及び実用性を高め得る停電検出回
路を提供できる。
第１図は本実施例の回路構成図、第２図は同実施例にお
ける回路主要部の信号波形図である。 ZD1,ZD2……ツェナダイオード、Q1,Q2……トランジス
タ、IC1,IC2……インバータ用集積回路。
ける回路主要部の信号波形図である。 ZD1,ZD2……ツェナダイオード、Q1,Q2……トランジス
タ、IC1,IC2……インバータ用集積回路。
Claims (1)
- 【請求項１】プリンタを内蔵した電子機器の停電検出回
路において、前記プリンタの安定した印字品質が得られ
るヘッド電圧を確保可能な第１の停電検出レベルを設定
する第１の設定部と、重負荷により生ずる電圧降下を停
電として検知することのない前記第１の停電検出レベル
よりも低い第２の停電検出レベルを設定する第２の設定
部と、前記プリンタのモータ駆動信号が入力されるモー
タ駆動信号入力部と、この入力部に前記モータ駆動信号
が入力されているときには前記第１の停電検出レベルを
選択し、入力されていないときには前記第２の停電検出
レベルを選択するレベル選択部と、この選択部により選
択された停電検出レベルに基いて停電判定を行う停電判
定部とを具備したことを特徴とする停電検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288128A JPH0787669B2 (ja) | 1987-11-13 | 1987-11-13 | 停電検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288128A JPH0787669B2 (ja) | 1987-11-13 | 1987-11-13 | 停電検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01129714A JPH01129714A (ja) | 1989-05-23 |
| JPH0787669B2 true JPH0787669B2 (ja) | 1995-09-20 |
Family
ID=17726171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62288128A Expired - Fee Related JPH0787669B2 (ja) | 1987-11-13 | 1987-11-13 | 停電検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787669B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0352511A (ja) * | 1989-07-19 | 1991-03-06 | Tokyo Electric Co Ltd | 停電検出回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5190452A (ja) * | 1975-02-05 | 1976-08-07 | ||
| JPS5875418A (ja) * | 1981-10-30 | 1983-05-07 | 株式会社日立製作所 | 電源装置の過大電流検出方式 |
| JPS59176328U (ja) * | 1983-05-12 | 1984-11-26 | 横河電機株式会社 | 停電検出回路 |
| JPS59220816A (ja) * | 1983-05-27 | 1984-12-12 | Hitachi Ltd | 過電流検出方式 |
| JPS6049417A (ja) * | 1983-08-29 | 1985-03-18 | Nec Corp | 過電流検出回路 |
| JPS6375877U (ja) * | 1986-11-07 | 1988-05-20 |
-
1987
- 1987-11-13 JP JP62288128A patent/JPH0787669B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01129714A (ja) | 1989-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3939399A (en) | Power circuit with shunt transistor | |
| US6509767B2 (en) | Wake-up circuit | |
| JPS6126319B2 (ja) | ||
| EP0238803B1 (en) | Stabilized power-supply circuit | |
| JPH0787669B2 (ja) | 停電検出回路 | |
| US4951235A (en) | Option unit detecting apparatus for electronic equipment | |
| US5852377A (en) | Reset circuit for ensuring proper reset when used with decaying power supplies | |
| CN110264973B (zh) | 偏压自恢复电路和偏压自恢复电路的驱动方法 | |
| EP0369782A2 (en) | Drive circuit for operating an appliance such as a printer | |
| JP2682699B2 (ja) | 駆動回路 | |
| JPH069553Y2 (ja) | 電源回路 | |
| JPH08321760A (ja) | バイアス電流制御回路 | |
| KR950008984Y1 (ko) | 프린터의 헤드전원 제어회로 | |
| JP2780314B2 (ja) | Ｄｃ―ｄｃコンバータ | |
| JP3133879B2 (ja) | 電子機器 | |
| JP2784274B2 (ja) | 電源保護装置 | |
| JP3096676B2 (ja) | 電源回路 | |
| JPH0735786A (ja) | 電圧低下検出装置 | |
| JPH08139581A (ja) | 電源制御回路 | |
| JPS6126117A (ja) | 定電流発生回路 | |
| JPH0548421A (ja) | 近接スイツチ | |
| JPH0614587A (ja) | 高負荷ドライブ回路 | |
| JPH0734623B2 (ja) | バッテリ電源供給回路 | |
| JPH07154965A (ja) | Ｐｗｍ制御回路 | |
| JPH066625Y2 (ja) | 負荷駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |