JPH0787241A - 複合画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】スキャナ部、プリンタ部等のコネクタを専用コ
ントローラボードに搭載することができるようにする。 【構成】専用インタフェース部１３６及びプリンタコン
トロールユニット部１４４を備えたホスト部１３３と、
該ホスト部１３３に専用インタフェース１５１を介して
接続され、スキャナ部１３１及びプリンタ部１３２を備
えた複合画像処理装置の本体１０１とを有する。また、
前記スキャナ部１３１は、画像読取部１４１と、画像処
理部１４２と、画像処理が施された画像データを格納す
るためのラインメモリと、該ラインメモリから読み出さ
れた読出データをシリアル化するパラレル／シリアル変
換回路と、シリアル化されたデータをホスト部１３３に
転送するインタフェース部１４３とを備える。したがっ
て、データ線などが少なくなるので、コネクタを容易に
複合画像処理装置に実装することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複写機、ファクシミ
リ、スキャナ（画像読取装置）、プリンタ等の機能を備
えた複合画像処理装置に関するものである。

【０００２】

【従来の技術】従来、複写機、ファクシミリ、スキャ
ナ、プリンタ等はそれぞれ独立した装置として構成さ
れ、複写機及びファクシミリにおいては、装置自体で各
機能を備え、スキャナ及びプリンタにおいてはパソコ
ン、ワークステーション等のホストに接続することによ
って各機能を備えるようになっている。

【０００３】図２は従来のスキャナとホストの間の接続
状態を示す図である。図において、１１はスキャナ、１
２はホスト、１３は原稿の画像を読み取る画像読取部、
１４は該画像読取部１３が読み取ることによって得られ
た画像データに、２値化処理、ディザ処理、誤差拡散処
理、階調（２５６階調、６４階調、１６階調等）処理等
の画像処理を施す画像処理部、１５は前記スキャナ１１
側に配設されたインタフェース部、１６はホスト１２側
に配設されたインタフェース部、１７は前記インタフェ
ース部１５，１６間を接続し、セントロニクスインタフ
ェース、ＳＣＳＩインタフェース、ＲＳ２３２Ｃインタ
フェース等から成る汎用（はんよう）インタフェースで
ある。

【０００４】図３は従来のプリンタとホストの間の接続
状態を示す図である。図において、１２はホスト、１６
は該ホスト１２側に配設されたインタフェース部、２１
はプリンタ、２２は前記ホスト１２から送られた印字デ
ータをイメージデータに展開するプリンタコントロール
ユニット部、２３は該プリンタコントロールユニット部
２２から転送されたプリンタデータによって印刷を行う
プリンタエンジン部、２４は前記プリンタ２１側に配設
されたインタフェース部、１７は前記インタフェース部
１６，２４間を接続し、セントロニクスインタフェー
ス、ＳＣＳＩインタフェース、ＲＳ２３２Ｃインタフェ
ース等から成る汎用インタフェースである。

【０００５】次に、複写機、ファクシミリ、スキャナ、
プリンタ等の機能を備えた複合画像処理装置について説
明する。図４は従来の複合画像処理装置のブロック図で
ある。図において、３１はスキャナ部、３２はプリンタ
部、３３はホスト部、３４は該ホスト部３３に配設され
た専用コントローラボード、３６は該専用コントローラ
ボード３４に配設されたスキャナインタフェース部、３
７は前記専用コントローラボード３４に配設されたプリ
ンタインタフェース部、３８は前記専用コントローラボ
ード３４に配設されたファクシミリ機能部である。

【０００６】また、４１は原稿の画像を読み取る画像読
取部、４２は該画像読取部４１が読み取ることによって
得られた画像データに、２値化処理、ディザ処理、誤差
拡散処理、階調処理等の画像処理を施す画像処理部、４
３はスキャナ部３１側に配設されたインタフェース部、
４４はホスト部３３から送られた印字データをイメージ
データに展開するプリンタコントロールユニット部、４
５は該プリンタコントロールユニット部４４から転送さ
れたプリンタデータによって印刷を行うプリンタエンジ
ン部、４６はプリンタ部３２側に配設されたインタフェ
ース部、４７は前記ファクシミリ機能部３８に接続され
たハンドセット、４８は前記ファクシミリ機能部３８に
接続された電話回線である。

【０００７】さらに、５１は前記スキャナ部３１のイン
タフェース部４３と専用コントローラボード３４のスキ
ャナインタフェース部３６を接続し、セントロニクスイ
ンタフェース、ＳＣＳＩインタフェース、ＲＳ２３２Ｃ
インタフェース等から成る汎用インタフェース、５２は
前記専用コントローラボード３４のプリンタインタフェ
ース部３７とプリンタ部３２のインタフェース部４６を
接続し、セントロニクスインタフェース、ＳＣＳＩイン
タフェース、ＲＳ２３２Ｃインタフェース等から成る汎
用インタフェースである。

【０００８】この場合、前記ホスト部３３に専用コント
ローラボード３４が配設され、ホスト部３３の図示しな
いバスに接続され、また、専用コントローラボード３４
はファクシミリ機能部３８を搭載していて、該ファクシ
ミリ機能部３８をハンドセット４７及び電話回線４８に
接続することができる。

【０００９】

【発明が解決しようとする課題】しかしながら、前記従
来の複合画像処理装置においては、第１に、専用コント
ローラボード３４にスキャナインタフェース部３６用の
図示しないコネクタ、プリンタインタフェース部３７用
の図示しないコネクタ、ハンドセット４７用の図示しな
いコネクタ（モジュラージャック）及び電話回線４８用
の図示しないコネクタ（モジュラージャック）を実装す
ることはスペース上困難である。

【００１０】例えば、あるパソコン用の標準インタフェ
ースボードにおいて、コネクタを実装することができる
スペースは幅が約１３〔ｍｍ〕、長さが約１００〔ｍ
ｍ〕であり、前記標準インタフェースボードに２５極の
ＲＳ２３２Ｃインタフェース用のコネクタを２個以上搭
載することはできない。また、ＳＣＳＩインタフェース
用又はセントロニクスインタフェース用のコネクタの場
合、更に極数が多くなるので、２個以上搭載することが
できない。

【００１１】第２に、前記スキャナ部３１において、画
像を読み取ることによって得られた画像データは画像処
理が施されて８ビットのパラレルの画像データに変換さ
れ、該画像データは汎用インタフェース５１を介してホ
スト部３３に転送されるようになっている。そして、こ
の場合、送信データやプリンタデータなどの各種のデー
タがホスト部３３による命令を介在させてハンドシェイ
クによって転送されるようになっているので、データの
転送速度が低くなってしまい、さらに、ホスト部３３の
処理能力が低い場合にはデータの転送速度が一層低くな
ってしまう。

【００１２】したがって、スキャナ部３１はホスト部３
３にデータをわずかに転送するたびに画像読取部４１に
よる画像の読取りを中止し、データの転送が可能になる
のを待機するようになっている。この場合、高速で画像
の読取りが可能な画像読取部４１を使用してもデータを
転送するために時間がかかってしまい、画像読取部４１
の能力を十分に生かすことができない。

【００１３】また、画像読取部４１による画像の読取り
を中止すると画像品位が低下してしまう。例えば、画像
読取部４１の読取系の解像度が４００〔ＤＰＩ〕である
場合、１ラインの幅は ２５．４〔ｍｍ〕／４００〔ＤＰＩ〕＝０．０６３５〔ｍｍ〕 になる。

【００１４】したがって、読取系を移動させて画像を読
み取るようにした画像読取部４１において、画像の読取
りを中止する場合、読取系を０．０６３５〔ｍｍ〕の精
度で停止させ、再び読取系の移動を開始させる必要があ
る。また、原稿を搬送して画像を読み取るようにしたも
のにおいては、原稿を０．０６３５〔ｍｍ〕の精度で停
止させ、再び原稿の搬送を開始させる必要がある。

【００１５】ところが、スキャナ部３１には図示しない
ギヤの遊びやバックラッシュなどが存在しており、停止
精度を維持することができず、例えば、１ライン分の画
像を読み取ることができないことがある。第３に、スキ
ャナ部３１のインタフェース部４３に８本のデータ線
が、また、プリンタ部３２のインタフェース部４６に８
本のデータ線が必要であるとともに、前記データ線をシ
ールドするための１６本のＧＮＤ線や制御信号線などが
必要である。したがって、データ線、ＧＮＤ線、制御信
号線等が多くなり、それに伴い、インタフェースケーブ
ルの芯（しん）数も多くなってしまう。その結果、イン
タフェースケーブルが太くなり、曲がりにくくなって取
扱いが困難になる。

【００１６】また、データ線や制御信号線などが多いと
インタフェースドライバも多くなり、その分コストが高
くなってしまう。本発明は、前記従来の複合画像処理装
置の問題点を解決して、スキャナ部、プリンタ部等のコ
ネクタを専用コントローラボードに搭載することがで
き、データの転送速度を高くして画像品位を向上させる
ことができ、インタフェースケーブルが太くなることが
ない複合画像処理装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】そのために、本発明の複
合画像処理装置においては、専用インタフェース部及び
プリンタコントロールユニット部を備えたホスト部と、
該ホスト部に専用インタフェースを介して接続され、プ
リンタ部を備えた複合画像処理装置の本体とを有する。

【００１８】前記スキャナ部は、画像読取部と、該画像
読取部が読み取ることによって得られた画像データに画
像処理を施す画像処理部と、画像処理が施された画像デ
ータを格納するためのラインメモリと、該ラインメモリ
から読み出された読出データをシリアル化するパラレル
／シリアル変換回路と、シリアル化されたデータをホス
ト部に転送するインタフェース部とを備える。

【００１９】本発明の他の複合画像処理装置において
は、前記プリンタコントロールユニット部は、印字デー
タに基づいて展開されたイメージデータをシリアル化す
るパラレル／シリアル変換回路を備える。本発明の更に
他の複合画像処理装置においては、前記ラインメモリは
対になっており、書込みと読出しが交互に行われる。

【００２０】

【作用】本発明によれば、前記のように複合画像処理装
置においては、専用インタフェース部及びプリンタコン
トロールユニット部を備えたホスト部と、該ホスト部に
専用インタフェースを介して接続され、スキャナ部及び
プリンタ部を備えた複合画像処理装置の本体とを有す
る。したがって、スキャナ部において画像を読み取るこ
とによって得られた画像データは送信データとして専用
インタフェースを介してホスト部に転送され、一方、ホ
スト部において展開されたイメージデータはプリンタデ
ータとして専用インタフェースを介してプリンタ部に転
送される。

【００２１】また、前記スキャナ部は、画像読取部と、
該画像読取部が読み取ることによって得られた画像デー
タに画像処理を施す画像処理部と、画像処理が施された
画像データを格納するためのラインメモリと、該ライン
メモリから読み出された読出データをシリアル化するパ
ラレル／シリアル変換回路と、シリアル化されたデータ
をホスト部に転送するインタフェース部とを備える。

【００２２】したがって、画像処理が施された画像デー
タはラインメモリに格納され、該ラインメモリから読み
出された読出データがパラレル／シリアル変換回路によ
ってシリアル化され、シリアル化されたデータが専用イ
ンタフェースを介してホスト部に転送される。本発明の
他の複合画像処理装置においては、前記プリンタコント
ロールユニット部は、印字データに基づいて展開された
イメージデータをシリアル化するパラレル／シリアル変
換回路を備える。この場合、シリアル化されたプリンタ
データは、専用インタフェースを介してプリンタ部に転
送される。

【００２３】本発明の更に他の複合画像処理装置におい
ては、前記ラインメモリは対になっており、書込みと読
出しが交互に行われる。この場合、例えば、画像処理部
における解像度変換などの画像処理によって画像データ
信号の出力が不揃（ふぞろ）いになっても、ラインメモ
リから読出データ信号を揃えて読み出すことができる。

【００２４】

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示す複
合画像処理装置のブロック図である。図において、１０
１は複合画像処理装置の本体、１３１はスキャナ部、１
３２はプリンタ部、１３３はホスト部、１３４は該ホス
ト部１３３に配設された専用コントローラボード、１３
６は該専用コントローラボード１３４に配設された専用
インタフェース部、１４４は前記専用コントローラボー
ド１３４に配設され、ホスト部１３３から送られた印字
データをイメージデータに展開するプリンタコントロー
ルユニット部、１３８は前記専用コントローラボード１
３４に配設されたファクシミリ機能部である。

【００２５】また、１４１は原稿の画像を読み取る画像
読取部、１４２は該画像読取部１４１から送られた画像
データに、２値化処理、ディザ処理、誤差拡散処理、階
調（２５６階調、６４階調、１６階調等）処理等の画像
処理を施す画像処理部、１０２はデータ転送用パラレル
／シリアル変換部、１４３はスキャナ部１３１に配設さ
れたインタフェース部、１４５は前記プリンタコントロ
ールユニット部１４４から転送されたプリンタデータに
よって印刷を行うプリンタエンジン部、１４７は前記フ
ァクシミリ機能部１３８に接続されたハンドセット、１
４８は前記ファクシミリ機能部１３８に接続された電話
回線、１５１は前記スキャナ部１３１とホスト部１３３
を接続する専用インタフェースである。

【００２６】前記スキャナ部１３１の画像読取部１４１
が画像を読み取ることによって得られた画像データは画
像処理部１４２に送られ、該画像処理部１４２において
画像処理が施される。そして、画像処理が施された画像
データはデータ転送用パラレル／シリアル変換部１０２
に送られてシリアル化され、シリアル階調データとなっ
てインタフェース部１４３に送られる。さらに、該イン
タフェース部１４３から専用インタフェース１５１を介
して専用コントローラボード１３４の専用インタフェー
ス部１３６に送信データが転送される。

【００２７】そして、専用コントローラボード１３４に
おいては、専用インタフェース部１３６に転送された送
信データを受信データとして読み込み、パラレル化し、
図示しないメモリ、ハードディスク等に格納する。一
方、プリンタコントロールユニット部１４４は印字デー
タをホスト部１３３から受けると前記印字データを図示
しないメモリにイメージデータ（ビットマップ）として
展開し、該イメージデータをシリアル化してプリンタデ
ータとし、専用インタフェース部１３６を介して本体１
０１に送る。

【００２８】該本体１０１はインタフェース部１４３を
介して前記プリンタデータを受けると、該プリンタデー
タをプリンタエンジン部１４５に送り、該プリンタエン
ジン部１４５は印刷を行う。次に、前記データ転送用パ
ラレル／シリアル変換部１０２の詳細について説明す
る。

【００２９】図５は本発明の実施例におけるデータ転送
用パラレル／シリアル変換部のブロック図、図６は本発
明の実施例における読出クロック作成回路の説明図、図
７は本発明の実施例における読出クロック作成回路のタ
イムチャートである。図において、１０２はデータ転送
用パラレル／シリアル変換部、１４１はイメージセンサ
１０３及びＡ／Ｄ変換器１０４から成る画像読取部、１
４２は画像処理部である。

【００３０】前記イメージセンサ１０３が原稿の画像を
読み取ると、画像データがアナログ画信号ＳＧ１として
発生させられる。該アナログ画信号ＳＧ１はＡ／Ｄ変換
器１０４において６ビットで６４階調のデジタル信号Ｓ
Ｇ２に変換され、該デジタル信号ＳＧ２は画像処理部１
４２に入力される。該画像処理部１４２は前記デジタル
信号ＳＧ２にγ補正や解像度変換などの画像処理を施し
た後、２値化処理、ディザ処理、誤差拡散処理、階調処
理等の画像処理を施して２値データ又は多値の階調デー
タから成る画像データを画像データ信号ＳＧ３として発
生させる。次に、該画像データ信号ＳＧ３は画像用クロ
ックＣＬＫ１に同期させられてデータ転送用パラレル／
シリアル変換部１０２に対して出力される。なお、本実
施例において、前記画像データ信号ＳＧ３は８ビットの
画像データから成る。

【００３１】前記データ転送用パラレル／シリアル変換
部１０２はセレクタ１０６を有し、前記画像処理部１４
２がデータ転送用パラレル／シリアル変換部１０２に対
して出力した画像データ信号ＳＧ３は前記セレクタ１０
６に入力される。そして、該セレクタ１０６には第１、
第２のラインメモリ１０８，１０９が接続され、前記セ
レクタ１０６に入力された画像データ信号ＳＧ３の出力
に対応させて、１ライン分の画像データが破線で示すラ
インＷ１，Ｗ２に沿って第１、第２のラインメモリ１０
８，１０９に書き込まれる。

【００３２】ところで、画像用クロックＣＬＫ１は図示
しないカウンタによって構成された書込アドレス発生器
１１５に入力される。該書込アドレス発生器１１５は画
像用クロックＣＬＫ１のカウント値をアドレスとして書
込アドレス信号ＡＤ１を発生させ、セレクタ１１６，１
１７を介して第１、第２のラインメモリ１０８，１０９
に対して交互に出力する。そして、前記画像データは図
示しないＲＤ／ＷＲ制御信号の書込用パルスの出力によ
って、前記書込アドレス信号ＡＤ１が示す第１、第２の
ラインメモリ１０８，１０９のアドレスに書き込まれ
る。この場合、前記書込用パルスは、前記画像用クロッ
クＣＬＫ１のタイミングを調整することによって発生さ
せられ、所定のタイミングで第１、第２のラインメモリ
１０８，１０９に入力される。

【００３３】ところで、前述したように、前記セレクタ
１０６に入力された画像データ信号ＳＧ３の出力に対応
させて、１ライン分の画像データが破線で示すラインＷ
１，Ｗ２に沿って第１、第２のラインメモリ１０８，１
０９に交互に書き込まれる。なお、ページの先頭におい
ては、第１、第２のラインメモリ１０８，１０９の両方
に画像データを書き込むようにする。

【００３４】したがって、第１、第２のラインメモリ１
０８，１０９の一方を画像データの書込用として使用し
ている間に、第１、第２のラインメモリ１０８，１０９
の他方を画像データの読出用として使用することができ
る。そのために、読出アドレス発生器１１８が配設され
る。該読出アドレス発生器１１８は図示しないカウンタ
によって構成され、読出クロックＣＬＫ２によって読出
アドレス信号ＡＤ２を発生させ、前記セレクタ１１６，
１１７を介して第１、第２のラインメモリ１０８，１０
９に対して交互に出力する。なお、前記読出クロックＣ
ＬＫ２は読出クロック作成回路１２１から出力され、該
読出クロック作成回路１２１は送出用クロックＣＬＫ３
に基づいて読出クロックＣＬＫ２を発生させる。

【００３５】このようにして、読出アドレス信号ＡＤ２
が第１、第２のラインメモリ１０８，１０９に入力され
ると、読出アドレス信号ＡＤ２が示す第１、第２のライ
ンメモリ１０８，１０９のアドレスに格納された画像デ
ータが交互に読み出され、読出データ信号ＳＧ４とな
り、破線で示すラインＲ１，Ｒ２に沿ってセレクタ１２
５に入力される。なお、この時、第１、第２のラインメ
モリ１０８，１０９の一方は画像データを読み出すため
にＲＤイネーブルとしておく。

【００３６】また、この場合、読出アドレス信号ＡＤ２
が示す第１、第２のラインメモリ１０８，１０９のアド
レスは順次変えられるようになっているので、前記ＲＤ
／ＷＲ制御信号の読出用パルスの出力は必要としない
が、読出用パルスの出力によって画像データを読み出す
こともできる。このように、第１、第２のラインメモリ
１０８，１０９に画像データが交互に書き込まれ、第
１、第２のラインメモリ１０８，１０９から画像データ
が交互に読み出されるので、画像処理部１４２における
解像度変換などの画像処理によって画像データ信号ＳＧ
３の出力が不揃いになっても、第１、第２のラインメモ
リ１０８、１０９から読出データ信号ＳＧ４を揃えて読
み出すことができる。

【００３７】そして、ラッチ回路１２８は図示しないフ
リップフロップによって形成され、読出クロック作成回
路１２１により発生させられた読出クロックＣＬＫ２に
よって作動させられ、前記セレクタ１２５から出力され
た前記読出データ信号ＳＧ４をラッチし、パラレル／シ
リアル変換回路１２９のためにタイミングを調整してパ
ラレル読出データ信号ＳＧ５とする。

【００３８】前記パラレル／シリアル変換回路１２９
は、８ビットのパラレル読出データ信号ＳＧ５を６ビッ
トのシリアル階調データ信号ＳＧ６に変換し、タイミン
グ同期回路１３０に対して出力する。そして、該タイミ
ング同期回路１３０は、シリアル階調データ信号ＳＧ６
を送信クロックＣＬＫ４と同期させて送信データを発生
させ、送信データ信号ＳＧ７として前記インタフェース
部１４３（図１）に対して送信クロックＣＬＫ４と共に
出力する。

【００３９】次に、図６及び７を併用して読出クロック
作成回路１２１について説明する。図６において、１２
１は読出クロック作成回路、１２８はラッチ回路、１２
９はデータセレクタから成るパラレル／シリアル変換回
路、１３０はタイミング同期回路であり、該タイミング
同期回路１３０はフリップフロップ１５５、インバータ
１５６及びオア回路１５７，１５８から成る。

【００４０】また、ＣＴＥＮはカウンタイネーブル信
号、ＳＤＥＮは送信イネーブル信号、ＣＬＫ２は読出ク
ロック、ＣＬＫ３は送出用クロック、ＣＬＫ４は送信ク
ロック、ＬＤはロード信号、ＣＴＬＤはカウンタロード
信号、ＣＴ０〜ＣＴ３はカウンタ出力、ＳＧ４は読出デ
ータ信号、ＳＧ５はパラレル読出データ信号、ＳＧ６は
シリアル階調データ信号、ＳＧ７は送信データ信号であ
る。

【００４１】ところで、前記読出クロック作成回路１２
１は送信データを転送するための送出用クロックＣＬＫ
３に基づいて読出クロックＣＬＫ２を発生させる。その
ため、読出クロック作成回路１２１はカウンタ１６１を
有し、該カウンタ１６１のロード値を変えることによっ
て読出クロックＣＬＫ２を各種の多値データに対応させ
ることができる。

【００４２】例えば、本実施例においては、前記パラレ
ル／シリアル変換回路１２９として８入力／１出力のデ
ータセレクタが使用され、前記パラレル／シリアル変換
回路１２９のコントロール入力にカウンタ１６１のカウ
ンタ出力ＣＴ１〜ＣＴ３を接続する。前述したように、
画像データは画像処理部１４２（図１）から８ビットで
出力され、第１、第２のラインメモリ１０８，１０９に
対する書込み及び読出しも８ビットの階調データで行わ
れる。そして、ラッチ回路１２８が出力したパラレル読
出データ信号ＳＧ５はパラレル／シリアル変換回路１２
９に入力されるが、該パラレル読出データ信号ＳＧ５の
出力に対応した８ビットのパラレル読出データのうち上
位の所定の数のビットを使用してシリアル階調データが
形成されるようになっている。

【００４３】ここで、６ビットの階調データをシリアル
化するために、前記カウンタ１６１のカウント値が６と
なるようにロード値を１０（Ａｈｅｘ）にセットする。
前記カウンタ１６１は、カウントイネーブルになると図
７に示すように１０（Ａｈｅｘ）から１５（Ｆｈｅｘ）
までのカウントを繰り返し、８ビットのパラレル読出デ
ータのうち上位の６ビットのみを使用してシリアル階調
データを形成する。このように６ビットの階調データの
パラレル／シリアル変換を行うことができる。

【００４４】一方、読出クロックＣＬＫ２は前記カウン
タ１６１のキャリー信号ＣＹを使用して発生させる。し
たがって、６ビットのシリアル階調データが必要な場合
は、前記カウンタ１６１が６ビット分をカウントするご
とに一つの読出クロックＣＬＫ２が出力されるようにな
っている。

【００４５】そして、図７に示すように、前記カウンタ
１６１がカウント値“Ａ”〜“Ｆ”をパラレル／シリア
ル変換回路１２９に送ると、該パラレル／シリアル変換
回路１２９は８ビットのパラレル読出データ信号ＳＧ５
を６ビットのシリアル階調データ信号ＳＧ６に変換し、
該シリアル階調データ信号ＳＧ６をタイミング同期回路
１３０に対して出力する。

【００４６】この場合、前述したように、パラレル読出
データ信号ＳＧ５の８ビットのパラレル読出データのう
ち、上位の６ビットのビットデータ“ｂ２”〜“ｂ７”
がシリアル階調データとなり、これらのビットデータ
“ｂ２”〜“ｂ７”が下位のものから順にシリアル階調
データ信号ＳＧ６に乗せられ、タイミング同期回路１３
０に対して出力される。

【００４７】また、８ビットのシリアル階調データが必
要な場合は、前記カウンタ１６１のカウント値が８とな
るようにロード値を８（８ｈｅｘ）にセットする。この
場合、前記カウンタ１６１のキャリー信号ＣＹは８ビッ
トごとに発生させられ、８ビットのパラレル／シリアル
変換用の読出クロックＣＬＫ２となる。また、４ビット
のシリアル階調データが必要な場合は、前記カウンタ１
６１のカウント値が４となるようにロード値を１２（Ｃ
ｈｅｘ）にセットする。この場合、前記カウンタ１６１
のキャリー信号ＣＹは４ビットごとに発生させられ、４
ビットのパラレル／シリアル変換用の読出クロックＣＬ
Ｋ２となる。

【００４８】前記ロード値は図示しないＣＰＵによって
セットされ、オペレータが図示しないディスプレイを見
ながら図示しない入力装置を操作し、８ビットのシリア
ル階調データ、６ビットのシリアル階調データ、４ビッ
トのシリアル階調データ等のいずれをも選択することが
できる。また、本実施例においては、４ビットのカウン
タを使用しているがロード値を変更することによって３
ビットのカウンタ１６１を使用することもできる。

【００４９】さらに、８ビットを超えるシリアル階調デ
ータ（例えば、２５６階調のシリアル階調データ）が必
要な場合は、ビット数に対応した入力を有するパラレル
／シリアル変換回路及びカウンタを使用することによっ
て同様にパラレル／シリアル変換を行うことができる。
ところで、前述したように、前記送信データ信号ＳＧ７
は、送信クロックＣＬＫ４と同期させられてインタフェ
ース部１４３に対して出力されるが、該インタフェース
部１４３は専用インタフェース１５１を介してホスト部
１３３の専用コントローラボード１３４の専用インタフ
ェース部１３６に接続される。したがって、前記ホスト
部１３３は、前記専用インタフェース部１３６に入力さ
れた送信データ信号ＳＧ７を受信データとして読み込む
ことができる。この場合、該受信データは前記送信デー
タ信号ＳＧ７と共に入力された送信クロックＣＬＫ４に
同期させられて読み込まれる。

【００５０】続いて、前記受信データはビット数及びデ
ータ数がカウントされ、カウント値に対応させてシリア
ル／パラレル変換が行われ、前記専用コントローラボー
ド１３４の図示しないメモリに書き込まれる。この場
合、１ページ分の受信データを前記メモリに格納するこ
とができ、各ラインごとの受信データの書込みは前記送
信クロックＣＬＫ４の停止時間を監視することによって
終了する。

【００５１】そして、前記メモリに所定量の受信データ
が書き込まれると、専用コントローラボード１３４は、
ホスト部１３３にアクセスして前記メモリに格納された
受信データを、ホスト部１３３のハードディスクなどの
図示しない記憶装置に転送する。なお、本実施例におい
ては、数種類の階調モードに対応させるためにパラレル
／シリアル変換回路１２９をデータセレクタによって形
成しているが、シフトレジスタを使用することもでき
る。

【００５２】また、画像データが２値データ、ディザデ
ータ、誤差拡散データ等である場合は１ビットのシリア
ルデータであるので、第１、第２のラインメモリ１０
８，１０９に上位の１ビットのみを書き込むこともで
き、さらに、パラレル／シリアル変換回路１２９を通す
ことなくタイミング同期回路１３０に対して直接出力す
ることもできる。

【００５３】次に、専用インタフェース１５１について
説明する。図８は本発明の実施例を示す複合画像処理装
置の専用インタフェースの概略図である。図において、
１３６はホスト部１３３（図１）の専用インタフェース
部、１４３は複合画像処理装置の本体１０１のインタフ
ェース部、１６５は前記送信データ信号ＳＧ７が出力さ
れるスキャナデータ線、１６６は送信クロックＣＬＫ４
が出力されるスキャナクロック線、１６７はライン同期
信号ＳＧ８が出力されるライン同期信号線、１６８はシ
リアルのプリンタデータ信号ＳＧ９が出力されるプリン
タデータ信号線、１６９はプリンタクロックＣＬＫ５が
出力されるプリンタクロック線である。

【００５４】また、１７０は専用コントローラボード１
３４が本体１０１に対して制御信号ＳＧ１０を出力する
ための制御信号線、１７１は本体１０１が専用コントロ
ーラボード１３４に対して制御信号ＳＧ１１を出力する
ための制御信号線である。前記制御信号ＳＧ１０によっ
て専用コントローラボード１３４からプリンタエンジン
部１４５にコマンドが送られ、制御信号ＳＧ１１によっ
てプリンタエンジン部１４５から専用コントローラボー
ド１３４にステータスが送られる。前記制御信号ＳＧ１
０，ＳＧ１１はいずれも９６００〔ＢＰＳ〕の調歩同期
によってシリアルに出力される。

【００５５】図に示すように、スキャナ部１３１とホス
ト部１３３の間を接続するインタフェース線は、スキャ
ナデータ線１６５及びスキャナクロック線１６６の２本
のみとなる。また、専用インタフェース１５１におい
て、プリンタ部１３２とホスト部１３３の間を接続する
インタフェース線は、ライン同期信号線１６７、プリン
タデータ信号線１６８及びプリンタクロック線１６９の
３本のみとなる。

【００５６】次に、プリンタ部１３２とホスト部１３３
の間で出力されるインタフェース信号について説明す
る。図９は本発明の実施例におけるプリンタ部とホスト
部の間で出力されるインタフェース信号のタイムチャー
トである。前記、プリンタコントロールユニット部１４
４（図１）に送られた印字データはメモリに１ページ分
のイメージデータとして展開される。展開されたイメー
ジデータはパラレル／シリアル変換回路１２９（図５）
によってシリアル化されてプリンタデータとなり、１ラ
インごとにプリンタクロックＣＬＫ５と同期させられ
て、専用インタフェース部１３６からインタフェース部
１４３に対してプリンタデータ信号ＳＧ９として出力さ
れる。また、印字タイミングを合わせるためにプリンタ
エンジン部１４５から専用コントローラボード１３４に
対してライン同期信号ＳＧ８が出力され、専用コントロ
ーラボード１３４はライン同期信号ＳＧ８が入力される
とプリンタデータ信号ＳＧ９を出力する。

【００５７】このように、ホスト部１３３に前記メモリ
を配設し、プリンタコントロールユニット部１４４によ
って前記メモリに印字データをイメージデータとして展
開するようにしているので、プリンタ部１３２にイメー
ジデータの展開用の専用メモリを配設する必要がなく、
コストを低くすることができる。なお、本発明は前記実
施例に限定されるものではなく、本発明の趣旨に基づい
て種々変形させることが可能であり、それらを本発明の
範囲から排除するものではない。

【００５８】

【発明の効果】以上詳細に説明したように、複合画像処
理装置においては、専用インタフェース部及びプリンタ
コントロールユニット部を備えたホスト部と、該ホスト
部に専用インタフェースを介して接続され、スキャナ部
及びプリンタ部を備えた複合画像処理装置の本体とを有
する。

【００５９】また、前記スキャナ部は、画像読取部と、
該画像読取部が読み取ることによって得られた画像デー
タに画像処理を施す画像処理部と、画像処理が施された
画像データを格納するためのラインメモリと、該ライン
メモリから読み出された読出データをシリアル化するパ
ラレル／シリアル変換回路と、シリアル化されたデータ
をホスト部に転送するインタフェース部とを備える。

【００６０】したがって、データ線、ＧＮＤ線、制御信
号線等が少なくなるので、専用インタフェースとホスト
部の専用インタフェース部を連結するコネクタ、及び専
用インタフェース部とスキャナ部のインタフェース部を
連結するコネクタを容易に複合画像処理装置に実装する
ことができる。また、専用インタフェースを介して転送
されるデータがシリアル化されるので、ホスト部による
命令を介在させることなく、ハンドシェイクによること
なくデータを転送することができる。したがって、デー
タの転送速度が高くなり、画像読取部による読取りを中
止する必要がなくなるので、画像品位を向上させること
ができる。

【００６１】さらに、データ線、ＧＮＤ線、制御信号線
等が少なくなるので、インタフェースケーブルの芯数も
少なくなり、インタフェースケーブルを細くすることが
でき、取扱いが容易になる。また、データ線、ＧＮＤ
線、制御信号線等が少ないのでインタフェースドライバ
も少なくなり、その分コストが低くなる。

【００６２】本発明の他の複合画像処理装置において
は、前記プリンタコントロールユニット部は、印字デー
タに基づいて展開されたイメージデータをシリアル化す
るパラレル／シリアル変換回路を備える。この場合、シ
リアル化されたプリンタデータは、専用インタフェース
を介してプリンタ部に転送される。したがって、シリア
ル化されたプリンタデータがプリンタエンジン部に転送
されるので、データ線、ＧＮＤ線、制御信号線等が一層
少なくなる。

【００６３】本発明の更に他の複合画像処理装置におい
ては、前記ラインメモリは対になっており、書込みと読
出しが交互に行われる。したがって、画像処理部におけ
る解像度変換などの画像処理によって画像データ信号の
出力が不揃いになっても、ラインメモリから読出データ
信号を揃えて読み出すことができるので、画像品位を向
上させることができる。

【図面の簡単な説明】

【図１】本発明の実施例を示す複合画像処理装置のブロ
ック図である。

【図２】従来のスキャナとホストの間の接続状態を示す
図である。

【図３】従来のプリンタとホストの間の接続状態を示す
図である。

【図４】従来の複合画像処理装置のブロック図である。

【図５】本発明の実施例におけるデータ転送用パラレル
／シリアル変換部のブロック図である。

【図６】本発明の実施例における読出クロック作成回路
の説明図である。

【図７】本発明の実施例における読出クロック作成回路
のタイムチャートである。

【図８】本発明の実施例を示す複合画像処理装置の専用
インタフェースの概略図である。

【図９】本発明の実施例におけるプリンタ部とホスト部
の間で出力されるインタフェース信号のタイムチャート
である。

【符号の説明】

１０１ 本体 １０８，１０９ ラインメモリ １２９ パラレル／シリアル変換回路 １３１ スキャナ部 １３２ プリンタ部 １３３ ホスト部 １３６ 専用インタフェース部 １４１ 画像読取部 １４２ 画像処理部 １４３ インタフェース部 １４４ プリンタコントロールユニット部 １４５ プリンタエンジン部 １５１ 専用インタフェース

Claims (3)

【特許請求の範囲】
1. 【請求項１】 （ａ）専用インタフェース部及びプリン
   タコントロールユニット部を備えたホスト部と、 （ｂ）該ホスト部に専用インタフェースを介して接続さ
   れ、スキャナ部及びプリンタ部を備えた複合画像処理装
   置の本体とを有するとともに、 （ｃ）前記スキャナ部は、画像読取部と、該画像読取部
   が読み取ることによって得られた画像データに画像処理
   を施す画像処理部と、処理が施された画像データを格納
   するためのラインメモリと、該ラインメモリから読み出
   された読出データをシリアル化するパラレル／シリアル
   変換回路と、シリアル化されたデータをホスト部に転送
   するインタフェース部とを備えたことを特徴とする複合
   画像処理装置。
2. 【請求項２】 前記プリンタコントロールユニット部
   は、印字データに基づいて展開されたイメージデータを
   シリアル化するパラレル／シリアル変換回路を備えた請
   求項１に記載の複合画像処理装置。
3. 【請求項３】 前記ラインメモリは対になっており、書
   込みと読出しが交互に行われる請求項１に記載の複合画
   像処理装置。