JPH0784988A - アドレス出力装置 - Google Patents
アドレス出力装置Info
- Publication number
- JPH0784988A JPH0784988A JP5232086A JP23208693A JPH0784988A JP H0784988 A JPH0784988 A JP H0784988A JP 5232086 A JP5232086 A JP 5232086A JP 23208693 A JP23208693 A JP 23208693A JP H0784988 A JPH0784988 A JP H0784988A
- Authority
- JP
- Japan
- Prior art keywords
- address
- instruction
- output
- external
- chip microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Microcomputers (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【目的】 ストップ命令やウエイト命令の実行時にアド
レスバスをインアクティブにして、システム全体の消費
電力を低減可能にする。 【構成】 外部アドレスバス５ａ，５ｂへアドレスを出
力する端子の電位を強制的に設定レベルに固定するため
のアドレスバス制御手段２とを設け、上記各命令の実行
後、アドレスラッチイネーブル信号制御手段９に、アド
レスとデータからなるマルチプレックス信号からアドレ
スのみを取り出すためのアドレスラッチイネーブル信号
をシングルチップマイクロコンピュータ１外部のアドレ
スラッチ手段４に１回だけ出力させ、該アドレスラッチ
手段４に上記アドレスの設定レベルをラッチさせる。
レスバスをインアクティブにして、システム全体の消費
電力を低減可能にする。 【構成】 外部アドレスバス５ａ，５ｂへアドレスを出
力する端子の電位を強制的に設定レベルに固定するため
のアドレスバス制御手段２とを設け、上記各命令の実行
後、アドレスラッチイネーブル信号制御手段９に、アド
レスとデータからなるマルチプレックス信号からアドレ
スのみを取り出すためのアドレスラッチイネーブル信号
をシングルチップマイクロコンピュータ１外部のアドレ
スラッチ手段４に１回だけ出力させ、該アドレスラッチ
手段４に上記アドレスの設定レベルをラッチさせる。
Description
【０００１】
【産業上の利用分野】この発明は、シングルチップマイ
クロコンピュータにおけるクロック停止時等にアドレス
を不活性化するのに使用されるアドレス出力装置に関す
るものである。
クロコンピュータにおけるクロック停止時等にアドレス
を不活性化するのに使用されるアドレス出力装置に関す
るものである。
【０００２】
【従来の技術】図６は例えば「三菱電機ワンチップマイ
クロコンピュータ ユーザーズマニュアル」（１９９２
年６月）に示された従来のアドレス出力装置を示すブロ
ック図であり、図において、１はシングルチップマイク
ロコンピュータとしてのマイクロコンピュータ、３はマ
イクロコンピュータ１に内蔵された１ビット分のアドレ
ス出力回路で、例えばアドレスバスが２４ビット構成に
なっているときには、アドレス出力回路３の１ビット分
が２４個存在することになる。
クロコンピュータ ユーザーズマニュアル」（１９９２
年６月）に示された従来のアドレス出力装置を示すブロ
ック図であり、図において、１はシングルチップマイク
ロコンピュータとしてのマイクロコンピュータ、３はマ
イクロコンピュータ１に内蔵された１ビット分のアドレ
ス出力回路で、例えばアドレスバスが２４ビット構成に
なっているときには、アドレス出力回路３の１ビット分
が２４個存在することになる。
【０００３】また、４はマイクロコンピュータ１の外部
にあるアドレスラッチ手段で、このアドレスラッチ手段
４はデータとアドレスのマルチプレックス信号の中から
アドレスのみを取り出すために用いられる。５ａ，５ｂ
はマイクロコンピュータ１からのアドレスを出力する外
部アドレスバスで、先に述べたように、これらのアドレ
ス出力はマルチプレックス信号として出力されている。
にあるアドレスラッチ手段で、このアドレスラッチ手段
４はデータとアドレスのマルチプレックス信号の中から
アドレスのみを取り出すために用いられる。５ａ，５ｂ
はマイクロコンピュータ１からのアドレスを出力する外
部アドレスバスで、先に述べたように、これらのアドレ
ス出力はマルチプレックス信号として出力されている。
【０００４】さらに、６は上記アドレス出力をマルチプ
レックス信号から取り出すためのアドレスラッチイネー
ブル信号であり、マイクロコンピュータ１外部のアドレ
スラッチ手段４に入力されている。７はマイクロコンピ
ュータ１内部のデータバス、８はトライステートバッフ
ァである。
レックス信号から取り出すためのアドレスラッチイネー
ブル信号であり、マイクロコンピュータ１外部のアドレ
スラッチ手段４に入力されている。７はマイクロコンピ
ュータ１内部のデータバス、８はトライステートバッフ
ァである。
【０００５】次に動作について説明する。いま、マイク
ロコンピュータ１が外部資源をアクセス可能なモードで
動作しているとする（以後、このモードをマイクロプロ
セッサモードという）。ユーザーシステム上の外部資
源、特に外部リードオンリメモリ等に存在するプログラ
ムをマイクロコンピュータ１がマイクロプロセッサモー
ドで実行しているとき、プログラム上の命令はアドレス
でアクセスされる。
ロコンピュータ１が外部資源をアクセス可能なモードで
動作しているとする（以後、このモードをマイクロプロ
セッサモードという）。ユーザーシステム上の外部資
源、特に外部リードオンリメモリ等に存在するプログラ
ムをマイクロコンピュータ１がマイクロプロセッサモー
ドで実行しているとき、プログラム上の命令はアドレス
でアクセスされる。
【０００６】このアドレスは内部データバス７から出力
許可状態のトライステートバッファ８を通って外部アド
レスバス５ａ，５ｂへ出力される。この時、アドレスラ
ッチイネーブル信号はデータとのマルチプレックス信号
なので、マイクロコンピュータ１側からのアドレスラッ
チイネーブル信号を用いて、外部アドレスラッチ手段４
で取り出される。
許可状態のトライステートバッファ８を通って外部アド
レスバス５ａ，５ｂへ出力される。この時、アドレスラ
ッチイネーブル信号はデータとのマルチプレックス信号
なので、マイクロコンピュータ１側からのアドレスラッ
チイネーブル信号を用いて、外部アドレスラッチ手段４
で取り出される。
【０００７】ユーザーシステム上の外部資源へのアクセ
スは、実際にはこの取り出されたアドレスが行うことに
なる。
スは、実際にはこの取り出されたアドレスが行うことに
なる。
【０００８】また、外部リードオンリメモリ等のプログ
ラム上で、マイクロコンピュータ１の内部クロックや周
辺機能の基準クロックを停止させる第１の命令としての
ストップ命令（ＳＴＰ命令）を実行すると、マイクロコ
ンピュータ１はストップ命令が配置されていた外部リー
ドオンリメモリのアドレスをアクセスして停止する。
ラム上で、マイクロコンピュータ１の内部クロックや周
辺機能の基準クロックを停止させる第１の命令としての
ストップ命令（ＳＴＰ命令）を実行すると、マイクロコ
ンピュータ１はストップ命令が配置されていた外部リー
ドオンリメモリのアドレスをアクセスして停止する。
【０００９】従って、外部アドレスバス５ａ，５ｂから
はストップ命令が配置されていた外部リードオンリメモ
リのアドレスが出力されたままとなる。すなわち、アド
レス端子の一部が”Ｈ”レベルを出力した状態での停止
となる。
はストップ命令が配置されていた外部リードオンリメモ
リのアドレスが出力されたままとなる。すなわち、アド
レス端子の一部が”Ｈ”レベルを出力した状態での停止
となる。
【００１０】上記の状態でユーザーシステム上の外部資
源へり電力供給を停止すると、ソフトウェア的に事前の
処理を施さない限り、”Ｈ”レベルのアドレス端子から
外部資源へ電流が流れ、システム全体での消費電力が低
減できなくなる。
源へり電力供給を停止すると、ソフトウェア的に事前の
処理を施さない限り、”Ｈ”レベルのアドレス端子から
外部資源へ電流が流れ、システム全体での消費電力が低
減できなくなる。
【００１１】そこで、ハードウェアリセットをかける
か、もしくは外部からの割り込みが受け付けられるよう
にすることで、このストップ命令が解除される。
か、もしくは外部からの割り込みが受け付けられるよう
にすることで、このストップ命令が解除される。
【００１２】
【発明が解決しようとする課題】従来のアドレス出力装
置は以上のように構成されているので、シングルチップ
マイクロコンピュータ１がストップ命令実行後、ストッ
プ命令が配置されていた外部リードオンリメモリのアド
レスをアクセスしたまま停止するため、シングルチップ
マイクロコンピュータ１の一部のアドレス端子から”
Ｈ”レベルが出力されたままになるなどの問題点があっ
た。
置は以上のように構成されているので、シングルチップ
マイクロコンピュータ１がストップ命令実行後、ストッ
プ命令が配置されていた外部リードオンリメモリのアド
レスをアクセスしたまま停止するため、シングルチップ
マイクロコンピュータ１の一部のアドレス端子から”
Ｈ”レベルが出力されたままになるなどの問題点があっ
た。
【００１３】一方、このような”Ｈ”レベルの状態にお
いて、ユーザーシステム上の外部資源への電力供給を停
止すると、ソフトウェア的にアドレス出力を全て”Ｌ”
レベルに落とすなどの処理を行わない限り、”Ｈ”レベ
ルのアドレス端子から外部資源へ電流が流れ、システム
全体の低消費電力が実現できないなどの問題点があっ
た。
いて、ユーザーシステム上の外部資源への電力供給を停
止すると、ソフトウェア的にアドレス出力を全て”Ｌ”
レベルに落とすなどの処理を行わない限り、”Ｈ”レベ
ルのアドレス端子から外部資源へ電流が流れ、システム
全体の低消費電力が実現できないなどの問題点があっ
た。
【００１４】請求項１の発明は上記のような問題点を解
消するためになされたものであり、ストップ命令やウエ
イト命令の実行時にアドレスバスをインアクティブにし
て、システム全体の低消費電力化を図ることができるア
ドレス出力装置を得ることを目的とする。
消するためになされたものであり、ストップ命令やウエ
イト命令の実行時にアドレスバスをインアクティブにし
て、システム全体の低消費電力化を図ることができるア
ドレス出力装置を得ることを目的とする。
【００１５】請求項２の発明はストップ命令やウエイト
命令の解除時には、内部からのアドレスを外部アドレス
へ出力し、速やかに外部資源へアクセスすることで、ス
トップ命令やウエイト命令の実行時にアドレスバスをイ
ンアクティブにできるアドレス出力装置を得ることを目
的とする。
命令の解除時には、内部からのアドレスを外部アドレス
へ出力し、速やかに外部資源へアクセスすることで、ス
トップ命令やウエイト命令の実行時にアドレスバスをイ
ンアクティブにできるアドレス出力装置を得ることを目
的とする。
【００１６】請求項３の発明はアドレスバス制御信号に
より出力ドライバの出力を接地側にスイッチして、アド
レスを出力する端子の電位を設定レベルに固定すること
で、ストップ命令やウエイト命令の実行時にアドレスバ
スをインアクティブにできるアドレス出力装置を得るこ
とを目的とする。
より出力ドライバの出力を接地側にスイッチして、アド
レスを出力する端子の電位を設定レベルに固定すること
で、ストップ命令やウエイト命令の実行時にアドレスバ
スをインアクティブにできるアドレス出力装置を得るこ
とを目的とする。
【００１７】請求項４の発明はアドレスレジスタに対し
てあらかじめ設定した外部アドレスバスへ出力すべきア
ドレスを出力する端子の電位を、ストップ命令やウエイ
ト命令の実行時に出力することで、アドレスバスをイン
アクティブにできるアドレス出力装置を得ることを目的
とする。
てあらかじめ設定した外部アドレスバスへ出力すべきア
ドレスを出力する端子の電位を、ストップ命令やウエイ
ト命令の実行時に出力することで、アドレスバスをイン
アクティブにできるアドレス出力装置を得ることを目的
とする。
【００１８】請求項５の発明はアドレスバス制御信号に
より出力ドライバの調整を行うことにより、ストップ命
令やウエイト命令の実行時にアドレスバスをインアクテ
ィブにできるアドレス出力装置を得ることを目的とす
る。
より出力ドライバの調整を行うことにより、ストップ命
令やウエイト命令の実行時にアドレスバスをインアクテ
ィブにできるアドレス出力装置を得ることを目的とす
る。
【００１９】請求項６の発明は外部アドレスバス以外に
イネーブル信号や読み出し書き込み信号をも”Ｌ”レベ
ルに固定するモードに設定できるアドレス出力装置を得
ることを目的とする。
イネーブル信号や読み出し書き込み信号をも”Ｌ”レベ
ルに固定するモードに設定できるアドレス出力装置を得
ることを目的とする。
【００２０】
【課題を解決するための手段】請求項１の発明に係るア
ドレス出力装置は、外部資源をアクセス可能なモードで
動作しているシングルチップマイクロコンピュータの内
部クロックや周辺機能の基準クロックを停止させる第１
の命令、または内部クロックのみを停止させる第２の命
令を実行する時、外部アドレスバスへアドレスを出力す
る端子の電位を強制的に設定レベルに固定するためのア
ドレスバス制御手段とを設け、上記各命令の実行後、ア
ドレスラッチイネーブル信号制御手段に、アドレスとデ
ータからなるマルチプレックス信号からアドレスのみを
取り出すためのアドレスラッチイネーブル信号をシング
ルチップマイクロコンピュータ外部のアドレスラッチ手
段に１回だけ出力させ、該アドレスラッチ手段に上記ア
ドレスの設定レベルをラッチさせるようにしたものであ
る。
ドレス出力装置は、外部資源をアクセス可能なモードで
動作しているシングルチップマイクロコンピュータの内
部クロックや周辺機能の基準クロックを停止させる第１
の命令、または内部クロックのみを停止させる第２の命
令を実行する時、外部アドレスバスへアドレスを出力す
る端子の電位を強制的に設定レベルに固定するためのア
ドレスバス制御手段とを設け、上記各命令の実行後、ア
ドレスラッチイネーブル信号制御手段に、アドレスとデ
ータからなるマルチプレックス信号からアドレスのみを
取り出すためのアドレスラッチイネーブル信号をシング
ルチップマイクロコンピュータ外部のアドレスラッチ手
段に１回だけ出力させ、該アドレスラッチ手段に上記ア
ドレスの設定レベルをラッチさせるようにしたものであ
る。
【００２１】請求項２の発明に係るアドレス出力装置
は、第１の命令または第２の命令の解除後、アドレスラ
ッチイネーブル信号制御手段に、命令実行直前のアドレ
スを外部アドレスバスに出力させ、アドレスラッチイネ
ーブル信号のパルスを１回出力することによって、命令
実行前の状態に復帰させるようにしたものである。
は、第１の命令または第２の命令の解除後、アドレスラ
ッチイネーブル信号制御手段に、命令実行直前のアドレ
スを外部アドレスバスに出力させ、アドレスラッチイネ
ーブル信号のパルスを１回出力することによって、命令
実行前の状態に復帰させるようにしたものである。
【００２２】請求項３の発明に係るアドレス出力装置
は、アドレスバス制御手段からの出力にもとづき、スイ
ッチ手段に、シングルチップマイクロコンピュータ外部
へアドレスおよびデータを出力する時に駆動される出力
ドライバの出力を接地するように切り替えさせて、外部
アドレスバスへアドレスを出力する端子の電位を設定レ
ベルに固定させるようにしたものである。
は、アドレスバス制御手段からの出力にもとづき、スイ
ッチ手段に、シングルチップマイクロコンピュータ外部
へアドレスおよびデータを出力する時に駆動される出力
ドライバの出力を接地するように切り替えさせて、外部
アドレスバスへアドレスを出力する端子の電位を設定レ
ベルに固定させるようにしたものである。
【００２３】請求項４の発明に係るアドレス出力装置
は、外部資源をアクセス可能なモードで動作しているシ
ングルチップマイクロコンピュータの内部クロックや周
辺機能の基準クロックを停止させる第１の命令、または
内部クロックのみを停止させる第２の命令を実行する時
に、あらかじめ指定しておいた外部アドレスバスへ出力
すべきアドレスを出力する端子の電位を、アドレスレジ
スタに、強制的に設定レベルに固定させるようにしたも
のである。
は、外部資源をアクセス可能なモードで動作しているシ
ングルチップマイクロコンピュータの内部クロックや周
辺機能の基準クロックを停止させる第１の命令、または
内部クロックのみを停止させる第２の命令を実行する時
に、あらかじめ指定しておいた外部アドレスバスへ出力
すべきアドレスを出力する端子の電位を、アドレスレジ
スタに、強制的に設定レベルに固定させるようにしたも
のである。
【００２４】請求項５の発明に係るアドレス出力装置
は、アドレスバス制御手段からの出力にもとづき、シン
グルチップマイクロコンピュータ外部へアドレスおよび
データを出力する時に駆動される出力ドライバの調整を
行って、外部アドレスバスへアドレスを出力する端子の
電位レベルを決定させるようにしたものである。
は、アドレスバス制御手段からの出力にもとづき、シン
グルチップマイクロコンピュータ外部へアドレスおよび
データを出力する時に駆動される出力ドライバの調整を
行って、外部アドレスバスへアドレスを出力する端子の
電位レベルを決定させるようにしたものである。
【００２５】請求項６の発明に係るアドレス出力装置
は、外部アドレスバスのみ”Ｌ”レベルに固定する第１
のモードと、上記外部アドレスバス以外のイネーブル信
号，読み出し書き込み信号等の外部資源をコントロール
する出力信号を”Ｌ”レベルに固定またはフローティン
グにする第２のモードとのいずれかを切り替え設定する
モード切り替え手段を設け、上記第１のモードの設定時
に第１のスイッチに、上記アドレスラッチイネーブル信
号をオフさせ、上記第２のモードの設定時に第２のスイ
ッチに、上記出力信号の出力を遮断させるようにしたも
のである。
は、外部アドレスバスのみ”Ｌ”レベルに固定する第１
のモードと、上記外部アドレスバス以外のイネーブル信
号，読み出し書き込み信号等の外部資源をコントロール
する出力信号を”Ｌ”レベルに固定またはフローティン
グにする第２のモードとのいずれかを切り替え設定する
モード切り替え手段を設け、上記第１のモードの設定時
に第１のスイッチに、上記アドレスラッチイネーブル信
号をオフさせ、上記第２のモードの設定時に第２のスイ
ッチに、上記出力信号の出力を遮断させるようにしたも
のである。
【００２６】
【作用】請求項１の発明におけるアドレス出力装置は、
ストップ命令やウエイト命令の実行時にアドレスラッチ
イネーブル信号をアドレスラッチ手段に対し１回のみ入
力し、外部資源へ”Ｌ”レベルを与えアドレスバスをイ
ンアクティブにして、システム全体の消費電力を低減す
る。
ストップ命令やウエイト命令の実行時にアドレスラッチ
イネーブル信号をアドレスラッチ手段に対し１回のみ入
力し、外部資源へ”Ｌ”レベルを与えアドレスバスをイ
ンアクティブにして、システム全体の消費電力を低減す
る。
【００２７】請求項２の発明におけるアドレス出力装置
は、ストップ命令やウエイト命令の解除時に内部からの
アドレスを外部アドレスバスへ出力し、速やかに外部資
源へアクセス可能にする。
は、ストップ命令やウエイト命令の解除時に内部からの
アドレスを外部アドレスバスへ出力し、速やかに外部資
源へアクセス可能にする。
【００２８】請求項３の発明におけるアドレス出力装置
は、アドレスバス制御信号にもとづきＭＯＳトランジス
タなどのスイッチをオンにして、出力ドライバの出力を
接地させ、アドレスを出力する端子の電位を設定レベル
に固定することで、ストップ命令やウエイト命令の実行
時にアドレスバスをインアクティブにする。
は、アドレスバス制御信号にもとづきＭＯＳトランジス
タなどのスイッチをオンにして、出力ドライバの出力を
接地させ、アドレスを出力する端子の電位を設定レベル
に固定することで、ストップ命令やウエイト命令の実行
時にアドレスバスをインアクティブにする。
【００２９】請求項４の発明におけるアドレス出力装置
は、外部アドレスバスへ出力すべきアドレスを出力する
端子の電位をあらかじめアドレスレジスタに設定してお
き、ストップ命令やウエイト命令の実行時にアドレスバ
スをインアクティブにする。
は、外部アドレスバスへ出力すべきアドレスを出力する
端子の電位をあらかじめアドレスレジスタに設定してお
き、ストップ命令やウエイト命令の実行時にアドレスバ
スをインアクティブにする。
【００３０】請求項５の発明におけるアドレス出力装置
は、ストップ命令やウエイト命令の実行時に、アドレス
バス制御信号により出力ドライバの調整を行って、アド
レスバスをインアクティブにする。
は、ストップ命令やウエイト命令の実行時に、アドレス
バス制御信号により出力ドライバの調整を行って、アド
レスバスをインアクティブにする。
【００３１】請求項６の発明におけるアドレス出力装置
は、アドレス以外にもシングルチップマイクロコンピュ
ータから出力されるイネーブル信号や読み出し書き込み
信号を”Ｌ”レベルに固定させて、システム全体の消費
電力を抑制可能にする。
は、アドレス以外にもシングルチップマイクロコンピュ
ータから出力されるイネーブル信号や読み出し書き込み
信号を”Ｌ”レベルに固定させて、システム全体の消費
電力を抑制可能にする。
【００３２】
実施例１．以下、請求項１および請求項２の発明の一実
施例を図について説明する。図１において、１はシング
ルチップマイクロコンピュータとしてのマイクロコンピ
ュータ、３はマイクロコンピュータ１に内蔵された１ビ
ット分のアドレス出力回路で、例えばアドレスバスが２
４ビット構成になっているときには、アドレス出力回路
３の１ビット分が２４個存在することになる。
施例を図について説明する。図１において、１はシング
ルチップマイクロコンピュータとしてのマイクロコンピ
ュータ、３はマイクロコンピュータ１に内蔵された１ビ
ット分のアドレス出力回路で、例えばアドレスバスが２
４ビット構成になっているときには、アドレス出力回路
３の１ビット分が２４個存在することになる。
【００３３】また、４はマイクロコンピュータ１の外部
にあるアドレスラッチ手段で、このアドレスラッチ手段
４はデータとアドレスのマルチプレックス信号の中から
アドレスのみを取り出すために用いられる。５ａ，５ｂ
はマイクロコンピュータ１からのアドレスを出力する外
部アドレスバスで、先に述べたように、これらのアドレ
ス出力はマルチプレックス信号として出力されている。
にあるアドレスラッチ手段で、このアドレスラッチ手段
４はデータとアドレスのマルチプレックス信号の中から
アドレスのみを取り出すために用いられる。５ａ，５ｂ
はマイクロコンピュータ１からのアドレスを出力する外
部アドレスバスで、先に述べたように、これらのアドレ
ス出力はマルチプレックス信号として出力されている。
【００３４】さらに、６は上記アドレス出力をマルチプ
レックス信号から取り出すためのアドレスラッチイネー
ブル信号であり、マイクロコンピュータ１外部のアドレ
スラッチ手段４に入力されている。７はマイクロコンピ
ュータ１内部のデータバス、８はトライステートバッフ
ァである。
レックス信号から取り出すためのアドレスラッチイネー
ブル信号であり、マイクロコンピュータ１外部のアドレ
スラッチ手段４に入力されている。７はマイクロコンピ
ュータ１内部のデータバス、８はトライステートバッフ
ァである。
【００３５】また、２はシングルチップマイクロコンピ
ュータ１がストップ命令（ＳＴＰ命令）やシングルチッ
プマイクロコンピュータ１の内部クロックのみ停止させ
る第２の命令としてのウエイト命令（ＷＩＴ命令）を実
行したとき、アドレスに”Ｌ”レベルを出力するよう制
御するアドレスバス制御手段である。
ュータ１がストップ命令（ＳＴＰ命令）やシングルチッ
プマイクロコンピュータ１の内部クロックのみ停止させ
る第２の命令としてのウエイト命令（ＷＩＴ命令）を実
行したとき、アドレスに”Ｌ”レベルを出力するよう制
御するアドレスバス制御手段である。
【００３６】さらに、９はシングルチップマイクロコン
ピュータ１がストップ命令やウエイト命令を実行または
解除したとき、シングルチップマイクロコンピュータ外
部のアドレスラッチ手段４に対してアドレスラッチイネ
ーブル信号（ＡＬＥ）パルスを１回のみ出力するよう制
御するアドレスラッチイネーブル信号制御手段である。
ピュータ１がストップ命令やウエイト命令を実行または
解除したとき、シングルチップマイクロコンピュータ外
部のアドレスラッチ手段４に対してアドレスラッチイネ
ーブル信号（ＡＬＥ）パルスを１回のみ出力するよう制
御するアドレスラッチイネーブル信号制御手段である。
【００３７】次に動作について説明する。ここでは、シ
ングルチップマイクロコンピュータ１が従来例で述べた
マイクロプロセッサモードで動作している時を例にとっ
て説明する。
ングルチップマイクロコンピュータ１が従来例で述べた
マイクロプロセッサモードで動作している時を例にとっ
て説明する。
【００３８】シングルチップマイクロコンピュータ１の
外部資源、特に、外部リードオンリメモリ（外部ＲＯ
Ｍ）上のプログラムをシングルチップマイクロコンピュ
ータ１が実行しているときの外部資源とのやりとりは、
アドレスバスとデータバスを介して行われている。
外部資源、特に、外部リードオンリメモリ（外部ＲＯ
Ｍ）上のプログラムをシングルチップマイクロコンピュ
ータ１が実行しているときの外部資源とのやりとりは、
アドレスバスとデータバスを介して行われている。
【００３９】ストップ命令とウエイト命令以外の命令を
実行するときは、アドレス制御手段２とアドレスラッチ
イネーブル信号制御手段９は動作せず（インアクティ
ブ）、シングルチップマイクロコンピュータ１は従来通
りの動作を行っている。すなわち、トライステートバッ
ファ８は出力許可状態で内部からのアドレスを外部アド
レスバスへ出力している。
実行するときは、アドレス制御手段２とアドレスラッチ
イネーブル信号制御手段９は動作せず（インアクティ
ブ）、シングルチップマイクロコンピュータ１は従来通
りの動作を行っている。すなわち、トライステートバッ
ファ８は出力許可状態で内部からのアドレスを外部アド
レスバスへ出力している。
【００４０】シングルチップマイクロコンピュータ１の
外部では、アドレスラッチ手段４がアドレスとデータの
マルチプレックス信号からアドレスラッチイネーブル信
号６を用いてアドレスのみを取り出している。この取り
出されたアドレスは外部資源へ出力されている。
外部では、アドレスラッチ手段４がアドレスとデータの
マルチプレックス信号からアドレスラッチイネーブル信
号６を用いてアドレスのみを取り出している。この取り
出されたアドレスは外部資源へ出力されている。
【００４１】次に、プログラム上のストップ命令もしく
はウエイト命令をシングルチップマイクロコンピュータ
１が実行するときは、まず、それらの命令が配置されて
いるアドレスを外部アドレスバス５ａ，５ｂ、アドレス
ラッチ手段４を通じて外部資源に出力し、ストップ命令
をシングルチップマイクロコンピュータ１内で実行す
る。
はウエイト命令をシングルチップマイクロコンピュータ
１が実行するときは、まず、それらの命令が配置されて
いるアドレスを外部アドレスバス５ａ，５ｂ、アドレス
ラッチ手段４を通じて外部資源に出力し、ストップ命令
をシングルチップマイクロコンピュータ１内で実行す
る。
【００４２】この命令の実行とともに命令実行信号がア
ドレスバス制御手段２とアドレスラッチイネーブル信号
制御手段９に入力され、アドレスバス制御手段２から
は”Ｌ”レベルがトライステートバッファに対して出力
される。
ドレスバス制御手段２とアドレスラッチイネーブル信号
制御手段９に入力され、アドレスバス制御手段２から
は”Ｌ”レベルがトライステートバッファに対して出力
される。
【００４３】また、同時に、アドレスラッチイネーブル
信号制御手段９によりアドレスラッチイネーブル信号パ
ルスをアドレスラッチ手段に対し１回だけ出力し、外部
資源へ確実に”Ｌ”レベルを与える。これによりストッ
プ命令，ウエイト命令の実行時、外部資源の電力供給を
停止しても不要な電流が流れることはなくなり、消費電
力を低減することができる。
信号制御手段９によりアドレスラッチイネーブル信号パ
ルスをアドレスラッチ手段に対し１回だけ出力し、外部
資源へ確実に”Ｌ”レベルを与える。これによりストッ
プ命令，ウエイト命令の実行時、外部資源の電力供給を
停止しても不要な電流が流れることはなくなり、消費電
力を低減することができる。
【００４４】ストップ命令やウエイト命令がハードウェ
アリセットもしくは割り込みの受付によって解除される
と、アドレスバス制御手段２は命令実行直前のアドレス
を出力させ、アドレスラッチイネーブル信号制御手段９
は外部アドレスラッチ手段４にアドレスラッチイネーブ
ル信号パルスを１回出力させて元の状態に復帰させる。
アリセットもしくは割り込みの受付によって解除される
と、アドレスバス制御手段２は命令実行直前のアドレス
を出力させ、アドレスラッチイネーブル信号制御手段９
は外部アドレスラッチ手段４にアドレスラッチイネーブ
ル信号パルスを１回出力させて元の状態に復帰させる。
【００４５】実施例２．図２は請求項３の発明の一実施
例を示し、同図において、１，４，５ａ，５ｂ，６，
７，８，９は従来例および実施例１について説明したも
のと同一であるので、重複する説明は省略する。まず、
２ａはアドレスバス制御手段であり、ストップ命令，ウ
エイト命令を実行すると”Ｈ”レベル信号を出力する。
例を示し、同図において、１，４，５ａ，５ｂ，６，
７，８，９は従来例および実施例１について説明したも
のと同一であるので、重複する説明は省略する。まず、
２ａはアドレスバス制御手段であり、ストップ命令，ウ
エイト命令を実行すると”Ｈ”レベル信号を出力する。
【００４６】また、３ａは１ビット分のアドレス出力回
路、１０は出力ドライバとしてのトライステートバッフ
ァ８の出力側に接続されたスイッチ手段としてのＮチャ
ネルＭＯＳトランジスタである。
路、１０は出力ドライバとしてのトライステートバッフ
ァ８の出力側に接続されたスイッチ手段としてのＮチャ
ネルＭＯＳトランジスタである。
【００４７】次に動作について説明する。シングルチッ
プマイクロコンピュータ１がマイクロプロセッサモード
でストップ命令，ウエイト命令以外の命令を実行すると
きは、従来通りの動作を行う。
プマイクロコンピュータ１がマイクロプロセッサモード
でストップ命令，ウエイト命令以外の命令を実行すると
きは、従来通りの動作を行う。
【００４８】これに対し、シングルチップマイクロコン
ピュータ１がストップ命令やウエイト命令を実行する
と、命令実行信号がアドレスバス制御手段２ａに入力さ
れ、アドレスバス制御手段２ａはＮチャネルＭＯＳトラ
ンジスタ１０に対して”Ｈ”レベルを出力する。これに
より外部アドレスバスの電位レベルは”Ｌ”レベルに固
定される。
ピュータ１がストップ命令やウエイト命令を実行する
と、命令実行信号がアドレスバス制御手段２ａに入力さ
れ、アドレスバス制御手段２ａはＮチャネルＭＯＳトラ
ンジスタ１０に対して”Ｈ”レベルを出力する。これに
より外部アドレスバスの電位レベルは”Ｌ”レベルに固
定される。
【００４９】一方、アドレスラッチイネーブル信号制御
手段９にも命令実行信号が入力され、このアドレスラッ
チイネーブル信号制御手段９はアドレスラッチイネーブ
ル信号パルスを１回出力する。これにより外部アドレス
ラッチ手段４より先の外部資源に”Ｌ”レベルを確実に
与えることができ、消費電力の低減が可能となる。な
お、ストップ命令やウエイト命令からの復帰動作は上記
実施例１と同様である。
手段９にも命令実行信号が入力され、このアドレスラッ
チイネーブル信号制御手段９はアドレスラッチイネーブ
ル信号パルスを１回出力する。これにより外部アドレス
ラッチ手段４より先の外部資源に”Ｌ”レベルを確実に
与えることができ、消費電力の低減が可能となる。な
お、ストップ命令やウエイト命令からの復帰動作は上記
実施例１と同様である。
【００５０】実施例３．図３は請求項４の発明の一実施
例を示し、同図において、１，３，４，５ａ，５ｂ，
６，７，８は従来例および上記各実施例について説明し
たものと同一であるので、ここではその重複する説明は
省略する。１１はストップ命令やウエイト命令の実行時
に、外部アドレスバスに”Ｈ”レベルと”Ｌ”レベルの
どちらのレベルを出力するかを書き込みできるアドレス
レジスタである。
例を示し、同図において、１，３，４，５ａ，５ｂ，
６，７，８は従来例および上記各実施例について説明し
たものと同一であるので、ここではその重複する説明は
省略する。１１はストップ命令やウエイト命令の実行時
に、外部アドレスバスに”Ｈ”レベルと”Ｌ”レベルの
どちらのレベルを出力するかを書き込みできるアドレス
レジスタである。
【００５１】次に動作について説明する。ユーザーはシ
ングルチップマイクロコンピュータ１がストップ命令も
しくはウエイト命令を実行した場合、どんなアドレス出
力をシステムに対して行いたいかをあらかじめアドレス
レジスタ１１に書き込むことが可能で、例えば２４ビッ
トで表されるアドレスに対してなら２４ビット分の”
Ｈ”，”Ｌ”レベルを書き込んでおく。
ングルチップマイクロコンピュータ１がストップ命令も
しくはウエイト命令を実行した場合、どんなアドレス出
力をシステムに対して行いたいかをあらかじめアドレス
レジスタ１１に書き込むことが可能で、例えば２４ビッ
トで表されるアドレスに対してなら２４ビット分の”
Ｈ”，”Ｌ”レベルを書き込んでおく。
【００５２】シングルチップマイクロコンピュータ１が
ストップ命令，ウエイト命令以外の命令を実行するとき
は、従来通りの動作を行うが、シングルチップマイクロ
コンピュータ１がストップ命令やウエイト命令を実行す
るときは、命令実行信号がアドレスレジスタ１１とアド
レスラッチイネーブル信号制御手段９に入力される。
ストップ命令，ウエイト命令以外の命令を実行するとき
は、従来通りの動作を行うが、シングルチップマイクロ
コンピュータ１がストップ命令やウエイト命令を実行す
るときは、命令実行信号がアドレスレジスタ１１とアド
レスラッチイネーブル信号制御手段９に入力される。
【００５３】これによりアドレスレジスタ１１からは既
に設定済みの電位レベルが各ビット毎に外部アドレスバ
スへ出力される。さらに、アドレスラッチイネーブル信
号制御手段９はアドレスラッチイネーブル信号パルスを
１回だけ出力し、アドレスラッチ手段４より先のシステ
ムに確実にアドレスを与える。なお、ストップ命令やウ
エイト命令からの復帰動作は上記実施例１と同様であ
る。
に設定済みの電位レベルが各ビット毎に外部アドレスバ
スへ出力される。さらに、アドレスラッチイネーブル信
号制御手段９はアドレスラッチイネーブル信号パルスを
１回だけ出力し、アドレスラッチ手段４より先のシステ
ムに確実にアドレスを与える。なお、ストップ命令やウ
エイト命令からの復帰動作は上記実施例１と同様であ
る。
【００５４】実施例４．図４は請求項５の発明の一実施
例を示し、同図において、１，４，５ａ，５ｂ，６，
７，８，９は従来例および上記各実施例について説明し
たものと同一であるので、ここではその重複する説明は
省略する。２ｂはアドレスバス制御手段、３ｂは１ビッ
ト分のアドレス出力回路、１２はＰチャネルＭＯＳトラ
ンジスタである。
例を示し、同図において、１，４，５ａ，５ｂ，６，
７，８，９は従来例および上記各実施例について説明し
たものと同一であるので、ここではその重複する説明は
省略する。２ｂはアドレスバス制御手段、３ｂは１ビッ
ト分のアドレス出力回路、１２はＰチャネルＭＯＳトラ
ンジスタである。
【００５５】また、１３はＰチャネルＭＯＳトランジス
タ１２に直列接続されたＮチャネルＭＯＳトランジスタ
で、これらの各接続点にはトライステートバッファ９の
出力側が接続されている。
タ１２に直列接続されたＮチャネルＭＯＳトランジスタ
で、これらの各接続点にはトライステートバッファ９の
出力側が接続されている。
【００５６】次に動作について説明する。この実施例は
ストップ命令やウエイト命令の実行時のアドレスバス出
力レベルを、トライステートバッファ８より出力側に付
加したＰチャネルＭＯＳトランジスタ１２とＮチャネル
ＭＯＳトランジスタ１３のオン，オフにより決定するも
のである。
ストップ命令やウエイト命令の実行時のアドレスバス出
力レベルを、トライステートバッファ８より出力側に付
加したＰチャネルＭＯＳトランジスタ１２とＮチャネル
ＭＯＳトランジスタ１３のオン，オフにより決定するも
のである。
【００５７】一方、上記実施例３のようにユーザーはあ
らかじめアドレスバス制御手段２ｂに出力したい電位レ
ベルを書き込んでおき、ストップ命令，ウエイト命令が
実行されると、命令実行信号がアドレスバス制御手段２
ｂとアドレスラッチイネーブル信号制御手段９に入力さ
れる。
らかじめアドレスバス制御手段２ｂに出力したい電位レ
ベルを書き込んでおき、ストップ命令，ウエイト命令が
実行されると、命令実行信号がアドレスバス制御手段２
ｂとアドレスラッチイネーブル信号制御手段９に入力さ
れる。
【００５８】このため、アドレスバス制御手段２ｂは書
き込まれた値からＰチャネルＭＯＳトランジスタをオ
ン，オフし、ストップ命令やウエイト命令実行後のアド
レスバスの電位レベルを決定する。なお、アドレスラッ
チイネーブル信号制御手段９は上記実施例１と同様の動
作を行う。また、ストップ命令，ウエイト命令からの復
帰動作も上記実施例１と同様である。
き込まれた値からＰチャネルＭＯＳトランジスタをオ
ン，オフし、ストップ命令やウエイト命令実行後のアド
レスバスの電位レベルを決定する。なお、アドレスラッ
チイネーブル信号制御手段９は上記実施例１と同様の動
作を行う。また、ストップ命令，ウエイト命令からの復
帰動作も上記実施例１と同様である。
【００５９】実施例５．図５は請求項６の発明の一実施
例を示し、同図において、１，２ａ，３ａ，４，５ａ，
５ｂ，６，７，８，９，１０は従来例および上記各実施
例について説明したものと同一であるので、ここではそ
の重複する説明は省略する。
例を示し、同図において、１，２ａ，３ａ，４，５ａ，
５ｂ，６，７，８，９，１０は従来例および上記各実施
例について説明したものと同一であるので、ここではそ
の重複する説明は省略する。
【００６０】図５において、１４はモード切り替え手
段、１５，１６は第１のスイッチおよび第２のスイッチ
としてのＮチャネルＭＯＳトランジスタ、１７はイネー
ブル信号や読み出し書き込み信号などのシステムへの出
力信号、１８はＮチャネルＭＯＳトランジスタのゲート
入力をオン，オフするスイッチ手段、１９はアドレスラ
ッチイネーブル信号の出力をオン，オフするスイッチ手
段である。
段、１５，１６は第１のスイッチおよび第２のスイッチ
としてのＮチャネルＭＯＳトランジスタ、１７はイネー
ブル信号や読み出し書き込み信号などのシステムへの出
力信号、１８はＮチャネルＭＯＳトランジスタのゲート
入力をオン，オフするスイッチ手段、１９はアドレスラ
ッチイネーブル信号の出力をオン，オフするスイッチ手
段である。
【００６１】この実施例５は、上記実施例２の動作にア
ドレス出力以外のイネーブル信号，読み出し書き込み信
号等の外部資源をコントロールする出力信号１７をも”
Ｌ”レベルに固定するモードを設定し、モード切り替え
手段１４で切り替え可能としたものである。
ドレス出力以外のイネーブル信号，読み出し書き込み信
号等の外部資源をコントロールする出力信号１７をも”
Ｌ”レベルに固定するモードを設定し、モード切り替え
手段１４で切り替え可能としたものである。
【００６２】すなわち、あらかじめモード切り替え手段
１４に値を書き込んでおき、ストップ命令やウエイト命
令を実行したときに、外部アドレスバス５ａ，５ｂの
み”Ｌ”レベルに固定するモードならば、命令実行信号
がモード切り替え手段１４に入力されると、スイッチ手
段１９のみがオンし、上記実施例２の動作を行う。
１４に値を書き込んでおき、ストップ命令やウエイト命
令を実行したときに、外部アドレスバス５ａ，５ｂの
み”Ｌ”レベルに固定するモードならば、命令実行信号
がモード切り替え手段１４に入力されると、スイッチ手
段１９のみがオンし、上記実施例２の動作を行う。
【００６３】一方、アドレス出力とともにイネーブル信
号や読み出し書き込み信号をも”Ｌ”レベルに固定する
モードならば、命令実行信号がモード切り替え手段１４
に入力されると、スイッチ手段１８，１９がともにオン
し、ＮチャネルＭＯＳトランジスタ１０，１５，１６に
より各信号を”Ｌ”レベルに固定する。なお、ストップ
命令，ウエイト命令からの復帰動作は上記実施例１と同
様である。
号や読み出し書き込み信号をも”Ｌ”レベルに固定する
モードならば、命令実行信号がモード切り替え手段１４
に入力されると、スイッチ手段１８，１９がともにオン
し、ＮチャネルＭＯＳトランジスタ１０，１５，１６に
より各信号を”Ｌ”レベルに固定する。なお、ストップ
命令，ウエイト命令からの復帰動作は上記実施例１と同
様である。
【００６４】実施例６．なお、上記実施例３でシングル
チップマイクロコンピュータ１をシングルチップモード
で動作させるときに、既存の入出力ポートレジスタを上
記アドレスレジスタ１１として使用してもよく、上記実
施例３と同様の効果を奏する。
チップマイクロコンピュータ１をシングルチップモード
で動作させるときに、既存の入出力ポートレジスタを上
記アドレスレジスタ１１として使用してもよく、上記実
施例３と同様の効果を奏する。
【００６５】実施例７．また、上記実施例５でアドレス
バス制御手段２ａの替りにアドレスレジスタ１１を使用
してもよい。
バス制御手段２ａの替りにアドレスレジスタ１１を使用
してもよい。
【００６６】
【発明の効果】以上のように、請求項１の発明によれ
ば、外部アドレスバスへアドレスを出力する端子の電位
を強制的に設定レベルに固定するためのアドレスバス制
御手段とを設け、上記各命令の実行後、アドレスラッチ
イネーブル信号制御手段に、アドレスとデータからなる
マルチプレックス信号からアドレスのみを取り出すため
のアドレスラッチイネーブル信号をシングルチップマイ
クロコンピュータ外部のアドレスラッチ手段に１回だけ
出力させ、該アドレスラッチ手段に上記アドレスの設定
レベルをラッチさせるように構成したので、ストップ命
令やウエイト命令の実行時にアドレスバスをインアクテ
ィブにして、システム全体の低消費電力化を図ることが
できるものが得られる効果がある。
ば、外部アドレスバスへアドレスを出力する端子の電位
を強制的に設定レベルに固定するためのアドレスバス制
御手段とを設け、上記各命令の実行後、アドレスラッチ
イネーブル信号制御手段に、アドレスとデータからなる
マルチプレックス信号からアドレスのみを取り出すため
のアドレスラッチイネーブル信号をシングルチップマイ
クロコンピュータ外部のアドレスラッチ手段に１回だけ
出力させ、該アドレスラッチ手段に上記アドレスの設定
レベルをラッチさせるように構成したので、ストップ命
令やウエイト命令の実行時にアドレスバスをインアクテ
ィブにして、システム全体の低消費電力化を図ることが
できるものが得られる効果がある。
【００６７】請求項２の発明によれば、第１の命令また
は第２の命令解除後、アドレスラッチイネーブル信号制
御手段に、命令実行直前のアドレスを外部アドレスバス
に出力させ、アドレスラッチイネーブル信号のパルスを
１回出力することによって、命令実行前の状態に復帰さ
せるように構成したので、ストップ命令やウエイト命令
の解除時には、内部からのアドレスを外部アドレスへ出
力し、速やかに外部資源へアクセスすることで、ストッ
プ命令やウエイト命令の実行時にアドレスバスをインア
クティブにできるものが得られる効果がある。
は第２の命令解除後、アドレスラッチイネーブル信号制
御手段に、命令実行直前のアドレスを外部アドレスバス
に出力させ、アドレスラッチイネーブル信号のパルスを
１回出力することによって、命令実行前の状態に復帰さ
せるように構成したので、ストップ命令やウエイト命令
の解除時には、内部からのアドレスを外部アドレスへ出
力し、速やかに外部資源へアクセスすることで、ストッ
プ命令やウエイト命令の実行時にアドレスバスをインア
クティブにできるものが得られる効果がある。
【００６８】請求項３の発明によれば、アドレスバス制
御手段からの出力にもとづき、スイッチ手段に、シング
ルチップマイクロコンピュータ外部へアドレスおよびデ
ータを出力する時に駆動される出力ドライバの出力を接
地するように切り替えさせて、外部アドレスバスへアド
レスを出力する端子の電位を設定レベルに固定させるよ
うに構成したので、アドレスバス制御信号により出力ド
ライバの出力を接地側にスイッチして、アドレスを出力
する端子の電位を設定レベルに固定することで、ストッ
プ命令やウエイト命令の実行時にアドレスバスをインア
クティブにできるものが得られる効果がある。
御手段からの出力にもとづき、スイッチ手段に、シング
ルチップマイクロコンピュータ外部へアドレスおよびデ
ータを出力する時に駆動される出力ドライバの出力を接
地するように切り替えさせて、外部アドレスバスへアド
レスを出力する端子の電位を設定レベルに固定させるよ
うに構成したので、アドレスバス制御信号により出力ド
ライバの出力を接地側にスイッチして、アドレスを出力
する端子の電位を設定レベルに固定することで、ストッ
プ命令やウエイト命令の実行時にアドレスバスをインア
クティブにできるものが得られる効果がある。
【００６９】請求項４の発明によれば、外部資源をアク
セス可能なモードで動作しているシングルチップマイク
ロコンピュータの内部クロックや周辺機能の基準クロッ
クを停止させる第１の命令、または内部クロックのみを
停止させる第２の命令を実行する時に、あらかじめ指定
しておいた外部アドレスバスへ出力すべきアドレスを出
力する端子の電位を、アドレスレジスタに、強制的に設
定レベルに固定させるように構成したので、アドレスレ
ジスタに対してあらかじめ設定した外部アドレスバスへ
出力すべきアドレスを出力する端子の電位を、ストップ
命令やウエイト命令の実行時に出力することで、アドレ
スバスをインアクティブにできるものが得られる効果が
ある。
セス可能なモードで動作しているシングルチップマイク
ロコンピュータの内部クロックや周辺機能の基準クロッ
クを停止させる第１の命令、または内部クロックのみを
停止させる第２の命令を実行する時に、あらかじめ指定
しておいた外部アドレスバスへ出力すべきアドレスを出
力する端子の電位を、アドレスレジスタに、強制的に設
定レベルに固定させるように構成したので、アドレスレ
ジスタに対してあらかじめ設定した外部アドレスバスへ
出力すべきアドレスを出力する端子の電位を、ストップ
命令やウエイト命令の実行時に出力することで、アドレ
スバスをインアクティブにできるものが得られる効果が
ある。
【００７０】請求項５の発明によれば、アドレスバス制
御手段からの出力にもとづき、シングルチップマイクロ
コンピュータ外部へアドレスおよびデータを出力する時
に駆動される出力ドライバの調整を行って、外部アドレ
スバスへアドレスを出力する端子の電位レベルを決定さ
せるように構成したので、アドレスバス制御信号により
出力ドライバの調整を行うことにより、ストップ命令や
ウエイト命令の実行時にアドレスバスをインアクティブ
にできるものが得られる効果がある。
御手段からの出力にもとづき、シングルチップマイクロ
コンピュータ外部へアドレスおよびデータを出力する時
に駆動される出力ドライバの調整を行って、外部アドレ
スバスへアドレスを出力する端子の電位レベルを決定さ
せるように構成したので、アドレスバス制御信号により
出力ドライバの調整を行うことにより、ストップ命令や
ウエイト命令の実行時にアドレスバスをインアクティブ
にできるものが得られる効果がある。
【００７１】請求項６の発明によれば、外部アドレスバ
スのみ”Ｌ”レベルに固定する第１のモードと、上記外
部アドレスバス以外のイネーブル信号，読み出し書き込
み信号等の外部資源をコントロールする出力信号を”
Ｌ”レベルに固定またはフローティングにする第２のモ
ードとのいずれかを切り替え設定するモード切り替え手
段を設け、上記第１のモードの設定時に第１のスイッチ
に、上記アドレスラッチイネーブル信号をオフさせ、上
記第２のモードの設定時に第２のスイッチに、上記出力
信号の出力を遮断させるように構成したので、外部アド
レスバス以外にイネーブル信号や読み出し書き込み信号
をも”Ｌ”レベルに固定するモードに設定できるものが
得られる効果がある。
スのみ”Ｌ”レベルに固定する第１のモードと、上記外
部アドレスバス以外のイネーブル信号，読み出し書き込
み信号等の外部資源をコントロールする出力信号を”
Ｌ”レベルに固定またはフローティングにする第２のモ
ードとのいずれかを切り替え設定するモード切り替え手
段を設け、上記第１のモードの設定時に第１のスイッチ
に、上記アドレスラッチイネーブル信号をオフさせ、上
記第２のモードの設定時に第２のスイッチに、上記出力
信号の出力を遮断させるように構成したので、外部アド
レスバス以外にイネーブル信号や読み出し書き込み信号
をも”Ｌ”レベルに固定するモードに設定できるものが
得られる効果がある。
【図１】請求項１および請求項２の発明の一実施例によ
るアドレス出力装置を示すブロック図である。
るアドレス出力装置を示すブロック図である。
【図２】請求項３の発明の一実施例によるアドレス出力
装置を示すブロック図である。
装置を示すブロック図である。
【図３】請求項４の発明の一実施例によるアドレス出力
装置を示すブロック図である。
装置を示すブロック図である。
【図４】請求項５の発明の一実施例によるアドレス出力
装置を示すブロック図である。
装置を示すブロック図である。
【図５】請求項６の発明の一実施例によるアドレス出力
装置を示すブロック図である。
装置を示すブロック図である。
【図６】従来のアドレス出力装置を示すブロック図であ
る。
る。
１ シングルチップマイクロコンピュータ ２，２ａ，２ｂ アドレスバス制御手段 ５ａ，５ｂ 外部アドレスバス ４ アドレスラッチ手段 ８ トライステートバッファ（出力ドライバ） ９ アドレスラッチイネーブル信号制御手段 １０ ＮチャネルＭＯＳトランジスタ（スイッチ手段） １１ アドレスレジスタ １２ ＰチャネルＭＯＳトランジスタ（スイッチ手段） １３ ＮチャネルＭＯＳトランジスタ（スイッチ手段） １４ モード切り替え手段 １８，１９ スイッチ手段
Claims (6)
- 【請求項１】 外部資源をアクセス可能なモードで動作
しているシングルチップマイクロコンピュータの内部ク
ロックや周辺機能の基準クロックを停止させる第１の命
令、または内部クロックのみを停止させる第２の命令を
実行する時、外部アドレスバスへアドレスを出力する端
子の電位を強制的に設定レベルに固定するためのアドレ
スバス制御手段と、上記第１の命令または上記第２の命
令を実行後、アドレスとデータからなるマルチプレック
ス信号からアドレスのみを取り出すためのアドレスラッ
チイネーブル信号を上記シングルチップマイクロコンピ
ュータ外部のアドレスラッチ手段に１回だけ出力し、該
アドレスラッチ手段に上記アドレスの設定レベルをラッ
チさせるアドレスラッチイネーブル信号制御手段とを備
えたアドレス出力装置。 - 【請求項２】 外部資源をアクセス可能なモードで動作
しているシングルチップマイクロコンピュータの内部ク
ロックや周辺機能の基準クロックを停止させる第１の命
令、または内部クロックのみを停止させる第２の命令を
実行する時、外部アドレスバスへアドレスを出力する端
子の電位を強制的に設定レベルに固定するためのアドレ
スバス制御手段と、上記第１の命令または上記第２の命
令を実行後、アドレスとデータからなるマルチプレック
ス信号からアドレスのみを取り出すためのアドレスラッ
チイネーブル信号を上記シングルチップマイクロコンピ
ュータ外部のアドレスラッチ手段に１回だけ出力し、該
アドレスラッチ手段に上記アドレスの設定レベルをラッ
チさせるとともに、上記第１の命令または上記第２の命
令の解除後、命令実行直前のアドレスを上記外部アドレ
スバスに出力し、アドレスラッチイネーブル信号のパル
スを１回出力することによって、命令実行前の状態に復
帰可能とするアドレスラッチイネーブル信号制御手段と
を備えたアドレス出力装置。 - 【請求項３】 外部資源をアクセス可能なモードで動作
しているシングルチップマイクロコンピュータの内部ク
ロックや周辺機能の基準クロックを停止させる第１の命
令、または内部クロックのみを停止させる第２の命令を
実行する時、アドレスバス制御信号を出力するアドレス
バス制御手段と、該アドレスバス制御手段からの出力に
もとづき、上記シングルチップマイクロコンピュータ外
部へアドレスおよびデータを出力する時に駆動される出
力ドライバの出力を接地するように切り替えて、外部ア
ドレスバスへアドレスを出力する端子の電位を設定レベ
ルに固定するためのスイッチ手段と、上記第１の命令ま
たは上記第２の命令を実行後、アドレスとデータからな
るマルチプレックス信号からアドレスのみを取り出すた
めのアドレスラッチイネーブル信号をシングルチップマ
イクロコンピュータ外部のドレスラッチ手段に１回だけ
出力し、該アドレスラッチ手段に上記アドレスの設定レ
ベルをラッチさせるウエイト命令信号制御手段とを備え
たアドレス出力装置。 - 【請求項４】 外部資源をアクセス可能なモードで動作
しているシングルチップマイクロコンピュータの内部ク
ロックや周辺機能の基準クロックを停止させる第１の命
令、または内部クロックのみを停止させる第２の命令を
実行する時に、あらかじめ指定しておいた外部アドレス
バスへ出力すべきアドレスを出力する端子の電位を強制
的に設定レベルに固定するためのアドレスレジスタと、
上記第１の命令または上記第２の命令を実行後、アドレ
スとデータからなるマルチプレックス信号からアドレス
のみを取り出すためのアドレスラッチイネーブル信号を
シングルチップマイクロコンピュータ外部のアドレスラ
ッチ手段に１回だけ出力し、該アドレスラッチ手段に上
記アドレスの”Ｌ”レベルをラッチさせるアドレスラッ
チイネーブル信号制御手段とを備えたアドレス出力装
置。 - 【請求項５】 外部資源をアクセス可能なモードで動作
しているシングルチップマイクロコンピュータの内部ク
ロックや周辺機能の基準クロックを停止させる第１の命
令、または内部クロックのみを停止させる第２の命令を
実行する時、アドレスバス制御信号を出力するアドレス
バス制御手段と、該アドレスバス制御手段からの出力に
もとづき、シングルチップマイクロコンピュータ外部へ
アドレスおよびデータを出力する時に駆動される出力ド
ライバの調整を行って、外部アドレスバスへアドレスを
出力する端子の電位レベルを決定するためのスイッチ手
段と、上記第１の命令または上記第２の命令を実行後、
アドレスとデータからなるマルチプレックス信号からア
ドレスのみを取り出すためのアドレスラッチイネーブル
信号をシングルチップマイクロコンピュータ外部のアド
レスラッチ手段に１回だけ出力し、該アドレスラッチ手
段に上記アドレスの設定レベルをラッチさせるアドレス
ラッチイネーブル信号制御手段とを備えたアドレス出力
装置。 - 【請求項６】 外部資源をアクセス可能なモードで動作
しているシングルチップマイクロコンピュータの内部ク
ロックや周辺機能の基準クロックを停止させる第１の命
令、または内部クロックのみを停止させる第２の命令を
実行する時、アドレスバス制御信号を出力するアドレス
バス制御手段と、該アドレス制御手段からの出力にもと
づき、シングルチップマイクロコンピュータ外部へアド
レスおよびデータを出力する時に駆動される出力ドライ
バの出力を接地するように切り替えて、外部アドレスバ
スへアドレスを出力する端子の電位を設定レベルに固定
するためのスイッチ手段と、上記第１の命令または上記
第２の命令を実行後、アドレスとデータからなるマルチ
プレックス信号からアドレスのみを取り出すためのアド
レスラッチイネーブル信号をシングルチップマイクロコ
ンピュータ外部のアドレスラッチ手段に１回だけ出力
し、該アドレスラッチ手段に上記アドレスの設定レベル
をラッチさせるアドレスラッチイネーブル信号制御手段
と、上記外部アドレスバスのみ”Ｌ”レベルに固定する
第１のモードと、上記外部アドレスバス以外のイネーブ
ル信号，読み出し書き込み信号等の外部資源をコントロ
ールする出力信号を”Ｌ”レベルに固定またはフローテ
ィングにするための第２のモードとのいずれかを切り替
え設定するモード切り替え手段と、上記第１のモードの
設定時に上記アドレスラッチイネーブル信号をオンにす
る第１のスイッチと、上記第２のモードの設定時に上記
出力信号の出力を遮断する第２のスイッチとを備えたア
ドレス出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5232086A JPH0784988A (ja) | 1993-09-17 | 1993-09-17 | アドレス出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5232086A JPH0784988A (ja) | 1993-09-17 | 1993-09-17 | アドレス出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0784988A true JPH0784988A (ja) | 1995-03-31 |
Family
ID=16933785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5232086A Pending JPH0784988A (ja) | 1993-09-17 | 1993-09-17 | アドレス出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0784988A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7469352B2 (en) | 2004-10-29 | 2008-12-23 | Via Technologies Inc. | Method and related apparatus for reducing chipset power consumption |
-
1993
- 1993-09-17 JP JP5232086A patent/JPH0784988A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7469352B2 (en) | 2004-10-29 | 2008-12-23 | Via Technologies Inc. | Method and related apparatus for reducing chipset power consumption |
| US8010775B2 (en) | 2004-10-29 | 2011-08-30 | Via Technologies Inc. | Method and related apparatus for reducing CHIPSET power consumption |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5251304A (en) | Integrated circuit microcontroller with on-chip memory and external bus interface and programmable mechanism for securing the contents of on-chip memory | |
| EP0267613B1 (en) | Micro processor capable of being connected with coprocessor | |
| JPH0157378B2 (ja) | ||
| JPH0784988A (ja) | アドレス出力装置 | |
| JPS638493B2 (ja) | ||
| JPH10188567A (ja) | メモリ及びマイコン | |
| JPH07244611A (ja) | メモリ内蔵マイクロコンピュータ | |
| JP3283505B2 (ja) | マイクロコンピュータ | |
| JP2544027B2 (ja) | 低消費電力型プログラマブルロジックアレイおよびそれを用いた情報処理装置 | |
| JPH0154722B2 (ja) | ||
| JP2504837B2 (ja) | 半導体集積回路装置 | |
| JP2604319Y2 (ja) | マイクロコンピュータ | |
| KR100305879B1 (ko) | 마이크로컴퓨터 | |
| JP2924512B2 (ja) | マイクロコンピュータ | |
| JPH11316626A (ja) | マイクロコントローラ | |
| JP2946508B2 (ja) | シングルチップマイクロコンピュータ | |
| JP2978278B2 (ja) | 端子機能設定回路 | |
| JPH0676086A (ja) | １チップマイクロコンピュータ | |
| JPH05250497A (ja) | マイクロコンピュータの入出力機能選択装置 | |
| JPH02181282A (ja) | シングルチップマイクロコンピュータ | |
| JPH0443418A (ja) | データ処理装置 | |
| EP0701193A1 (en) | Expanded mode microcontroller | |
| JP2001167042A (ja) | 半導体集積回路における入出力回路および入出力制御方法 | |
| JPH0897361A (ja) | 入出力ポート | |
| JPS63311447A (ja) | デバック用マイクロプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |