JPH0782711B2 - 誤り訂正方式 - Google Patents
誤り訂正方式Info
- Publication number
- JPH0782711B2 JPH0782711B2 JP60274914A JP27491485A JPH0782711B2 JP H0782711 B2 JPH0782711 B2 JP H0782711B2 JP 60274914 A JP60274914 A JP 60274914A JP 27491485 A JP27491485 A JP 27491485A JP H0782711 B2 JPH0782711 B2 JP H0782711B2
- Authority
- JP
- Japan
- Prior art keywords
- flag
- added
- decoding
- error correction
- flags
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明はディジタル信号の誤り訂正に係り、特に２重符
号化された誤り訂正符号を用いる場合に好適な誤り訂正
方式に関する。
号化された誤り訂正符号を用いる場合に好適な誤り訂正
方式に関する。
ディジタル信号の誤り訂正を行う場合、誤り訂正能力の
みではなく検出能力も重要な要素であり、特にディジタ
ルオーディオに用いられる時には、誤訂正により異常音
が発生する危険性が生じるので十分に検討を必要とす
る。
みではなく検出能力も重要な要素であり、特にディジタ
ルオーディオに用いられる時には、誤訂正により異常音
が発生する危険性が生じるので十分に検討を必要とす
る。
従来の方式は、昭和60年度電子通信学会総合全国大会論
文集79「回転ヘッド形PCMレコーダの誤り訂正方式」に
記載されているように、第１の復号時に誤り訂正と同時
に復号の状態を示すフラグを付加し、第２の復号におい
て、誤り数の検出を行い、この誤り数とフラグの数によ
り、最適な復号方法を選択するものであった。これは、
２重符号化された誤り訂正符号の持つ誤り訂正能力を最
大限に活用できるものであるが、エラーレートが悪い時
の検出能力については、十分な配慮がなされていないと
いう問題がある。
文集79「回転ヘッド形PCMレコーダの誤り訂正方式」に
記載されているように、第１の復号時に誤り訂正と同時
に復号の状態を示すフラグを付加し、第２の復号におい
て、誤り数の検出を行い、この誤り数とフラグの数によ
り、最適な復号方法を選択するものであった。これは、
２重符号化された誤り訂正符号の持つ誤り訂正能力を最
大限に活用できるものであるが、エラーレートが悪い時
の検出能力については、十分な配慮がなされていないと
いう問題がある。
なお、２重符号化については、特開昭60-95640号等に記
載されている。
載されている。
本発明の目的は、２重符号化された誤り訂正符号におい
て、エラーレートが悪い時の検出不能確率の増加を抑制
することのできる誤り訂正方式を提供することにある。
て、エラーレートが悪い時の検出不能確率の増加を抑制
することのできる誤り訂正方式を提供することにある。
本発明は、第２の復号において、第１の復号時に付加さ
れたフラグの種類と数によりエラーレートを判断し、フ
ラグの数が所定の数以上になりエラーレートが悪いと判
断された場合、全シンボルを訂正不能とみなすことによ
ってエラーレートの増加に伴う検出能力の悪化を抑制す
るものである。
れたフラグの種類と数によりエラーレートを判断し、フ
ラグの数が所定の数以上になりエラーレートが悪いと判
断された場合、全シンボルを訂正不能とみなすことによ
ってエラーレートの増加に伴う検出能力の悪化を抑制す
るものである。
以下、本発明の一実施例を第１図に示したフローチャー
トを用いて説明する。本実施例は、回転ヘッド方式PCM
レコーダに用いられているリード・ソロモン符号により
２重符号化された誤り訂正符号における第２の復号（以
下C2復号と呼ぶ。）方式を示したものである。
トを用いて説明する。本実施例は、回転ヘッド方式PCM
レコーダに用いられているリード・ソロモン符号により
２重符号化された誤り訂正符号における第２の復号（以
下C2復号と呼ぶ。）方式を示したものである。
まず最初に第１の復号（以下C1復号と呼ぶ。）について
説明する。
説明する。
第２図はC1復号のフローチャートを示したものである。
同図において、C1復号（S,O）は任意の位置にあるＳシ
ンボルの訂正を行うこと、F0＝1,F2＝1,F2＝１は、それ
ぞれ全シンボルに対してF0フラグ、F1フラグ、F2フラグ
を付加することを表わしている。
同図において、C1復号（S,O）は任意の位置にあるＳシ
ンボルの訂正を行うこと、F0＝1,F2＝1,F2＝１は、それ
ぞれ全シンボルに対してF0フラグ、F1フラグ、F2フラグ
を付加することを表わしている。
C1復号では、符号長32、情報ワード28、検査ワード４、
最小距離が５のリード・ソロモン符号の誤り検出を行
い、検出された誤りの数により以下のような訂正を行
い、同時にフラグを付加する。以下の説明において、Ｎ
（Ｅ）は、検出された誤りの数を表わしている。
最小距離が５のリード・ソロモン符号の誤り検出を行
い、検出された誤りの数により以下のような訂正を行
い、同時にフラグを付加する。以下の説明において、Ｎ
（Ｅ）は、検出された誤りの数を表わしている。
（１） Ｎ（Ｅ）＝０の場合は訂正は行わずフラグの付
加も行わない。
加も行わない。
（２） Ｎ（Ｅ）＝１の場合は、任意の位置にある１シ
ンボルの訂正を行い、全シンボルに対しF0フラグを付加
する。
ンボルの訂正を行い、全シンボルに対しF0フラグを付加
する。
（３） Ｎ（Ｅ）＝２の場合は、任意の位置にある２シ
ンボルの訂正を行い、全シンボルに対しF1フラグを付加
する。
ンボルの訂正を行い、全シンボルに対しF1フラグを付加
する。
（４） Ｎ（Ｅ）＞２の場合は、訂正は行わず、全シン
ボルに対しF2フラグを付加する。
ボルに対しF2フラグを付加する。
一般に、エラーレートが悪いときはC1復号で訂正不能と
なる場合が増加するので、F2フラグの付加されているシ
ンボルが増大する。
なる場合が増加するので、F2フラグの付加されているシ
ンボルが増大する。
次にC2復号について説明する。
C2復号では、符号長32、情報ワード26、検査ワード６、
最小距離が７のリード・ソロモン符号の復号を行う。し
たがってC2復号では、2S＋Ｅ≦６となる任意のＳシンボ
ルの誤りと、C1復号においてフラグの付加されたＥシン
ボルの誤りの訂正を行うことができる。以下第１図のフ
ローチャートに示したC2復号の手順を説明する。同図に
おいて、Ｎ（Ｅ）は検出された誤りの数Ｎ（F1）,N
（F2）はC1復号において付加されたF1フラグ及びF2フラ
グの数、Ｆ＝F0,F＝F1,F＝１はそれぞれ訂正不能時に付
加する訂正不能フラグをF0フラグ付きシンボル、F1フラ
グ付きシンボル、全シンボルに対して付加すること、C2
復号（S,E）は任意のＳシンボルの誤りとフラグの付加
されたＥシンボルの誤り訂正を行うことを示している。
最小距離が７のリード・ソロモン符号の復号を行う。し
たがってC2復号では、2S＋Ｅ≦６となる任意のＳシンボ
ルの誤りと、C1復号においてフラグの付加されたＥシン
ボルの誤りの訂正を行うことができる。以下第１図のフ
ローチャートに示したC2復号の手順を説明する。同図に
おいて、Ｎ（Ｅ）は検出された誤りの数Ｎ（F1）,N
（F2）はC1復号において付加されたF1フラグ及びF2フラ
グの数、Ｆ＝F0,F＝F1,F＝１はそれぞれ訂正不能時に付
加する訂正不能フラグをF0フラグ付きシンボル、F1フラ
グ付きシンボル、全シンボルに対して付加すること、C2
復号（S,E）は任意のＳシンボルの誤りとフラグの付加
されたＥシンボルの誤り訂正を行うことを示している。
（１） まず、Ｓ＝2,E＝０として復号を行う。これに
より、任意の位置にある２シンボルの誤り訂正を行う。
より、任意の位置にある２シンボルの誤り訂正を行う。
（２） （１）で誤りが３個以上と判断された場合、F1
フラグの数が０個ならば訂正は行わず、F0フラグの付加
されているシンボルに訂正不能フラグを付加する。
フラグの数が０個ならば訂正は行わず、F0フラグの付加
されているシンボルに訂正不能フラグを付加する。
（３） （１）で誤りが３個以上と判断された場合、F1
フラグの数が１個または２個ならば、F1フラグの付加さ
れている１シンボルまたは２シンボルを消失として、Ｓ
＝2,E＝１またはＳ＝2,E＝２の復号を行い、検出された
誤りが２個以下ならば誤り訂正を行い、２個より大きい
と判断された場合は、訂正は行わず、F0フラグの付加さ
れているシンボルに訂正不能フラグを付加する。
フラグの数が１個または２個ならば、F1フラグの付加さ
れている１シンボルまたは２シンボルを消失として、Ｓ
＝2,E＝１またはＳ＝2,E＝２の復号を行い、検出された
誤りが２個以下ならば誤り訂正を行い、２個より大きい
と判断された場合は、訂正は行わず、F0フラグの付加さ
れているシンボルに訂正不能フラグを付加する。
（４） （１）で誤りが３個以上と判断された場合、F1
フラグの数が３個または４個ならば、F1フラグの付加さ
れているシンボルまたは４シンボルを消失として、Ｓ＝
1,E＝３またはＳ＝1,E＝４の復号を行い、検出された誤
りが１個以下ならば誤り訂正を行い、２個以上と判断さ
れた場合は、訂正は行わず、F0フラグの付加されている
シンボルに訂正不能フラグを付加する。
フラグの数が３個または４個ならば、F1フラグの付加さ
れているシンボルまたは４シンボルを消失として、Ｓ＝
1,E＝３またはＳ＝1,E＝４の復号を行い、検出された誤
りが１個以下ならば誤り訂正を行い、２個以上と判断さ
れた場合は、訂正は行わず、F0フラグの付加されている
シンボルに訂正不能フラグを付加する。
（５） （１）で誤りが３個以上と判断された場合、F1
フラグの数が５個ならば、F1フラグの付加されている５
シンボルを消失として、Ｓ＝0,E＝５の復号を行い、検
出された誤りが０個ならば誤り訂正を行い、１個以上と
判断された場合は、訂正は行わず、F0フラグの付加され
ているシンボルに訂正不能フラグを付加する。
フラグの数が５個ならば、F1フラグの付加されている５
シンボルを消失として、Ｓ＝0,E＝５の復号を行い、検
出された誤りが０個ならば誤り訂正を行い、１個以上と
判断された場合は、訂正は行わず、F0フラグの付加され
ているシンボルに訂正不能フラグを付加する。
（６） （１）で誤りが３個以上と判断された場合、F1
フラグの数が６個以上かつF2フラグの数が０個ならば訂
正は行わず、F1フラグの付加されているシンボルに訂正
不能フラグを付加する。
フラグの数が６個以上かつF2フラグの数が０個ならば訂
正は行わず、F1フラグの付加されているシンボルに訂正
不能フラグを付加する。
（７） （１）で誤りが３個以上と判断された場合、F1
フラグの数が６個以上かつF2フラグの数が１個または２
個ならば、F2フラグの付加されている１シンボルまたは
２シンボルを消失として、Ｓ＝2,E＝１またはＳ＝2,E＝
２の復号を行い、検出された誤りが２個以下ならば誤り
訂正を行い、３個以上ならば訂正は行わず、F1フラグの
付加されているシンボルに訂正不能フラグを付加する。
フラグの数が６個以上かつF2フラグの数が１個または２
個ならば、F2フラグの付加されている１シンボルまたは
２シンボルを消失として、Ｓ＝2,E＝１またはＳ＝2,E＝
２の復号を行い、検出された誤りが２個以下ならば誤り
訂正を行い、３個以上ならば訂正は行わず、F1フラグの
付加されているシンボルに訂正不能フラグを付加する。
（８） （１）で誤りが３個以上と判断された場合、F1
フラグの数が６個以上かつF2フラグの数が３個ならば、
F2フラグの付加されている３シンボルを消失として、Ｓ
＝1,E＝３の復号を行い、検出された誤りが１個以下な
らば誤り訂正を行い、２個以上ならば訂正は行わず、F1
フラグの付加されているシンボルに訂正不能フラグを付
加する。
フラグの数が６個以上かつF2フラグの数が３個ならば、
F2フラグの付加されている３シンボルを消失として、Ｓ
＝1,E＝３の復号を行い、検出された誤りが１個以下な
らば誤り訂正を行い、２個以上ならば訂正は行わず、F1
フラグの付加されているシンボルに訂正不能フラグを付
加する。
（９） （１）で誤りが３個以上と判断された場合、F1
フラグの数が６個以上かつF2フラグの数が４個または５
個ならば、F2フラグの付加されている４シンボルまたは
５シンボルを消失として、Ｓ＝0,E＝４またはＳ＝0,E＝
５の復号を行い、検出された誤りが０個ならば誤り訂正
を行い、１個以上ならば訂正は行わず、F1フラグの付加
されているシンボルに訂正不能フラグを付加する。
フラグの数が６個以上かつF2フラグの数が４個または５
個ならば、F2フラグの付加されている４シンボルまたは
５シンボルを消失として、Ｓ＝0,E＝４またはＳ＝0,E＝
５の復号を行い、検出された誤りが０個ならば誤り訂正
を行い、１個以上ならば訂正は行わず、F1フラグの付加
されているシンボルに訂正不能フラグを付加する。
（10） （１）で誤りが３個以上と判断された場合、F2
フラグの数が６個ならば、F1フラグの数が６個の時、F2
フラグの付加されている６シンボルを消失として、Ｓ＝
0,E＝６の誤り訂正を行い、F1フラグの数が７個以上の
時訂正は行わず、F1フラグの付加されているシンボルに
訂正不能フラグを付加する。
フラグの数が６個ならば、F1フラグの数が６個の時、F2
フラグの付加されている６シンボルを消失として、Ｓ＝
0,E＝６の誤り訂正を行い、F1フラグの数が７個以上の
時訂正は行わず、F1フラグの付加されているシンボルに
訂正不能フラグを付加する。
（11） （１）で誤りが３個以上と判断された場合、F2
フラグの数が７個以上15個以下ならば、訂正は行わず、
F1フラグの付加されているシンボルに訂正不能フラグを
付加する。
フラグの数が７個以上15個以下ならば、訂正は行わず、
F1フラグの付加されているシンボルに訂正不能フラグを
付加する。
（12） （１）で誤りが３個以上と判断された場合、F2
フラグの数が16個以上ならば訂正は行わず、１ブロック
内のすべてのシンボルに訂正不能フラグを付加する。
フラグの数が16個以上ならば訂正は行わず、１ブロック
内のすべてのシンボルに訂正不能フラグを付加する。
上記の復号方式は、エラーレートが悪いと考えられるＮ
（Ｅ）＞2,N（F2）＞15の時、従来ではF1フラグ付きシ
ンボルに訂正不能フラグを付加していたのに対し、全フ
ラグに訂正不能フラグを付加することを特徴としてい
る。その結果、エラーレートが悪い時の検出能力を向上
させることが可能となる。
（Ｅ）＞2,N（F2）＞15の時、従来ではF1フラグ付きシ
ンボルに訂正不能フラグを付加していたのに対し、全フ
ラグに訂正不能フラグを付加することを特徴としてい
る。その結果、エラーレートが悪い時の検出能力を向上
させることが可能となる。
第３図はこの効果を具体的に示したものであり、シンボ
ルエラーレートに対する誤り訂正能力を表わしている。
同図において、破線は上述した昭60信学全大79に記載さ
れている方式、実線は上で説明した方式による訂正不能
確率、検出不能確率を示している。この図より、シンボ
ルエラーレートが10-1以上のとき、検出不能確率が１桁
ほど減少し、その最悪値が数秒に１回から、１分に１回
程度と改善されたことがわかる。
ルエラーレートに対する誤り訂正能力を表わしている。
同図において、破線は上述した昭60信学全大79に記載さ
れている方式、実線は上で説明した方式による訂正不能
確率、検出不能確率を示している。この図より、シンボ
ルエラーレートが10-1以上のとき、検出不能確率が１桁
ほど減少し、その最悪値が数秒に１回から、１分に１回
程度と改善されたことがわかる。
第４図は、本発明による誤り訂正方式を行うための誤り
訂正装置のブロック図の１例である。同図において、１
はシンドローム生成回路、２はカウンタ、3,4はROM、５
は比較回路、７はRAM、８は演算回路、10は条件判断回
路、11はプログラムROM、12はアドレスカウンタ、13,14
はバスライン、20はデータ入出力端子、21はロケーショ
ン入出力端子である。
訂正装置のブロック図の１例である。同図において、１
はシンドローム生成回路、２はカウンタ、3,4はROM、５
は比較回路、７はRAM、８は演算回路、10は条件判断回
路、11はプログラムROM、12はアドレスカウンタ、13,14
はバスライン、20はデータ入出力端子、21はロケーショ
ン入出力端子である。
バスライン13は、受信信号、誤りパターン，データに付
加されるフラグ等のデータをやりとりするデータバス、
バスライン14は、データの位置（ロケーション）等のデ
ータをやりとりするロケーションバスである。
加されるフラグ等のデータをやりとりするデータバス、
バスライン14は、データの位置（ロケーション）等のデ
ータをやりとりするロケーションバスである。
シンドローム生成回路１は、データ入出力端子20より入
力された信号によりシンドローム生成する。
力された信号によりシンドローム生成する。
演算回路８は、上記シンドローム生成回路で生成された
シンドロームによって誤り位置及び誤りパターンを求め
るための演算を行うものであり、GF（2m）上での乗算、
除算及び加算を行う。
シンドロームによって誤り位置及び誤りパターンを求め
るための演算を行うものであり、GF（2m）上での乗算、
除算及び加算を行う。
RAM7は、シンドロームや演算回路８での演算結果を記憶
するためのものである。
するためのものである。
６は、ｍ入力OR回路であり、データバス20上のデータが
０かどうかを判断するためのものである。
０かどうかを判断するためのものである。
ROM1,ROM2は、ベクトル表現でデータを扱っているデー
タバス13と、べき表現でデータを扱っているロケーショ
ンバス14との間のデータのやりとりを行う場合のデータ
変換ROMである。
タバス13と、べき表現でデータを扱っているロケーショ
ンバス14との間のデータのやりとりを行う場合のデータ
変換ROMである。
カウンタ２は、１ブロック内のフラグ数をカウントする
ものであり、このカウントした結果により、C2復号にお
ける復号方法の選択を行う。
ものであり、このカウントした結果により、C2復号にお
ける復号方法の選択を行う。
比較回路５は、上記したフラグ数と所定の数との比較
や、復号処理途中におけるデータと定数の比較に用い
る。
や、復号処理途中におけるデータと定数の比較に用い
る。
条件判断回路10は、OR回路６及び比較回路５の結果等に
基づいてプログラムの分岐を行うかどうかを判断するも
のである。
基づいてプログラムの分岐を行うかどうかを判断するも
のである。
プログラムROM11は、上記した各回路を制御して復号を
行うためのプログラムを記憶しておくものである。15
は、比較回路５やデータバス13へ定数を入力する信号、
17はプログラムの分岐を行う場合の条件を決める信号、
18は分岐する場合の分岐先を決める信号である。また16
はバスに接続されているバッファやレジスタを制御する
信号である。
行うためのプログラムを記憶しておくものである。15
は、比較回路５やデータバス13へ定数を入力する信号、
17はプログラムの分岐を行う場合の条件を決める信号、
18は分岐する場合の分岐先を決める信号である。また16
はバスに接続されているバッファやレジスタを制御する
信号である。
アドレスカウンタ12は、上記プログラムROM11のアドレ
スを制御するためのものである。このカウンタは、マス
タークロック入力22より入力されるクロックよりアドレ
スを進め、プログラムを実行させる。また、プログラム
の分岐を行う場合は、分岐命令19により分岐先アドレス
18をカウンタにロードし、プログラムを分岐させる。な
お、プログラムをスタートさせる時は、リセット入力端
子23よりリセット信号を入力し、カウンタをリセットさ
せることによって行う。
スを制御するためのものである。このカウンタは、マス
タークロック入力22より入力されるクロックよりアドレ
スを進め、プログラムを実行させる。また、プログラム
の分岐を行う場合は、分岐命令19により分岐先アドレス
18をカウンタにロードし、プログラムを分岐させる。な
お、プログラムをスタートさせる時は、リセット入力端
子23よりリセット信号を入力し、カウンタをリセットさ
せることによって行う。
誤り訂正を行う手順としては、まず受信信号を入力し、
シンドローム生成回路１によりシンドロームの生成を行
い、C2復号では、C1復号によって付加されたフラグ数を
カウンタ２によってカウントし、その結果を比較回路５
によって、プログラムROM11から入力された所定の数と
の比較を行う。フラグ数が所定の数未満ならばプログラ
ムにより復号を行い、誤り位置及び誤りパターンを求
め、誤りデータを修正し、訂正不能の場合には、データ
入出力端子20よりデータに付加する訂正不能フラグを出
力する。また、フラグ数が所定の数以上ならば、データ
入出力端子20より全シンボルに対して訂正不能フラグを
出力する。
シンドローム生成回路１によりシンドロームの生成を行
い、C2復号では、C1復号によって付加されたフラグ数を
カウンタ２によってカウントし、その結果を比較回路５
によって、プログラムROM11から入力された所定の数と
の比較を行う。フラグ数が所定の数未満ならばプログラ
ムにより復号を行い、誤り位置及び誤りパターンを求
め、誤りデータを修正し、訂正不能の場合には、データ
入出力端子20よりデータに付加する訂正不能フラグを出
力する。また、フラグ数が所定の数以上ならば、データ
入出力端子20より全シンボルに対して訂正不能フラグを
出力する。
本発明によれば、２重符号化された誤り訂正符号の復号
において、エラーレートが悪いときの検出能力を高める
ことができるので、エラーレートが悪化に伴う検出不能
確率の増加を抑制する効果がある。
において、エラーレートが悪いときの検出能力を高める
ことができるので、エラーレートが悪化に伴う検出不能
確率の増加を抑制する効果がある。
第１図は本発明による２重符号化された誤り訂正符号の
第２の復号のフローチャート図、第２図は第１の復号の
フローチャート図、第３図はシンボルエラーレート対訂
正能力及び検出能力を示す図、第４図は本発明による誤
り訂正方式を実行するための誤り訂正装置のブロック図
である。 ２……カウンタ、3,4……ROM、５……比較回路、７……
RAM、８……演算回路、10……条件判断回路、11……プ
ログラムROM、12……アドレスカウンタ。
第２の復号のフローチャート図、第２図は第１の復号の
フローチャート図、第３図はシンボルエラーレート対訂
正能力及び検出能力を示す図、第４図は本発明による誤
り訂正方式を実行するための誤り訂正装置のブロック図
である。 ２……カウンタ、3,4……ROM、５……比較回路、７……
RAM、８……演算回路、10……条件判断回路、11……プ
ログラムROM、12……アドレスカウンタ。
Claims (1)
- 【請求項１】第１の配列状態にある複数の情報ワード
と、上記情報ワードに対して生成された複数の第１の検
査ワードにより第１の符号ブロックが形成され、夫々異
なる第１の符号ブロックに含まれる複数の情報ワード及
び複数の第１の検査ワードよりなる第２の配列状態にお
ける複数の情報ワード及び複数の第１の検査ワードと、
上記複数の情報ワード及び複数の第１の検査ワードに対
して生成された複数の第２の検査ワードにより第２のブ
ロックが形成される符号語の復号を行なう誤り訂正方式
において、第１の復号として第２の符号ブロックに対し
て誤り検出及び誤り訂正を行い、同時に復号の状態を示
す複数のフラグを付加し、第２の復号として上記第１の
符号ブロックに対して誤り検出及び誤り訂正を行い、誤
り訂正が不可能と判断されたとき、上記フラグの数が所
定の数未満の場合、上記第１の符号ブロックに含まれる
ワードのうち、上記フラグの付加されたワードを訂正不
能とし、上記フラグの数が上記所定の数以上の場合、上
記第１の符号ブロックに含まれる全ワードを訂正不能と
することを特徴とする誤り訂正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60274914A JPH0782711B2 (ja) | 1985-12-09 | 1985-12-09 | 誤り訂正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60274914A JPH0782711B2 (ja) | 1985-12-09 | 1985-12-09 | 誤り訂正方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62134867A JPS62134867A (ja) | 1987-06-17 |
| JPH0782711B2 true JPH0782711B2 (ja) | 1995-09-06 |
Family
ID=17548291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60274914A Expired - Lifetime JPH0782711B2 (ja) | 1985-12-09 | 1985-12-09 | 誤り訂正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782711B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0592389A (ja) * | 1991-09-30 | 1993-04-16 | Mitsubishi Electric Corp | ロボツトのマニピユレータ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856547A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 符号誤り訂正方式 |
| JPS601676A (ja) * | 1983-06-17 | 1985-01-07 | Sony Corp | 誤り検出方法 |
| JPH0812612B2 (ja) * | 1983-10-31 | 1996-02-07 | 株式会社日立製作所 | 誤り訂正方法及び装置 |
-
1985
- 1985-12-09 JP JP60274914A patent/JPH0782711B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62134867A (ja) | 1987-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1258134A (en) | Error correction method | |
| US4646301A (en) | Decoding method and system for doubly-encoded Reed-Solomon codes | |
| US5684810A (en) | Error correcting decoder and error correction decoding method | |
| US4852099A (en) | Error correction method using Reed-Solomon code | |
| JPH084233B2 (ja) | 誤り訂正符号の復号装置 | |
| US4897839A (en) | Coding and decoding method | |
| JP3283122B2 (ja) | 符号訂正方法及び装置 | |
| JPH058610B2 (ja) | ||
| JPH0782711B2 (ja) | 誤り訂正方式 | |
| JPH1117557A (ja) | 誤り訂正方法及び誤り訂正装置 | |
| JP2606647B2 (ja) | 誤り訂正方法 | |
| JP2694794B2 (ja) | 誤り訂正処理方法 | |
| JP2518827B2 (ja) | 符号化復号化装置 | |
| JP2578740B2 (ja) | 誤り訂正方法 | |
| JP2567598B2 (ja) | 誤り個数判定方法 | |
| JPH0778968B2 (ja) | 軟判定復号方法 | |
| JPS6322736B2 (ja) | ||
| JP2599001B2 (ja) | 誤り訂正処理回路 | |
| JPS6367922A (ja) | 誤り訂正方式 | |
| JPH0636286B2 (ja) | 誤り訂正方法及び装置 | |
| KR100532373B1 (ko) | 디지털 신호의 재생에 있어 에러정정방법 | |
| JPS58218255A (ja) | 符号誤り検出訂正方式 | |
| JP2579616B2 (ja) | 復号器 | |
| JPH0138998Y2 (ja) | ||
| JPH0827731B2 (ja) | 誤り訂正方法及び装置 |