JPH0782408B2 - 電源制御部のプログラム異常処理方式 - Google Patents
電源制御部のプログラム異常処理方式Info
- Publication number
- JPH0782408B2 JPH0782408B2 JP63229432A JP22943288A JPH0782408B2 JP H0782408 B2 JPH0782408 B2 JP H0782408B2 JP 63229432 A JP63229432 A JP 63229432A JP 22943288 A JP22943288 A JP 22943288A JP H0782408 B2 JPH0782408 B2 JP H0782408B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply control
- unit
- control unit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
Description
【発明の詳細な説明】 ［概要］ 情報処理部へ電源供給を行う電源部を制御する電源制御
部のプログラム異常に対処する電源制御部のプログラム
異常処理方式に関し、 電源制御部のプログラム異常に対して情報処理部への影
響を与えることなく自動的にリセットできる電源制御部
のプログラム異常処理方式を提供することを目的とし、 電源部と電源制御部と情報処理部とからなり電源部から
情報処理部への電源供給を電源制御部により制御するシ
ステムにおける電源制御部のプログラム異常処理方式に
おいて、電源制御部は、プログラム異常の発生により起
動して異常状態の記録、表示等の異常処理を行う異常処
理部と、該異常処理部により起動されコマンドの検出を
行い、投入コマンドが電源オフコマンドであることを識
別手段により検出すると電源部に対し切断信号を発生す
るとともにリセット信号を発生するコマンド検出部と、
該リセット信号により電源制御部をリセット状態にする
リセット手段とを備えるよう構成する。
部のプログラム異常に対処する電源制御部のプログラム
異常処理方式に関し、 電源制御部のプログラム異常に対して情報処理部への影
響を与えることなく自動的にリセットできる電源制御部
のプログラム異常処理方式を提供することを目的とし、 電源部と電源制御部と情報処理部とからなり電源部から
情報処理部への電源供給を電源制御部により制御するシ
ステムにおける電源制御部のプログラム異常処理方式に
おいて、電源制御部は、プログラム異常の発生により起
動して異常状態の記録、表示等の異常処理を行う異常処
理部と、該異常処理部により起動されコマンドの検出を
行い、投入コマンドが電源オフコマンドであることを識
別手段により検出すると電源部に対し切断信号を発生す
るとともにリセット信号を発生するコマンド検出部と、
該リセット信号により電源制御部をリセット状態にする
リセット手段とを備えるよう構成する。
［産業上の利用分野］ 本発明は情報処理部へ電源供給を行う電源部を制御する
電源制御部のプログラム異常に対処する電源制御部のプ
ログラム異常処理方式に関する。
電源制御部のプログラム異常に対処する電源制御部のプ
ログラム異常処理方式に関する。
コンピュータシステムの本体を構成するCPU、メモリ、
チャネル等の情報処理部は１つの電源部からそれぞれに
必要な各種（＋5V,±12V等）電圧の電源が供給されてい
る。なお、他の入出力装置、例えば磁気ディスク装置、
プリンタ等はそれぞれに付属する電源を備えている。
チャネル等の情報処理部は１つの電源部からそれぞれに
必要な各種（＋5V,±12V等）電圧の電源が供給されてい
る。なお、他の入出力装置、例えば磁気ディスク装置、
プリンタ等はそれぞれに付属する電源を備えている。
このような情報処理装置へ供給される電源の供給はシス
テムの運用の自動化に伴い、電源を発生する電源部の制
御を行う電源制御部はマイクロプロセッサによるプログ
ラム制御が行われ、電源の自動投入・切断、ソフトウェ
アからのコマンドによる電源切断等の機能を実現してお
り、その制御は次第に複雑化している。また、電源の投
入・切断はユーザに直接影響を与えることなので、高信
頼性が要求されている。
テムの運用の自動化に伴い、電源を発生する電源部の制
御を行う電源制御部はマイクロプロセッサによるプログ
ラム制御が行われ、電源の自動投入・切断、ソフトウェ
アからのコマンドによる電源切断等の機能を実現してお
り、その制御は次第に複雑化している。また、電源の投
入・切断はユーザに直接影響を与えることなので、高信
頼性が要求されている。
このため、電源制御部においては、自身のプログラム実
行の正常性を確認する機構を備え、異常となった時は電
源制御部の機能を停止する制御を行っている。
行の正常性を確認する機構を備え、異常となった時は電
源制御部の機能を停止する制御を行っている。
［従来の技術］ 第５図に従来例の構成図を示す。
第５図の50は電源部、51は電源制御部、52は情報処理部
を表す。電源部50は商用電源のAC100Vから電源制御部51
の各部を駆動するための常備電源（＋5V）を発生（スイ
ッチを介することなく、AC入力がある時常時出力され
る）するとともに情報処理システムの本体部である情報
処理部52（CPU、メモリ、チャネル等）のカード（プリ
ント基板）へ必要な各種の電圧からなるシステム電源を
作成し、電源制御部51の制御により情報処理部52への投
入・切断が制御される。
を表す。電源部50は商用電源のAC100Vから電源制御部51
の各部を駆動するための常備電源（＋5V）を発生（スイ
ッチを介することなく、AC入力がある時常時出力され
る）するとともに情報処理システムの本体部である情報
処理部52（CPU、メモリ、チャネル等）のカード（プリ
ント基板）へ必要な各種の電圧からなるシステム電源を
作成し、電源制御部51の制御により情報処理部52への投
入・切断が制御される。
電源制御部51はマイクロプロセッサ、RAM、ROM（マイク
ロプログラム格納用）、入出力装置や、電源部50や情報
処理部52とのインタフェース等を備え、プログラム制御
により電源制御を行なう。
ロプログラム格納用）、入出力装置や、電源部50や情報
処理部52とのインタフェース等を備え、プログラム制御
により電源制御を行なう。
この電源制御部51のプログラムの異常を検出するために
種々の方法が考え出されているが、その中で比較的に良
く用いられる方法の例を概説する。
種々の方法が考え出されているが、その中で比較的に良
く用いられる方法の例を概説する。
監視用のタイマを設けて、一定時間毎にマイクロプロセ
ッサによりタイマにアクセスして、リセットを行い、一
定時間毎にタイマにアクセスしないとプログラムが暴走
したとみなして割込みを上げ、割込み処理ルーチンによ
りプログラム異常の処理を行う方法が知られている。
ッサによりタイマにアクセスして、リセットを行い、一
定時間毎にタイマにアクセスしないとプログラムが暴走
したとみなして割込みを上げ、割込み処理ルーチンによ
りプログラム異常の処理を行う方法が知られている。
そのようなプログラムの異常が発生すると、従来はプロ
グラム異常処理において、異常が起こった時の状態をロ
ギング（記録）し、オペパネルにプログラム異常のメッ
セージを表示してオペレータに知られ、遠隔警報等（遠
隔地にある監視盤などに警報を表示する）を行って、電
源切断の異常な場合も当然に考えられるので、ダイナミ
ックストップ状態にしていた。このダイナミックストッ
プ状態は、異常処理を終了した後、異常処理の実行前の
プログラム異常の状態であり、自分自身でループするこ
とになる。
グラム異常処理において、異常が起こった時の状態をロ
ギング（記録）し、オペパネルにプログラム異常のメッ
セージを表示してオペレータに知られ、遠隔警報等（遠
隔地にある監視盤などに警報を表示する）を行って、電
源切断の異常な場合も当然に考えられるので、ダイナミ
ックストップ状態にしていた。このダイナミックストッ
プ状態は、異常処理を終了した後、異常処理の実行前の
プログラム異常の状態であり、自分自身でループするこ
とになる。
［発明が解決しようとする課題］ 上記の従来のプログラム異常における処理において、電
源制御部51のマイクロプロセッサがダイナミックストッ
プ状態になると、電源を切断できなくなってしまうとい
う問題点が生じていた。
源制御部51のマイクロプロセッサがダイナミックストッ
プ状態になると、電源を切断できなくなってしまうとい
う問題点が生じていた。
すなわち、プログラムの異常処理の後、直ちにリセット
して電源の切断を行うことも考えられるが、情報処理部
52ではその時に処理を実行しているとシステム電源が突
然切断されるために処理中のデータが失われる（例え
ば、ディスク装置が動作していると内容が破壊される）
等、その影響が極めて大きいという問題があった。
して電源の切断を行うことも考えられるが、情報処理部
52ではその時に処理を実行しているとシステム電源が突
然切断されるために処理中のデータが失われる（例え
ば、ディスク装置が動作していると内容が破壊される）
等、その影響が極めて大きいという問題があった。
また、電源制御部51のプログラム異常の際に電源部のAC
電源用のブレーカーを操作してオフにして電源の切断を
行うことができるが、その場合は電源部での人手による
スイッチ操作を要し、しかも上記と同様に情報処理部に
対して影響を与えることになり採用することができな
い。
電源用のブレーカーを操作してオフにして電源の切断を
行うことができるが、その場合は電源部での人手による
スイッチ操作を要し、しかも上記と同様に情報処理部に
対して影響を与えることになり採用することができな
い。
本発明は、電源制御部のプログラム異常に対して情報処
理部への影響を与えることなく自動的にリセットできる
電源制御部のプログラム異常処理方式を提供することを
目的とする。
理部への影響を与えることなく自動的にリセットできる
電源制御部のプログラム異常処理方式を提供することを
目的とする。
［課題を解決するための手段］ 第１図は本発明の基本構成図を示す。
第１図の10は電源部、11は電源制御部、12はプログラム
異常処理部、13はコマンド検出部、14はリセット手段、
15は情報処理部を表す。
異常処理部、13はコマンド検出部、14はリセット手段、
15は情報処理部を表す。
本発明は、電源制御部にプログラム異常処理部により起
動されるコマンド検出部を設けて、情報処理部において
電源切断への準備ができた後投入される電源オフコマン
ドをコマンド演出部において検出すると電源切断の制御
信号を発生して電源の切断を行うとともに電源制御部を
リセットするものである。
動されるコマンド検出部を設けて、情報処理部において
電源切断への準備ができた後投入される電源オフコマン
ドをコマンド演出部において検出すると電源切断の制御
信号を発生して電源の切断を行うとともに電源制御部を
リセットするものである。
［作用］ 電源制御部11においてプログラム異常が発生するとプロ
グラム異常処理部12が起動して、従来と同様の異常処理
を実行し、それが終了するとコマンド検出部13を起動す
る。このコマンド検出部13は情報処理部15から投入され
る電源オフコマンドを電源オフコマンド識別手段131に
おいて識別すると、電源部10に対して切断信号132を発
生し、同時にリセット信号133を発生する。電源部10は
その切断信号132を受け取ることによりシステム電源を
切断して情報処理部への給電を停止する。また、電源制
御部11はリセット手段14により、制御状態がリセットさ
れ、各部を初期化した後動作を再開する。
グラム異常処理部12が起動して、従来と同様の異常処理
を実行し、それが終了するとコマンド検出部13を起動す
る。このコマンド検出部13は情報処理部15から投入され
る電源オフコマンドを電源オフコマンド識別手段131に
おいて識別すると、電源部10に対して切断信号132を発
生し、同時にリセット信号133を発生する。電源部10は
その切断信号132を受け取ることによりシステム電源を
切断して情報処理部への給電を停止する。また、電源制
御部11はリセット手段14により、制御状態がリセットさ
れ、各部を初期化した後動作を再開する。
［実施例］ 第２図は本発明の実施例のブロック構成図、第３図は電
源制御部の構成図、第４図は実施例の処理フロー図を示
す。
源制御部の構成図、第４図は実施例の処理フロー図を示
す。
第２図において、20は電源部、21は電源制御部、22は情
報処理部、23は情報処理に備えられている操作用キーボ
ードを表し、電源部はAC100Vから電源制御部21への常備
電源および情報処理部22へのシステム電源を発生する電
源回路が従来例と同様に備えられている。
報処理部、23は情報処理に備えられている操作用キーボ
ードを表し、電源部はAC100Vから電源制御部21への常備
電源および情報処理部22へのシステム電源を発生する電
源回路が従来例と同様に備えられている。
本発明による電源制御部21の実施例の構成は第３図に示
されている。
されている。
第３図において、31は電源制御を制御するマイクロプロ
セッサ、32はシステム電源が供給される対象である情報
処理部22（第２図）とのインタフェースをとるCPUイン
タフェース、33は電源部20（第２図）を制御し、電源部
からの信号を受信するための電源インタフェース、34は
マイクロプロセッサのプログラムを格納したROM、35は
プログラムが使用する変数領域等の各種のデータを格納
するRAM、36はプログラム異常時のロギング情報を格納
するための不揮発RAM、37はプログラム異常を監視する
ための一定時間を計時する監視用タイマを表す。
セッサ、32はシステム電源が供給される対象である情報
処理部22（第２図）とのインタフェースをとるCPUイン
タフェース、33は電源部20（第２図）を制御し、電源部
からの信号を受信するための電源インタフェース、34は
マイクロプロセッサのプログラムを格納したROM、35は
プログラムが使用する変数領域等の各種のデータを格納
するRAM、36はプログラム異常時のロギング情報を格納
するための不揮発RAM、37はプログラム異常を監視する
ための一定時間を計時する監視用タイマを表す。
第２図，第３図に示す電源制御部による停電時における
実施例の処理フロー図を第４図に示す。
実施例の処理フロー図を第４図に示す。
第４図の処理フローを説明すると、最初に電源制御部21
において、従来と同様の異常検出方式である監視用タイ
マ37のオーバーフローの割込みの発生によりプログラム
異常を検出すると（第４図40）、プログラム異常処理が
開始され、ロギング処理（同41）、オペパネルへの表示
（同42）、遠隔警報（同43）の各処理が実行される。
において、従来と同様の異常検出方式である監視用タイ
マ37のオーバーフローの割込みの発生によりプログラム
異常を検出すると（第４図40）、プログラム異常処理が
開始され、ロギング処理（同41）、オペパネルへの表示
（同42）、遠隔警報（同43）の各処理が実行される。
このプログラム異常処理が終了すると、続いて「コマン
ド監視」の処理が実行される（同44）。このコマンド監
視は、投入されるコマンドを検出する処理であり、その
コマンドは次の場合に投入される。すなわち、上記のプ
ログラム異常処理により、情報処理部22のオペレータに
対して電源制御部21の異常を通知してあるので、情報処
理部における動作を終結する等により情報処理部の電源
を切断しても差し支えない状態にした後、操作用キーボ
ード23（第２図）からパワーオフ（電源オフ）のコマン
ドが投入される。
ド監視」の処理が実行される（同44）。このコマンド監
視は、投入されるコマンドを検出する処理であり、その
コマンドは次の場合に投入される。すなわち、上記のプ
ログラム異常処理により、情報処理部22のオペレータに
対して電源制御部21の異常を通知してあるので、情報処
理部における動作を終結する等により情報処理部の電源
を切断しても差し支えない状態にした後、操作用キーボ
ード23（第２図）からパワーオフ（電源オフ）のコマン
ドが投入される。
ステップ44のコマンド監視処理により、コマンドを検出
すると、次にそのコマンドがパワーオフコマンドである
かどうかを判別して、YESの場合、電源切断信号を発生
し（同46）電源部20に出力する。これに続いて、プログ
ラムを先頭番地にジャンプする処理を行う（同47）。こ
うして、電源部の切断制御を行うとともに、電源制御部
のプログラムを先頭番地にジャンプすることにより、プ
ログラムを最初から実行して電源制御部をリセットす
る。この時システム電源がオフされているので情報処理
部のシステムに対し悪影響を与えない。
すると、次にそのコマンドがパワーオフコマンドである
かどうかを判別して、YESの場合、電源切断信号を発生
し（同46）電源部20に出力する。これに続いて、プログ
ラムを先頭番地にジャンプする処理を行う（同47）。こ
うして、電源部の切断制御を行うとともに、電源制御部
のプログラムを先頭番地にジャンプすることにより、プ
ログラムを最初から実行して電源制御部をリセットす
る。この時システム電源がオフされているので情報処理
部のシステムに対し悪影響を与えない。
［発明の効果］ 本発明によれば電源制御部のプログラム異常の時も、情
報処理部における処理に影響を与えることなく、電源制
御部を自動的にリセットすることができる。またプログ
ラム異常の時にソフトウェアからの電源切断コマンドを
受け付けることができるのでプログラム異常時の運用の
省力化を達成することができる。
報処理部における処理に影響を与えることなく、電源制
御部を自動的にリセットすることができる。またプログ
ラム異常の時にソフトウェアからの電源切断コマンドを
受け付けることができるのでプログラム異常時の運用の
省力化を達成することができる。
第１図は本発明の基本構成図、第２図は本発明の実施例
のブロック構成図、第３図は電源制御部の構成図、第４
図は実施例の処理フロー図、第５図は従来例の構成図で
ある。 第１図中、 10:電源部 11:電源制御部 12:プログラム異常処理部 13:コマンド検出部 14:リセット手段 15:情報処理部
のブロック構成図、第３図は電源制御部の構成図、第４
図は実施例の処理フロー図、第５図は従来例の構成図で
ある。 第１図中、 10:電源部 11:電源制御部 12:プログラム異常処理部 13:コマンド検出部 14:リセット手段 15:情報処理部
Claims (1)
- 【請求項１】電源部（10）と電源制御部（11）と情報処
理部（15）とからなり電源部（10）から情報処理部（1
5）への電源供給を電源制御部（11）により制御するシ
ステムにおける電源制御部のプログラム異常処理方式に
おいて、 電源制御部（11）は、プログラム異常の発生により起動
して異常状態の記録、表示等の異常処理を行う異常処理
部（12）と、 該異常処理部（12）により起動されコマンドの検出を行
い、投入コマンドが電源オフコマンドであることを識別
手段（131）により検出すると電源部（10）に対し切断
信号を発生するとともにリセット信号を発生するコマン
ド検出部（13）と、 該リセット信号により電源制御部（11）をリセット状態
にするリセット手段（14）とを備えることを特徴とする
電源制御部のプログラム異常処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229432A JPH0782408B2 (ja) | 1988-09-13 | 1988-09-13 | 電源制御部のプログラム異常処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229432A JPH0782408B2 (ja) | 1988-09-13 | 1988-09-13 | 電源制御部のプログラム異常処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0276020A JPH0276020A (ja) | 1990-03-15 |
| JPH0782408B2 true JPH0782408B2 (ja) | 1995-09-06 |
Family
ID=16892137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63229432A Expired - Fee Related JPH0782408B2 (ja) | 1988-09-13 | 1988-09-13 | 電源制御部のプログラム異常処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782408B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007037265A (ja) * | 2005-07-26 | 2007-02-08 | Elmo Co Ltd | 電源制御装置 |
-
1988
- 1988-09-13 JP JP63229432A patent/JPH0782408B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0276020A (ja) | 1990-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7100030B1 (en) | System for identifying, based on setup use history, and displaying a setup of a system to indicate enabled and disabled setting items to a user | |
| JPH0782408B2 (ja) | 電源制御部のプログラム異常処理方式 | |
| JPH1063487A (ja) | コンピュータのアプリケーションソフト簡易起動及びパワーセーブ方法及び装置 | |
| JPH0795253B2 (ja) | 情報処理装置用電源の復電処理方式 | |
| JPS5842483B2 (ja) | 端末装置のエラ−処理方式 | |
| JP2000148544A (ja) | ダンプ出力方式 | |
| JP2917408B2 (ja) | 情報機器及びその制御方法 | |
| JPH10207742A (ja) | 情報処理装置 | |
| KR0181534B1 (ko) | 중앙처리장치의 모니터링 장치를 갖는 컴퓨터 | |
| EP3340010B1 (en) | Printing apparatus and method for controlling the same | |
| JP2527849Y2 (ja) | プログラマブルコントローラおよびそのプログラミング装置 | |
| JPS5942330B2 (ja) | 電源制御装置 | |
| JPH0635757A (ja) | Ｃｐｕの異常検出装置 | |
| JPS63173273A (ja) | デイスク装置を備えたコンピユ−タシステム | |
| JPH086811A (ja) | 自己診断結果出力制御方式 | |
| JP2000010826A (ja) | 駆動制御装置および駆動制御装置の駆動制御方法 | |
| JP2569694B2 (ja) | ディスク制御装置 | |
| JPH07129283A (ja) | 情報処理システム | |
| JP2816232B2 (ja) | 文書編集印刷装置 | |
| JPH07295834A (ja) | デバッグモニタ処理方法と処理装置 | |
| JPH02163855A (ja) | 入出力制御方式 | |
| JPS6210718A (ja) | 装置レデイ同期処理方式 | |
| JPH0519881A (ja) | 電子機器 | |
| JP2000020353A (ja) | ウオッチドッグタイマ制御方式 | |
| JPH0773076A (ja) | トレース情報採取方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |