JPH0779544B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH0779544B2 JPH0779544B2 JP61117521A JP11752186A JPH0779544B2 JP H0779544 B2 JPH0779544 B2 JP H0779544B2 JP 61117521 A JP61117521 A JP 61117521A JP 11752186 A JP11752186 A JP 11752186A JP H0779544 B2 JPH0779544 B2 JP H0779544B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- current
- overcurrent
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、出力短絡時に間欠動作で出力を制限する保
護回路をもった電源装置に関するものである。
護回路をもった電源装置に関するものである。
第６図はスイッチング電源装置の原理を示した図であ
り、第７図a,bは前記スイッチング電源装置の入力波形
対出力波形の関係を示した図である。
り、第７図a,bは前記スイッチング電源装置の入力波形
対出力波形の関係を示した図である。
第６図において、１はトランス、２は整流用ダイオー
ド、３はコイル、４はコンデンサー、５は前記トランス
にパルスを送りこむ制御トランジスター、６は前記制御
トランジスター５へ送るパルスを制御するパルス幅制御
回路、７はDC出力を検出する検出回路、８は基準電圧、
９は前記検出回路の出力と基準電圧とを比較し、差出力
を前記パルス幅制御回路６に送る比較器である。
ド、３はコイル、４はコンデンサー、５は前記トランス
にパルスを送りこむ制御トランジスター、６は前記制御
トランジスター５へ送るパルスを制御するパルス幅制御
回路、７はDC出力を検出する検出回路、８は基準電圧、
９は前記検出回路の出力と基準電圧とを比較し、差出力
を前記パルス幅制御回路６に送る比較器である。
以上の構成において、前記パルス幅制御回路６より出力
されたパルスは前記制御トランジスター５に送られる。
そのため前記制御トランジスター５はパルスを発生し、
前記トランス１の１次側にもパルスが発生する。前記ト
ランス１の１次側にパルスが発生することで、２次側に
もパルスが発生する。そして発生した前記整流ダイオー
ド２によって整流されて、前記コイル３に送られる。前
記コイル３に送られたパルスは、前記コイル３によって
変換されて前記コンデンサー４に平滑される。前記コン
デンサー４によって平滑されてDC出力となる。
されたパルスは前記制御トランジスター５に送られる。
そのため前記制御トランジスター５はパルスを発生し、
前記トランス１の１次側にもパルスが発生する。前記ト
ランス１の１次側にパルスが発生することで、２次側に
もパルスが発生する。そして発生した前記整流ダイオー
ド２によって整流されて、前記コイル３に送られる。前
記コイル３に送られたパルスは、前記コイル３によって
変換されて前記コンデンサー４に平滑される。前記コン
デンサー４によって平滑されてDC出力となる。
一方、前記比較器９は、前記基準電圧８と前記分圧器よ
り得た出力を比較して、DC出力が所定値になるべく、前
記パルス幅制御回路６に出力を与え、前記パルス幅制御
回路６は前記トランジスター５へのパルス幅を制御す
る。
り得た出力を比較して、DC出力が所定値になるべく、前
記パルス幅制御回路６に出力を与え、前記パルス幅制御
回路６は前記トランジスター５へのパルス幅を制御す
る。
又、第７図においては、前記制御トランジスター５のベ
ースにVBなるパルス電圧が印されたときに、前記トラン
ス１の１次側に前記制御トランジスター５のコレクター
電流ICが流れる。そして前記トランス１の２次側には１
次側と同相の波形の電圧が発生し、電流ID1が前記ダイ
オードのD1に流れ、したがって前記電流ID1は前記トラ
ンス３に流れる。一方、前記制御トランジスター１のベ
ースに送られる、前記パルス電圧VBがOFFの場合は、前
記パルス電圧VBがONのときに前記トランス１の２次側に
蓄えられたエネルギーが、前記ダイオード２のD2を介し
て電流ID2となって流れる。したがって前記電流ID2も前
記トランス３に流れる。以上、前記パルス電圧VBがONの
ときに前記電流ID1が前記トランス３に流れ、OFFのとき
には前記電流ID2が前記トランスに流れて電流ILとな
り、コンデンサー４に電荷が蓄えられ、その放電電圧が
出力VOとなる。
ースにVBなるパルス電圧が印されたときに、前記トラン
ス１の１次側に前記制御トランジスター５のコレクター
電流ICが流れる。そして前記トランス１の２次側には１
次側と同相の波形の電圧が発生し、電流ID1が前記ダイ
オードのD1に流れ、したがって前記電流ID1は前記トラ
ンス３に流れる。一方、前記制御トランジスター１のベ
ースに送られる、前記パルス電圧VBがOFFの場合は、前
記パルス電圧VBがONのときに前記トランス１の２次側に
蓄えられたエネルギーが、前記ダイオード２のD2を介し
て電流ID2となって流れる。したがって前記電流ID2も前
記トランス３に流れる。以上、前記パルス電圧VBがONの
ときに前記電流ID1が前記トランス３に流れ、OFFのとき
には前記電流ID2が前記トランスに流れて電流ILとな
り、コンデンサー４に電荷が蓄えられ、その放電電圧が
出力VOとなる。
電源装置における保護回路は、過負荷や出力端短から電
源装置を保護したり、負荷側の破損を防止する回路であ
り、大別すると、出力電流を制限するものと、出力電流
をしゃ断するものとの２種類があり、前者を電流制限方
式、後者を電流しゃ断方式と呼んでいる。
源装置を保護したり、負荷側の破損を防止する回路であ
り、大別すると、出力電流を制限するものと、出力電流
をしゃ断するものとの２種類があり、前者を電流制限方
式、後者を電流しゃ断方式と呼んでいる。
電流制限方式は、主として中容量以下の、出力電圧が低
い電源に使われており、負荷電流がその規定値に達する
と保護回路が働き、規定値以上の電流を負荷に流さない
方式である。
い電源に使われており、負荷電流がその規定値に達する
と保護回路が働き、規定値以上の電流を負荷に流さない
方式である。
電流しゃ断方式は、大電流や高電圧を扱う電源に使わ
れ、負荷電流が規定値を越えると、負荷への電流をしゃ
断する方式である。
れ、負荷電流が規定値を越えると、負荷への電流をしゃ
断する方式である。
又、電流制限方式には、拘束型と定電流型と低減型とが
ある。各々過負荷時において、拘束型は出力電流が増加
するのを押さえ、定電流型は出力電流を安定化し、又低
減型は出力電流を低減するよう作動する。
ある。各々過負荷時において、拘束型は出力電流が増加
するのを押さえ、定電流型は出力電流を安定化し、又低
減型は出力電流を低減するよう作動する。
一般には定電流型の保護回路が、線型負荷、非線型負荷
を問わずに対応できるため、よく用いられている。第４
図は定電流型保護回路の一例と動作状態を示している。
第８図a,bにおいて、出力電流IOが増加して、やがて設
定電流値IMに達すると、アンプＡは制御用信号を発生し
て、第６図の前記パルス幅制御回路６に前記制御用信号
を送り、前記設定電流値IMで定電流化される。
を問わずに対応できるため、よく用いられている。第４
図は定電流型保護回路の一例と動作状態を示している。
第８図a,bにおいて、出力電流IOが増加して、やがて設
定電流値IMに達すると、アンプＡは制御用信号を発生し
て、第６図の前記パルス幅制御回路６に前記制御用信号
を送り、前記設定電流値IMで定電流化される。
しかしながら、保護回路が作動している状態において
は、特に出力短絡時において、第６図に示すように、出
力側のコイルやダイオードには過電流が流れる。そして
トランスの１次側と２次側にも同様に過電流が流れるた
め、過大なストレスを与えるという問題点があった。
は、特に出力短絡時において、第６図に示すように、出
力側のコイルやダイオードには過電流が流れる。そして
トランスの１次側と２次側にも同様に過電流が流れるた
め、過大なストレスを与えるという問題点があった。
又、前記トランスの１次側の制御トランジスターがOFF
の時には、入力電圧が印加されており、過電流が流れる
と過大な発熱を起こすという問題点があった。
の時には、入力電圧が印加されており、過電流が流れる
と過大な発熱を起こすという問題点があった。
そして、前述の発熱のために放熱効果を考慮した場合に
おいても電源装置全体が大型になり、高価になるという
問題点もあった。
おいても電源装置全体が大型になり、高価になるという
問題点もあった。
この発明は前記問題点に着目したもので、出力短絡時に
おける過電流から、電源装置全体を保護できる保護回路
を備えた電源装置の提供を目的とするものである。
おける過電流から、電源装置全体を保護できる保護回路
を備えた電源装置の提供を目的とするものである。
この発明は、出力短絡時、過電流検出手段の出力と間欠
動作点設定手段の出力を比較してPWM回路からのパルス
出力を間欠パルスで発生させる。
動作点設定手段の出力を比較してPWM回路からのパルス
出力を間欠パルスで発生させる。
出力短絡時、過電流検出手段が作動して得た出力と、間
欠動作点設定手段より得た出力とを比較手段で比較し
て、前記比較手段より発生した出力によってPWM回路が
間欠パルスを発生し、間欠動作が行なわれることで電源
装置全体を保護する。
欠動作点設定手段より得た出力とを比較手段で比較し
て、前記比較手段より発生した出力によってPWM回路が
間欠パルスを発生し、間欠動作が行なわれることで電源
装置全体を保護する。
第１図は本発明の一実施例を示し、又第２図は前記第１
図の一実施例の通常動作時における各点の波形を示す波
形図、第３図は定電流動作時、第４図は間欠動作時にお
ける各点の波形を示す波形図である。第５図は、前記一
実施例の出力対出力電流を示す図である。
図の一実施例の通常動作時における各点の波形を示す波
形図、第３図は定電流動作時、第４図は間欠動作時にお
ける各点の波形を示す波形図である。第５図は、前記一
実施例の出力対出力電流を示す図である。
第１図において、T1はトランス、D1,2は前記トランスの
２次側の出力を整流する整流ダイオード、L1はコイル、
C1は平滑用コンデンサー、８は電源装置の出力端、１は
Q1のベースを駆動するベース駆動回路、２は出力電圧検
出回路、３はQ1のスイッチングノイズを除去するフィル
ター、４は制御IC、５は過電流検出信号経路、６は過電
流制御信号経路、７は入力端、Q1は制御トランジスタ
ー、Q2は過電流検出手段としてのトランジスター、Q3は
リセット・トランジスター、R1過電流検出手段としての
抵抗、R5とR6はデューティ比の最大値を設定する抵抗、
R7とR8は、低入力電圧を検出する抵抗、R9とR10は間欠
動作点設定手段としての抵抗、R11入力電圧補正抵抗、C
2はソフトスタート用コンデンサーである。
２次側の出力を整流する整流ダイオード、L1はコイル、
C1は平滑用コンデンサー、８は電源装置の出力端、１は
Q1のベースを駆動するベース駆動回路、２は出力電圧検
出回路、３はQ1のスイッチングノイズを除去するフィル
ター、４は制御IC、５は過電流検出信号経路、６は過電
流制御信号経路、７は入力端、Q1は制御トランジスタ
ー、Q2は過電流検出手段としてのトランジスター、Q3は
リセット・トランジスター、R1過電流検出手段としての
抵抗、R5とR6はデューティ比の最大値を設定する抵抗、
R7とR8は、低入力電圧を検出する抵抗、R9とR10は間欠
動作点設定手段としての抵抗、R11入力電圧補正抵抗、C
2はソフトスタート用コンデンサーである。
以上の構成において、前記入力端７に電圧が印加される
と、前記トランスT1と前記制御トランジスターQ1に電圧
が印加される。他方前記低入力電圧検出抵抗R7とR8にも
電圧が印加され、R7とR8の分圧で得られた電圧がダイオ
ードD3を介して、前記リセット・トランジスターQ3のベ
ースに印加される。そのため、前記リセット・トランジ
スターQ3はOFFするので、前記過電流検出信号経路は電
位は低下し、前記制御IC4に内蔵されている、比較手段
としてのAMP2の出力も低下する。前記AMP2の出力は前記
制御IC4に同様に内蔵されているPWM回路に印加され、パ
ルス出力を発生する。前記リセット・トランジスターQ3
がOFFした時、前記ソフト・スタート・コンデンサーC2
が充電を開始し、前記過電流制御信号経路の電位は低下
する。前記過電流制御信号経路は過電流保護手段として
のAMP3に接続されており、前記過電流制御信号経路の電
位の低下に従って、前記AMP3の出力も低下する。そのた
め、前記AMP3の出力を受けるPWMはパルスのデューティ
比を徐々に増して出力する。前記PWMから出力されたパ
ルス信号は、前記ベース駆動回路１に印加され、前記制
御トランジスターQ1を駆動する。それによって前記トラ
ンスT1の２次側にもパルスが発生することで、前記出力
端８に出力が表われる。
と、前記トランスT1と前記制御トランジスターQ1に電圧
が印加される。他方前記低入力電圧検出抵抗R7とR8にも
電圧が印加され、R7とR8の分圧で得られた電圧がダイオ
ードD3を介して、前記リセット・トランジスターQ3のベ
ースに印加される。そのため、前記リセット・トランジ
スターQ3はOFFするので、前記過電流検出信号経路は電
位は低下し、前記制御IC4に内蔵されている、比較手段
としてのAMP2の出力も低下する。前記AMP2の出力は前記
制御IC4に同様に内蔵されているPWM回路に印加され、パ
ルス出力を発生する。前記リセット・トランジスターQ3
がOFFした時、前記ソフト・スタート・コンデンサーC2
が充電を開始し、前記過電流制御信号経路の電位は低下
する。前記過電流制御信号経路は過電流保護手段として
のAMP3に接続されており、前記過電流制御信号経路の電
位の低下に従って、前記AMP3の出力も低下する。そのた
め、前記AMP3の出力を受けるPWMはパルスのデューティ
比を徐々に増して出力する。前記PWMから出力されたパ
ルス信号は、前記ベース駆動回路１に印加され、前記制
御トランジスターQ1を駆動する。それによって前記トラ
ンスT1の２次側にもパルスが発生することで、前記出力
端８に出力が表われる。
次に定格負荷時では、前記制御トランジスターQ1には第
２図のＡに示す様な波形の電流が流れており、同様に過
電流検出手段としての抵抗R1にも同じ波形の電流が流れ
ているため、前記抵抗R1には第２図Ｂに示す形の電圧波
形が表われる。しかし前記トランジスターQ2をONさせる
電圧には達していないため、保護回路は働かない。その
時の前記過電流検出信号経路５及び前記過電流制御信号
経路６の電位は第２図のＣとＤに示す様に一定値で、こ
の値は前記抵抗R5とR6の分圧比によって決められてい
る。一方、前記出力端８に表われる出力の増減は前記出
力電圧検出回路２によって検出されていて、前記出力電
圧検出回路２より出力された信号は、前記制御IC4内のA
MP1に印加される。前記AMP1は前記出力電圧検出回路２
からの信号を受けて出力を発生して、前記制御IC4内のP
WMに印加される。前記PWMは前記AMP1の信号を受けて出
力を発生し、前記ベース駆動回路１に印加され、そして
前記制御トランジスターQ1へと導かれる。このようにし
て出力電圧は定電圧制御されている。
２図のＡに示す様な波形の電流が流れており、同様に過
電流検出手段としての抵抗R1にも同じ波形の電流が流れ
ているため、前記抵抗R1には第２図Ｂに示す形の電圧波
形が表われる。しかし前記トランジスターQ2をONさせる
電圧には達していないため、保護回路は働かない。その
時の前記過電流検出信号経路５及び前記過電流制御信号
経路６の電位は第２図のＣとＤに示す様に一定値で、こ
の値は前記抵抗R5とR6の分圧比によって決められてい
る。一方、前記出力端８に表われる出力の増減は前記出
力電圧検出回路２によって検出されていて、前記出力電
圧検出回路２より出力された信号は、前記制御IC4内のA
MP1に印加される。前記AMP1は前記出力電圧検出回路２
からの信号を受けて出力を発生して、前記制御IC4内のP
WMに印加される。前記PWMは前記AMP1の信号を受けて出
力を発生し、前記ベース駆動回路１に印加され、そして
前記制御トランジスターQ1へと導かれる。このようにし
て出力電圧は定電圧制御されている。
次に過負荷時の場合、前記制御トランジスターQ1のコレ
クター電流は増加するため、前記抵抗R1に表われる電圧
も第３図のＢの様に増加する。この時の電圧は、前記ト
ランジスターQ2をONさせるため、前記トランジスターQ3
もONする。従って、前記過電流検出信号経路の電位も高
くなり、前記制御IC4内の基準電圧5Vに達する。そしてQ
2→Q3→AMP2→PWM→ベース駆動回路１→Q1のループを経
たTstg時間後に、前記制御トランジスターQ1の出力パル
スはOFFになる。その後、前記トランジスターQ3がOFFに
なると同時に、前記コンデンサーC2は充電を開始し、前
記過電流検出信号経路５には、前記コンデンサーC2の充
放電時の電位の変化が抵抗R4を介して表われ（第３図の
Ｃ）、前記過電流制御信号経路６には前記コンデンサー
C2の充放電時の電位の変化が表われる。そして前記AMP2
と前記AMP3には、定格負荷時に得られた信号電圧よりも
高い電圧が印加されるため、前記PWMはデューティ比の
低いパルスを発生して前記出力端８に発生する出力電圧
が降下する。その時、前記AMP3は定電流動作を、前記Q2
→Q3→AMP3→PWM→ベース駆動回路１→Q1のループで、
前記出力電圧が所定値VLに達するまで行なう。（第５
図） 次に出力端短絡時は、平滑用コンデンサーC1が短絡され
て、前記コイルL1も直接前記出力端８の側に短絡され
る。従って、前記出力電圧検出回路２には入力が印加さ
れない為、前記出力電圧検出回路２の出力は減少し、前
記制御IC4内のAMP1の出力も減少する。
クター電流は増加するため、前記抵抗R1に表われる電圧
も第３図のＢの様に増加する。この時の電圧は、前記ト
ランジスターQ2をONさせるため、前記トランジスターQ3
もONする。従って、前記過電流検出信号経路の電位も高
くなり、前記制御IC4内の基準電圧5Vに達する。そしてQ
2→Q3→AMP2→PWM→ベース駆動回路１→Q1のループを経
たTstg時間後に、前記制御トランジスターQ1の出力パル
スはOFFになる。その後、前記トランジスターQ3がOFFに
なると同時に、前記コンデンサーC2は充電を開始し、前
記過電流検出信号経路５には、前記コンデンサーC2の充
放電時の電位の変化が抵抗R4を介して表われ（第３図の
Ｃ）、前記過電流制御信号経路６には前記コンデンサー
C2の充放電時の電位の変化が表われる。そして前記AMP2
と前記AMP3には、定格負荷時に得られた信号電圧よりも
高い電圧が印加されるため、前記PWMはデューティ比の
低いパルスを発生して前記出力端８に発生する出力電圧
が降下する。その時、前記AMP3は定電流動作を、前記Q2
→Q3→AMP3→PWM→ベース駆動回路１→Q1のループで、
前記出力電圧が所定値VLに達するまで行なう。（第５
図） 次に出力端短絡時は、平滑用コンデンサーC1が短絡され
て、前記コイルL1も直接前記出力端８の側に短絡され
る。従って、前記出力電圧検出回路２には入力が印加さ
れない為、前記出力電圧検出回路２の出力は減少し、前
記制御IC4内のAMP1の出力も減少する。
ところが、出力短絡の為、前記制御トランジスターQ1に
は大電流が流れるため、前記抵抗R1には前記トランジス
ターQ2のスレシュホールド・レベルを越えた電圧が発生
して、前記トランジスターQ2をONする。そのため前記ト
ランジスターQ3もONして、前記コンデンサーC2を放電さ
せる。そしてその時、前記過電流検出信号経路５と前記
過電流制御信号経路６の電位は上昇するので、前記制御
IC4内のAMP2の出力は上昇する。ここで前記AMP1の出力
とAMP2の出力は高い出力が優先されるので、前記PWMに
は前記AMP2の出力が印加され、前記制御トランジスター
へ送るパルスをOFFする。又、前記AMP3の出力も前記PWM
へ送られて、前記制御トランジスターQ1へ送るパルス幅
を縮小することになる。そして出力として送られるパル
スとパルスの間隔は徐々に拡大されてゆき、そのため、
前記トランジスターQ2とQ3がONする時期も徐々に長くな
って出力電圧は減少する。前記パルスとパルスの間隔が
長くなるに従って、前記トランジスターQ2とQ3がOFFし
ている時間も長くなり、前記コンデンサーC2の充電によ
る前記過電流検出信号経路の電位は徐々に低下してゆ
く。そのため、前記AMP2の反転入力端子には前記抵抗R9
とR10とで構成されている間欠動作点設定電圧を下回
り、前記PWMから発生されるパルスは間欠的に発生され
ることになる。間欠動作が進行すると、第４図に示すよ
うに、前記制御トランジスターQ1がONする度に鋸波状電
流が、前記トランスT1と前記コイルL1の励磁電流によっ
て流れる。そして前記制御Q1がOFFするが出力短絡であ
る為、出力回路の電力供給が最小と成っており通常のス
イッチング周期のOFF期間中では、T1及びL1の励磁電流
は前回のON期間中に発生した三角波の波高値電流レベル
は消滅せず、来たる第２回目のQ2ON時の初期レベルと成
って現われる為、過電流が流れて前記トランジスターQ2
とQ3をONさせて前記コンデンサーC2の充放電がくり返さ
れ、Q2→Q3→AMP2→PWM→Q1のループで間欠動作が行わ
れ、出力電流が低下する。
は大電流が流れるため、前記抵抗R1には前記トランジス
ターQ2のスレシュホールド・レベルを越えた電圧が発生
して、前記トランジスターQ2をONする。そのため前記ト
ランジスターQ3もONして、前記コンデンサーC2を放電さ
せる。そしてその時、前記過電流検出信号経路５と前記
過電流制御信号経路６の電位は上昇するので、前記制御
IC4内のAMP2の出力は上昇する。ここで前記AMP1の出力
とAMP2の出力は高い出力が優先されるので、前記PWMに
は前記AMP2の出力が印加され、前記制御トランジスター
へ送るパルスをOFFする。又、前記AMP3の出力も前記PWM
へ送られて、前記制御トランジスターQ1へ送るパルス幅
を縮小することになる。そして出力として送られるパル
スとパルスの間隔は徐々に拡大されてゆき、そのため、
前記トランジスターQ2とQ3がONする時期も徐々に長くな
って出力電圧は減少する。前記パルスとパルスの間隔が
長くなるに従って、前記トランジスターQ2とQ3がOFFし
ている時間も長くなり、前記コンデンサーC2の充電によ
る前記過電流検出信号経路の電位は徐々に低下してゆ
く。そのため、前記AMP2の反転入力端子には前記抵抗R9
とR10とで構成されている間欠動作点設定電圧を下回
り、前記PWMから発生されるパルスは間欠的に発生され
ることになる。間欠動作が進行すると、第４図に示すよ
うに、前記制御トランジスターQ1がONする度に鋸波状電
流が、前記トランスT1と前記コイルL1の励磁電流によっ
て流れる。そして前記制御Q1がOFFするが出力短絡であ
る為、出力回路の電力供給が最小と成っており通常のス
イッチング周期のOFF期間中では、T1及びL1の励磁電流
は前回のON期間中に発生した三角波の波高値電流レベル
は消滅せず、来たる第２回目のQ2ON時の初期レベルと成
って現われる為、過電流が流れて前記トランジスターQ2
とQ3をONさせて前記コンデンサーC2の充放電がくり返さ
れ、Q2→Q3→AMP2→PWM→Q1のループで間欠動作が行わ
れ、出力電流が低下する。
以上説明したように、出力短絡時には、定電流動作から
間欠動作へ移行して、トランスの１次側及び２次側の回
路に流れる電流を制限する。
間欠動作へ移行して、トランスの１次側及び２次側の回
路に流れる電流を制限する。
以上実施例で説明したように、間欠動作を行うことで回
路内に過電流が流れないため、コイルやトランスやダイ
オードにストレスを与えない。又、制御トランジスター
にも過電流が流れないため、発熱量が少なく、従って、
放熱効果を考慮する必要がなく、装置が小型になり、安
価にできる。
路内に過電流が流れないため、コイルやトランスやダイ
オードにストレスを与えない。又、制御トランジスター
にも過電流が流れないため、発熱量が少なく、従って、
放熱効果を考慮する必要がなく、装置が小型になり、安
価にできる。
【図面の簡単な説明】 第１図は本発明の一実施例を示す図である。又第２図か
ら第４図は各々定格動作時、定電流動作時、間欠動作時
における各部の波形を示す図であり、第５図は、出力電
圧対出力電流のグラフを示す図である。第６図はスイッ
チング電源装置の原理図であり、第７図a,bは入力波形
とで出力波形を示す図である。第８図a,bは定電流型保
護回路の一例と動作カーブを示す図である。 第１図中において Ａ……過電流検出手段 Ｂ……間欠動作点設定手段 Ｃ……比較手段 を示している。
ら第４図は各々定格動作時、定電流動作時、間欠動作時
における各部の波形を示す図であり、第５図は、出力電
圧対出力電流のグラフを示す図である。第６図はスイッ
チング電源装置の原理図であり、第７図a,bは入力波形
とで出力波形を示す図である。第８図a,bは定電流型保
護回路の一例と動作カーブを示す図である。 第１図中において Ａ……過電流検出手段 Ｂ……間欠動作点設定手段 Ｃ……比較手段 を示している。
Claims (1)
- 【請求項１】制御トランジスターに流れる過電流を検出
する過電流検出手段と、間欠動作点を設定する間欠動作
点設定手段と、前記過電流検出手段の出力及び前記間欠
動作点設定手段の出力を比較する比較手段とを備えたこ
とを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61117521A JPH0779544B2 (ja) | 1986-05-23 | 1986-05-23 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61117521A JPH0779544B2 (ja) | 1986-05-23 | 1986-05-23 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62277070A JPS62277070A (ja) | 1987-12-01 |
| JPH0779544B2 true JPH0779544B2 (ja) | 1995-08-23 |
Family
ID=14713830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61117521A Expired - Lifetime JPH0779544B2 (ja) | 1986-05-23 | 1986-05-23 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779544B2 (ja) |
-
1986
- 1986-05-23 JP JP61117521A patent/JPH0779544B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62277070A (ja) | 1987-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2686135B2 (ja) | 定電流電源回路 | |
| US4447841A (en) | Overcurrent protection circuit for a multiple output switching power supply and method therefor | |
| US5335162A (en) | Primary side controller for regulated power converters | |
| US5940281A (en) | Switched-mode power supply with magnetic flux density control | |
| EP1146620B1 (en) | Driving method of semiconductor switching device and power supply apparatus operated according to said method | |
| US3930194A (en) | Inverter control circuit | |
| JPH06311734A (ja) | 出力短絡保護回路 | |
| JPS6024664B2 (ja) | スイツチング形電源回路 | |
| US5086382A (en) | Circuit configuration for a controlled blocking oscillator converter switching power supply | |
| JPS5815478A (ja) | 直流モ−タの速度制御装置における電流制限装置 | |
| US5668704A (en) | Self-exciting flyback converter | |
| JP3291454B2 (ja) | 充電装置 | |
| JPH01311864A (ja) | スイツチング方式安定化電源回路装置 | |
| JPH0779544B2 (ja) | 電源装置 | |
| JP3107193B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3145442B2 (ja) | スイッチング式直流電源装置 | |
| JP3006775B2 (ja) | スイッチング電源装置 | |
| JP2001078447A (ja) | スイッチング電源回路 | |
| JPH05211715A (ja) | スイッチング電源の過電流保護回路 | |
| JP2802810B2 (ja) | 電源装置の過電流保護方法及び過電流保護回路 | |
| JP3134913B2 (ja) | スイッチングデバイス | |
| JP3129036B2 (ja) | スイッチング電源装置 | |
| JP2773534B2 (ja) | 直流電源装置 | |
| JPH0721108Y2 (ja) | マグアンプ方式の直流安定化電源 | |
| JP2720895B2 (ja) | リンギングチョークコンバータ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |