JPS62277070A - 電源装置 - Google Patents

電源装置

Info

Publication number
JPS62277070A
JPS62277070A JP61117521A JP11752186A JPS62277070A JP S62277070 A JPS62277070 A JP S62277070A JP 61117521 A JP61117521 A JP 61117521A JP 11752186 A JP11752186 A JP 11752186A JP S62277070 A JPS62277070 A JP S62277070A
Authority
JP
Japan
Prior art keywords
output
current
overcurrent
voltage
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61117521A
Other languages
English (en)
Other versions
JPH0779544B2 (ja
Inventor
Hiroshi Mano
宏 真野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61117521A priority Critical patent/JPH0779544B2/ja
Publication of JPS62277070A publication Critical patent/JPS62277070A/ja
Publication of JPH0779544B2 publication Critical patent/JPH0779544B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 (産業上の利用分野) この発明は、出力短絡時に間欠動作で出力を制限する保
護回路をもった電源装置に関するものである。
(従来の技術〕 第6図はスイッチング電源装置の原理を示した図であり
、第7図a、bは前記スイッチング電源装置の人力波形
対出力波形の関係を示した図である。
第6図において、1はトランス、2は整流用グイオート
、3はコ・rル、4はコンデンサー、5は前記トランス
にパルスを送りこむ制御トランジスター、6は前記制御
トランジスター5へ送るパルスを制御−j−るパルス幅
制御回路、7はDC出力を検出する検出回路、8は基準
電圧、9は111r記検出回路の出力と基型電圧とを比
較し、差出力を前記パルス幅i(制御回路6に送る比較
器である。
以−トの構成において、前記パルス幅制御回路6より出
力されたパルスは前記制御トランジスター5に送られる
。そのため11丁「記制御トランジスター5はパルスを
発生し、前記トランス1の1次側にもパルスが発生する
。前記トランス1の1次側にパルスか発生することで、
2次側にもパルスか発生する。そして発生した前記整流
ダイオード2によって整流されて、前記コイル3に送ら
れる6館記コイル3に送られたパルスは、前記コイル3
によって変)べされて117「記コンデンサー4にt滑
される。前記コンテンサー4によって゛ト滑されてDC
出力となる。
一方、前記比較器9は、1)tC記ノ、6準電圧8と前
記分圧愕よりj(tた出力を比較して、DC出力か所定
値になるへく、前記パルス幅−制御回路6に出力を与え
、前記パルス幅l制御回路6は1i7「記トランジスタ
ー5へのパルス幅を制御1−る。
又、第7図においては、前記制御トランジスター5のヘ
ースにvaなるパルス電1tが印されたときに、前記ト
ランスlの1次側に前記制御トランジスター5のコレク
ター′I電流夏。が流れる。そして前記トランス1の2
次側には1次側と同相の波形の電へ−か発生し、電流【
。、が前記ダイオードのDlに流れ、したがって前記電
流■。、は111記トランス3に流れる。一方、@記制
御トランジスターlのヘースに送られる、前記パルス電
圧VBがOFFの場合は、11「記パルス’ta圧vn
がONのときに前記トランス1の2次側に蓄えられたエ
ネルギーか、 +ii+−記ダイオート2のD2を介し
て電流I。2となって流わる。したかって前記電流■。
2も前記トランス3に流れる。以上、前記パルス電圧v
、lがONのときに前記電流■。、が前記トランス3に
流れ、01’Fのときには前記′4流■。2が前記トラ
ンスに流れて電流ILとなり、コンデンサー4に電イゴ
か蓄えられ、その放′1′に電圧が出力V。どなる。
電源装置における保護回路は、過負荷や出力端短から電
源装置を保護したり、負荷側の破損を防l−する回路で
あり、大別すると、出力電流を制限するものと、出力電
流をしゃ断するものとの2種類かあり、面者を電流ル1
限方式、後者を′1に流しゃ新方式と呼んでいる。
電流制限カ一式は、主として中容量以下の、出力電圧か
低い?「源に使われており、負荷電流かその規定値に達
すると保護回路が働き、規定値以にの電流を負荷に流さ
ない方式である。
7tj流しゃ新方式は、大電流や高電圧を扱う電源に使
われ、f′J荷電流か規定値を越えると、負荷への電流
をしゃ断する方式である。
又、電流制限方式には、拘束型と定電流型と低減型とか
ある。各々過負荷時において、拘束型は出力電流が増加
するのを押さえ、定電流型は出力′1π流を安定化し、
又低減型は出力電流を低減するよう作動する。
=一般には定電流型の保護回路が、線型負荷、非線型負
荷を問わずに対応できるため、よく用いられている。第
4図は定電流型保護回路の一例と動作状、聾を示してい
る。第8図a、bにおいて、出力t[流■。か増加して
、やがて設定電流値IMに達すると、アンプAは制御用
信号を発生して、第6図のif記パルス幅制御回路6に
前記制御用信号を送り、前記設定電流値■2で定7「流
化される。
(発明か解決しようとする問題点) しかしながら、保護回路か作動している状態においては
、特に出力短絡時において、第6図に示すように、出力
側のコイルやダイオードには過電流か流れる。そしてト
ランスの1次側と2次側にも同様に過電流が流ねるため
、過大なストレスをり−えるという問題点があった。
又、前記トランスの1次側の制御トランジスターか[]
FFの時には、入力端子が印加されており、過電流か流
れると過大な発熱を起こすという問題点かあった。
そして、前述の発熱のために放熱効果を考慮した場合に
おいても′電源装置全体が大型になり、高価になるとい
う問題点もあった。
この発明は前記問題点に着CI したもので、出力短絡
時における過電流から、電源装置全体を保護てきる保護
回路を備えた電源装置の提供を[1的とするものである
〔問題点を解決するための下段〕
この発明は、出力短絡時、過電流検出手段の出力と間欠
勤作点設定毛段の出力を比較してPWMN路からのパル
ス出力を間欠パルスで発生させる。
〔作用〕
出力短絡時、過′fに流検出り段か作動して1′tた出
力と、間欠動作点設定下段より得た出力とを比較二「段
で比較して、前記比較手段より発生した出力によってP
WM回路か間欠パルスを発生し、間欠動作か行なわれる
ことで電源装置全体を保護する。
〔実h1例) 第1 jJは本発明の一実hh例を示し、又第2図は1
)1f記第1図の一実施例の通常動作時における各点の
波形を示す波形図、第3図は定電流動作時、第4図は間
欠動作時における各点の波形を示す波形図である。第5
図は、前記一実施例の出力対出力電流を示す図である。
第1図において、T1はトランス、Dl、2は前記トラ
ンスの2次側の出力を整流する整流ダイオード、し、は
コイル、C1は平滑用コンデンサー、8は電源装置の出
力端、1はQlのベースを駆動するベース駆動回路、2
は出力電圧検出回路、3はQlのスイッチングノイズを
除去するフィルター、4は制御ICl3は過電流検出信
号経路、6は過電流制御信号経路、7は入力端、Qlは
制御トランジスター、Q2は過電流検出手段としてのト
ランジスター、Q3はリセット・トランジスター、R,
は過電流検出手段としての抵抗、R5とR6はデユーテ
ィ比の最大値を設定する抵抗、R7とR8は、低入力端
子を検出する抵抗、R9とR1゜は間欠動作点設定手段
としての抵抗、R1入力電圧補正抵抗、C2はソフトス
タート用コンデンサーである。
以トの構成において、前記入力端7に電J上が印加され
ると、前記トランスT、と+’6f記制御トランジスタ
ーQ、に電圧が印加される。他方+iff記低入力電圧
検出抵抗R7とR8にも7H圧が印加され、R7とR8
の分圧で得られた電圧がダイオードD3を介して、前記
リセット・トランジスターQ1のベースに印加される。
そのため、市「記リセット・トランジスターQ3はOF
Fするので、前記過電流検出信号経路の電位は低トし、
 fair記制御IC4に内蔵ざわている、比較手段と
してのAMP2のlj力も低ドする。前記AMP2の出
力は前記制御IC4に同様に、内蔵されているPWM回
路に印加され、パルス出力を発生する。前記リセット・
トランジス−Q3かOFF L/た時、前記ソフト・ス
タート・コンデンサー02が充電を開始し、1)「主通
電流−制御信号経路の電位は低ドする。前記過電流制御
信号経路は過電流保護手段としてのAMP3に接続され
ており、前記過電流制御信号経路の電位の低下に従って
、前記AMP3の出力も低下する。そのため、前記AM
P3の出力を受けるPWMはパルスのデユーティ比を除
々に増して出力する。前記PWMから出力されたパルス
信号は、前記ベース駆動回路1に印加され、前記制御ト
ランジスターQ1を駆動する。それによって前記トラン
スT1の2次側にもパルスが発生することで、前記出力
端8に出力が表われる。
次に定格負荷時では、前記制御トランジスターQ1には
第2図のAに示す様な波形の電流が流れており、同様に
過電流検出手段としての抵抗R3にも同し波形の電流か
流れているため、前記抵抗R,には第2図Bに示す形の
電圧波形が表われる。しかし前記トランジスターQ2を
ONさせる電圧には達していないため、保護回路は働か
ない。
その時の前記過電流検出信号経路5及び前記過電流制御
信号経路6の′Iπ位は第2図のCとDに示す様に一定
値で、その値は前記抵抗R1とR6の分圧比によって決
められている。一方、11η記出力端8に表われる出力
の増減は前記出力電圧検出回路2によって検出されてい
て、+iif記出力主出力電圧検出回路2力された信号
は、前記制御ICJ内のAMPIに印加される。前記A
MPIは前記出力電圧検出回路2からの信号を受けて出
力を発生して、+iff記−制御IC4内のPWMに印
加される。前記PWMは1前記AMPIの信号を受けて
出力を発生し、面記ヘース駆動回路lに印加され、そし
て111記制御トランジスターQ、へと導かれる。この
ようにして出力電圧は定電圧制御されている。
次に過負荷時の場合、nif記制御トランジスターQ、
のコレクター電流は増加するため、前記抵抗R6に表わ
れる電圧も第3図のBの様に増加する。この時の電圧は
、前記トランジスターQ2をONさせるため、1i71
記トランジスターQ3もONする。従って、前記Ia電
流検L[1信号経路の′電位も高くなり、市f記制御I
Cd内の基準電圧5Vに達する。そしてQ2→Q3→A
MP2→PWM→ヘース駆動回路1→Q1のループを経
たT sLs時間接に、前記制御トランジスターQ1の
出力パルスは橿1になる。その後、前記トランジスター
Q3がOFFになると同時に、[11記コンデンサー0
2は充電を開始し、111「配湯電流検出信号経路5に
は、Air記コンデンサー02の充放電時の電位の変化
か抵抗R4を介して表われ(第3図のC) 、 +if
記過重過電流制御信号経路6前記コンデンサー02の充
放電時の電位の変化が表われる。そして前記AMP2と
nη記AMP3には、定格負荷時に得られた信号電圧よ
りも高い電圧が印加ざわるため、前記PWMはデユーテ
ィ比の低いパルスを発生して前記出力端8に発生する出
力電圧が降)゛する。その時、n「記AMP3は定電流
動作を、前記Q2→Q3→AMP3→PWM→ヘース駆
動回路1→Q、のループで、前記出力電圧が所定値vL
に達するまで行なう。(第5図) 次に出力端短絡時は、平滑用コンデンサーCIが短絡さ
れて、前記コイルL1も直接前記出力端8のO側に短絡
される。従って、前記出力電圧検出回路2には人力が印
加されない為、前記出力電圧検出回路2の出力は減少し
、前記制御ICd内のAMPlの出力も減少する。
ところが、出力短絡の為、前記制御トランジスターQ1
には大電流が流れるため、前記抵抗R1には前記トラン
ジスターQ2のスレシュホールド・レベルを越えた電圧
が発生して、前記トランジスターQ2をONする。その
ため前記トランジスターQ3もONシて、前記コンデン
サーC2を放電させる。そしてその時、前記過電流検出
信号経路5と1i「重過電流制御信号経路6の電位は上
シ1.するので、航記制御ICd内のAMP2の出力は
ト昇する。ここで1i「記AMPIの出力とAMP2の
出力は高い出力か優先されるので5前記PWMには前記
AMP2の出力が印加され、前記制御トランジスターへ
送るパルスをOFFする。又、前記AMP3の出力も前
記PWMへ送られて、前記制御トランジスターQ、へ送
るパルス幅を縮小することになる。そして出力として送
られるパルスとパルスの間隔は除々に拡大されてゆき、
そのため、前記トランジスターQ2とQ3がONする時
間も除々に長くなって出力電圧は減少する。前記パルス
とパルスの間隔が長くなるに従って、前記トランジスタ
ーQ2とQ3がOFF シている時間も長くなり、11
f1記コンデンサー02の充電による前記過電流検出信
号経路の電位は除々に低下してゆく。そのため、前記A
MP2の反転入力端子には前記抵抗R9とRIoとで構
成されている間欠動作点設定電圧を下回り、前記PWM
から発生されるパルスは間欠的に発生されることになる
。間欠動作が進行すると、第4図に示すように、0「記
制御トランジスターQ、がONする度に鋸波状電流が、
前記トランスT1と前記コイルLlの励磁電流によって
流れる。そして前記制御Q、がOFFするが出力短絡で
ある為、出力回路の電力供給が最小と成っており通常の
スイッチング周期のopp Itl1間中では、T、及
びし、の励磁電流は前回のON朋間中に発生した三角波
の波高値電流レベルは消滅せず、来たる第2回目のQ 
2ON時の初期レベルと成って現われる為、過電流が流
れて前記トランジスターQ2とQ、IをONさせて前記
コンテンサーC2の充放電がくり返され、Q2→Q3→
AMP2→PWM→Q、のループで間欠動作か打われ、
出力電流が低下する。
以上説明したように、出力に1絡時には、定電流動作か
ら間欠動作へ移行して、トランスの1次側及び2次側の
回路に流わる′I電流を制限する。
〔発明の効果〕
以−F実施例で説明したように、間欠動作を行うことで
回路内に過電流が流れないため、コイルやトランスやダ
イオードにストレスをち4犬ない。
又、;し制御トランジスターにも過電流が流れないため
、発熱量が少なく、従って、放熱効果を考慮する必要が
なく、装置か小型になり、安価にできる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す図である。又第212
1から第41図は各々定格動作時、定電流動作時、間欠
動作時における各部の波形を示す図であり、第5図は、
出力′准圧対出力′屯流のグラフを示す図である。第6
図はスイッチング電源装置の原理図であり、第7図a、
bは人力波形と出力波形を示す図である。第8図a、b
は定電流型保護回路の一例と動作カーブを示す図である
。 第1図中において A・・・過電流検出手段 B・・・間欠動作点設定手段 C・・・比較手段 を示している。

Claims (1)

    【特許請求の範囲】
  1. 制御トランジスターに流れる過電流を検出する過電流検
    出手段と、間欠動作点を設定する間欠動作点設定手段と
    、前記過電流検出手段の出力及び前記間欠動作点設定手
    段の出力を比較する比較手段とを備えたことを特徴とす
    る電源装置。
JP61117521A 1986-05-23 1986-05-23 電源装置 Expired - Lifetime JPH0779544B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61117521A JPH0779544B2 (ja) 1986-05-23 1986-05-23 電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61117521A JPH0779544B2 (ja) 1986-05-23 1986-05-23 電源装置

Publications (2)

Publication Number Publication Date
JPS62277070A true JPS62277070A (ja) 1987-12-01
JPH0779544B2 JPH0779544B2 (ja) 1995-08-23

Family

ID=14713830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61117521A Expired - Lifetime JPH0779544B2 (ja) 1986-05-23 1986-05-23 電源装置

Country Status (1)

Country Link
JP (1) JPH0779544B2 (ja)

Also Published As

Publication number Publication date
JPH0779544B2 (ja) 1995-08-23

Similar Documents

Publication Publication Date Title
JP2686135B2 (ja) 定電流電源回路
US7071667B2 (en) DC—DC converter
US7068016B2 (en) One cycle control PFC boost converter integrated circuit with inrush current limiting, fan motor speed control and housekeeping power supply controller
US5499154A (en) Protective shut-down system for switch-mode power supply
US20060274468A1 (en) Active inrush current control using a relay for AC to DC converters
EP1146620B1 (en) Driving method of semiconductor switching device and power supply apparatus operated according to said method
JPH0522836A (ja) 電源装置
US3930194A (en) Inverter control circuit
US8466668B2 (en) Transient differential switching regulator
JPH03164067A (ja) 調節されるブロツキング発振式スイツチングレギユレータ用回路装置
JP2000032743A (ja) 電源装置
JPS62277070A (ja) 電源装置
JPS6024669B2 (ja) 断続型トランジスタ直流変換器
JPH01311864A (ja) スイツチング方式安定化電源回路装置
JPH02111257A (ja) 直流−直流変換器
JPH01315260A (ja) スイッチングレギュレータ電源回路
JPH0522837A (ja) 携帯用電源装置
JP4144220B2 (ja) 電力変換器
JPS63287364A (ja) スイツチングレギユレ−タの補助電源回路
JPS6387173A (ja) 電源装置
JP3058304B2 (ja) コンバータの過電流保護回路
JP4214294B2 (ja) Dc/dcコンバータ
JPH05211715A (ja) スイッチング電源の過電流保護回路
JPS648525B2 (ja)
JPS6070928A (ja) 突入電流防止装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term