JPH077946B2 - 伝送信号変換装置のチェック方法 - Google Patents

Description

【発明の詳細な説明】 ［目次］ 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例 発明の効果 ［概要］ 本発明は、伝送信号変換装置で変換出力された伝送信号
を逆変換して変換前のデジタル伝送信号とビット単位で
突き合わせることにより伝送信号変換装置をチェックす
る方法に関するものであり、常に誤りのないチェック結
果の得られる方法の提供を目的とし、 このため伝送信号変換器で所定の形式に変換された伝送
信号を元の形式へ逆変換し、逆変化されたデジタル伝送
信号と変換前のデジタル伝送信号とを位相同期させ、位
相同期した両伝送信号の各ビットを一定の期間を単位と
して突き合わせ、突き合わせの結果から両伝送信号の一
致，不一致を判定し、不一致の判定が行なわれたときに
両信号の前記位相同期と突き合わせとを後続の単位に対
して繰り返し、所定数の単位について不一致の判定が連
続して行なわれたときに前記伝送信号変換装置の異常を
報知する、ことを特徴としている。

［産業上の利用分野］ 本発明は、伝送信号変換装置で変換出力された伝送信号
を逆変換して変換前のデジタル伝送信号とビット単位で
突き合わせることにより伝送信号変換装置をチェックす
る方法に関する。

デジタル伝送の端局では下位側で得られた複数の伝送信
号が一つのデジタル伝送信号へ変換（多重化）されて上
位側に送出されており、また上位側から与えられたデジ
タルの伝送信号が複数のデジタル伝送信号へ変換（分
離）されて下位側に送出されている。

これらの信号変換を行なう装置に異常が発生すると、下
位側から上位側に亘るデジタル信号伝送系がダウンして
その伝送システムの使用が不可能となるので、各端局で
は前記変換を行う装置のチェックが常時行なわれてお
り、このチェックにより装置異常が確認されたときに
は、それまでの現用のものから予備のもの又は別回線へ
の切替えが行なわれている。

［従来の技術］ 第８図には従来において行なわれている上記チェックの
手順がフローチャートで示されており、第９図ではその
作用が説明されている。

第８図において、現用の信号伝送装置からいずれかが指
定されるとカウント値Ｃが値１にセットされ、（ステッ
プ800）、その装置で変換された伝送信号を逆変換した
ものと元のデジタル伝送信号とが位相同期される（ステ
ップ802）。

そして一定の期間Δｔ（１段）を単位として両伝送信号
の各ビットが突き合わされ（ステップ804）、ビットエ
ラーの有無が判定される（ステップ806）。

その際にビットエラーの無いことが確認され（ステップ
806でYES）、両伝送信号が一致していたときにはこの装
置が正常動作中である旨の判定が行なわれ（ステップ80
8）、次の装置が指定（ステップ810）されて異常のチェ
ック動作がその装置に対して繰り返される。

すなわち、変換前と同内容の伝送信号が装置出力側で得
られたことが１回確認されると、その装置の正常動作が
確認され、次の装置に対するチェックが行なわれる。

従って全ての装置に対するチェックを短時間で行なえ、
このためチェックスキャンの周期を大巾に短縮してチェ
ックの高速化を図ることが可能となる。

またそのチェックスキャン中においていずれかの装置で
変換前と後の伝送信号に内容の相違のあることがビット
の突き合わせにより確認されると（ステップ806でN
O）、前記カウント値Ｃがインクリメントされ（ステッ
プ812）、次の一定期間Δｔにおける各ビットの突き合
わせ（ステップ804）、及びビットエラー有無の判定
（ステップ806）が再び行なわれる。

その際にビットエラーの無いことが確認されると（ステ
ップ806でYES）、前回におけるビットエラー有りの判定
は単発的なビットエラーやパーストエラーによるものと
考えられ、このためその正常動作中である旨の判定が行
なわれる（ステップ808）。

ところがその際にもビットエラーが確認されると（ステ
ップ806でNO）、同様にして次の期間Δｔにおける各ビ
ットの突き合わせ（ステップ804）及びビットエラー有
無の判定（ステップ806）が行なわれ、これらはビット
エラーが確認されるかぎり（ステップ806でNO）、カウ
ント値Ｃが所定値（第８図では値３）に達する回数まで
繰り返される。

そしてその回数だけビット突き合わせ（ステップ804）
及びビットエラー有無の判定（ステップ806）が繰り返
されると（ステップ814でYES）、現在チェック対象とな
っている装置が異常動作中であることが確認され（ステ
ップ816）、予備の装置又は別回線への切替えが行なわ
れる（ステップ818）。

このように、装置異常にもかかわらず、回線が絶たれて
伝送系全体がダウンすることを回避できる。

なお実際には、所定数以上のビットエラーが確認された
ときにビットエラーの判定（ステップ806）が行なわ
れ、所定回数（段）に亘りその判定が繰り返されたとき
に装置異常が確認されるので、期間Δｔは装置チェック
のしきい値となるビットエラーレートとビットエラーの
判定基準となるエラービット数とにより予め決定され
る。

以上のように従来においては、第９図（Ａ）からも理解
されるように対象となる装置のチェック開始時に変換前
の伝送信号と逆変換されたものとが必ず位相同期される
（ステップ802）が、同図（Ｂ）から理解されるように
ビットエラーの確認判定（ステップ806でNO）による両
伝送信号の各ビット突き合わせ（ステップ804）時には
両伝送信号の位相同期は行なわれない。

したがって同図（Ｃ）の様に伝送信号の瞬断による位相
ずれが発生するとそれ以降でも位相ずれが継続し、した
がって、現在チェック中の装置が正常動作中であるにも
かかわらず、その装置に異常が発生したものとして次段
以後で判定され、その結果、予備装置や別回線への切替
えが行なわれる。

［発明が解決しようとする問題点］ このため従来においては、その切替えにより下位側から
上位側にわたる伝送系の回線に瞬断が発生し、その伝送
品質が低下するという問題があった。

本発明は上記事情に鑑みてなされたものであり、その目
的は、伝送信号の瞬断などによる位相ずれが変換前と後
の伝送信号に発生しても、予備装置又は別回線への誤っ
た切替えを確実に防止してその切替えによる回線の瞬断
を確実に阻止できるチェック方法を提供することにあ
る。

［問題点を解決するための手段］ 第１図では本発明の原理が説明されており、伝送信号変
換装置１では入力されたデジタル伝送信号が所定の形式
に変換されている。

そして伝送信号変換装置１で変換された伝送信号は元の
形式へ逆変換され（２）、逆変換されたデジタルの伝送
信号と変換前のデジタル伝送信号とは位相同期される
（３）。

このようにして位相同期された両伝送信号は一定の期間
（Δｔ）を単位としてビット毎に突き合わされ（４）、
その突き合わせ結果から両伝送信号の一致，不一致が判
定される（５）。

その際に両者の不一致が確認されると（５でYES）、そ
れらの位相同期（３）と突き合わせ（４）とが後続の単
位に対して繰り返され（６でYES）、所定数の単位につ
いて不一致の判定（５でYES）が連続して行なわれたと
き（６でYES）には、前記伝送信号変換装置１の異常が
予備装置や別回線への切替えを行なうものに対して報知
される。

［作用］ 本発明では、伝送信号不一致の判定が行なわれると（５
でYES）、変換前の伝送信号と逆変換されたものとの位
相同期（３）が行なわれてから両伝送信号の各ビットが
突き合わされる（４）ので、伝送信号の瞬断などで両伝
送信号に位相ずれが生じた場合であっても、両伝送信号
の各ビットが突き合わされる（４）ときには各ビットが
同期している。

このため対応したビットが必ず突き合わされる（４）。

［実施例］ 以下、図面に基づいて本発明に係る方法の好適な実施例
を説明する。

第２図には上位側と下位側との間に挿入されて両者間に
おけるデジタル信号の伝送を行なう端局10の構成が簡略
化して示されており、下位側伝送路12Dから端局10に与
えられた３つのデジタル信号は上位側へ送出すべき伝送
信号200としての現用の多重化回路14（第１図の伝送信
号変換装置１に相当）へ入力されている。

この多重化回路14では伝送信号200を多重化して伝送信
号202の得られる伝送信号変換が行なわれており、変換
後の伝送信号202は上位側に向かって伝送路12Uへ伝送さ
れている。

なお、第２図においては他の現用多重化回路及びそれら
の予備回路が省略されており、多重化回路14に異常が発
生すると、その予備のものに切替えられる。

この現用の多重化回路14で得られた伝送信号202は予備
の分離回路16に与えられており、分離回路16では位相が
異なるものの伝送信号200と同一の伝送信号204が得られ
ている。

なお、第２図においては現用の分離回路が省略されてお
り、その分離回路は上位側から下位側へのデジタル信号
伝送に使用されている。

この分離回路16で得られた伝送信号と多重化回路14によ
る変換が行なわれる前の伝送信号200とは位相同期回路1
8に与えられており、位相同期回路18では両伝送信号20
0,204の位相同期がとられている。

第３図（Ａ）には位相同期回路18の構成が示されてお
り、伝送信号200,204のデータ，クロックはフリップフ
ロップ20,22に与えられている。

そしてそれらフリップフロップ20,22のＱ信号は固定遅
延回路24とエラスティクメモリ26とに各々与えられてお
り、エラスティックメモリ26のリードクロック入力には
伝送信号200のクロックが与えられている。

さらに固定遅延回路24の出力データと伝送信号200のク
ロックとは変動遅延回路28に供給されており、変動遅延
回路28にはセレクト信号が供給されている。

またエラスティックメモリ26の出力データ300はEORゲー
ト30に与えられており、変動遅延回路28の出力データ30
2もこれに与えられている。

そしてEORゲート30の出力データ304はフリップフロップ
32を介してANDゲート34に与えられており、フリップフ
ロップ32及びANDゲート34には伝送信号200のクロックが
各々与えられている。

また同図（Ｂ）には、変動遅延回路28の構成が示されて
おり、変動遅延回路28はセレクト信号が与えられてデー
タ302を出力するセレクタ36とシフトレジスタ38とによ
り構成されている。

それらのうちのシフトレジスタ38はフリップフロップ40
−1,40−2,40−3,40−４・・・40−（ｎ−１）,40−ｎ
の直列接続によるｎ段遅延のものとされており、固定遅
延回路24の出力データ及び各Ｑ出力はセレクタ36に入力
されている。

さらに伝送信号200のクロックは各フリップフロップ40
−1,40−2,40−3,40−４・・・40−（ｎ−１）,40−ｎ
に与えられており、したがってそれらの各Ｑ出力は固定
遅延回路24の出力データに対して段数分ずつ各々遅延し
たものとなっている。

他方のセレクタ36ではセレクト信号に従いそれらのうち
いずれかがデータ302として選択されており、EORゲート
30ではこのデータ302とエラスティックメモリ26の出力
データ300とのEORをとることにより伝送信号200,204の
突き合わせ（照合）がビット単位で行なわれている。

そしてその出力データが伝送信号200のクロックに同期
して第２図の計数回路42に与えられており、計数回路42
ではデータ304の計数が行なわれている。

そのデータ304が伝送信号200,204のデータ302,300をEOR
して得られているので、計数回路42の計数値はエラーの
生じたビット数を示している。

この計数値は制御回路44に与えられており、計数回路42
の計数制御はこの制御回路44により行なわれている。

また制御回路44から位相同期回路18の変動制御回路28へ
セレクト信号が供給されており、これにより転送信号20
0,204（データ302,300）が位相同期されている。

その位相同期回路18に与えられる逆変換後の伝送信号20
4は各種ゲートやフリップフロップなどによる一定の固
定遅延と多重化回路14,分離回路16,エラスティックメモ
リ26等による流動的な変動遅延とから定まる量だけ変換
前の伝送信号200に対して遅延している。

このため変動遅延回路28ではその量だけデータ302が遅
延されており、これによりデータ302,300（すなわち量
伝送信号200,204）が位相同期されている。

これらデータ302,300の位相同期を行なうために制御回
路44では、第４図に示されたフローチャートの手順で処
理が行なわれている。

第４図において、まずセレクタ36によるシフトレジスタ
38のセレクト段数を示す値ｎがリセットされ、これを内
容としたセレクト信号がセレクタ36に出力される（ステ
ップ400）。

そして計数回路42に対してビットエラー計数の開始が指
示され（ステップ402）、その後において所定時間の経
過が確認されると（ステップ404でYES）、計数回路42に
対してビットエラー計数の終了が指示されてその計数値
が読み込まれる（ステップ406）。

さらにその計数値で示されるビットエラーの数が所定数
以下でないとき（ステップ408でNO）には、セレクト段
数（すなわち遅延量）を示す値ｎがインクリメントされ
（ステップ410）、ビットエラーの計数が再び開始され
る（ステップ402）。

したがって、以上の動作が繰り返されることにより、デ
ータ300と位相が同期する方向へデータ302の位相が変動
遅延回路28で逐次遅延される。

その後、ビットエラー計数値が０となる（ステップ408
でYES）ことにより両データ302,300（すなわち両伝送信
号200,204）の位相一致が確認されると、この処理の完
了手続きが行なわれ（ステップ412）、多重化回路14の
チェックが可能な状態となる。

第５図では両伝送信号200,204の位相差が２ビットの場
合における位相同期作用がタイミングチャートで説明さ
れており、初期には同図（Ａ）の様に伝送信号200,204
間の位相ずれが２ビットであったものが、同図（Ｂ）で
は値ｎのインクリメントで１ビット分に減少し、同図
（Ｃ）では値ｎの再インクリメントで位相ずれが０ビッ
ト分となって両者の位相同期がとられる。

第６図には多重化回路14をチェックしてその異常時に予
備側へ切替えるために行なわれる処理の手順がフローチ
ャートで示されている。

なお、前述した第８図と同等内容のステップには同一符
号が付され、位相同期（ステップ802）は上述のように
して行なわれる。

ここで、本実施例ではビットエラーの確認（ステップ80
6でNO）が行なわれる毎に、伝送信号200,204の位相同期
（ステップ802）が各ビットの突き合わせによるビット
照合（ステップ804）の前に行なわれる。

したがって、第７図（Ａ）の様に第１回目のビット照合
時に両伝送信号200,204間で位相ずれが信号瞬断などで
発生すると、再び伝送信号200,204間の位相同期がとら
れて位相ずれが解消され、次回では多重化回路14の正常
動作が確認される。

また同図（Ｂ）では２回目でも位相ずれが伝送信号200,
204間で発生しているが、３回目ではこれが発生してお
らず、このためそのときに多重化回路14の正常動作が確
認される。

以上説明したように本実施例によれば、変換後の伝送信
号202を逆変換した信号204と変換前の伝送信号200との
各ビット突き合わせでビットエラーが確認されると、両
者の位相同期を再びとってから各ビットの突き合わせが
行なわれるので、多重化回路14のチェック中に信号瞬断
が発生して伝送信号200,204間に位相ずれが生じても、
その位相ずれが解消してから各ビットの突き合わせが再
び行なわれ、このため多重化回路14が予備側へ誤って切
替えられることによる信号伝送路の瞬断を完全に防止で
き、その結果、きわめて高品質な伝送を行なうことが可
能となる。

また本実施例によれば、多重化回路14が正常動作してい
るにも関わらず回線の瞬断などでこれが誤って予備側へ
切替えられることがないので、これを現用側へ保守要員
が切替えることを不要化でき、したがって、保守の容易
化を計り、端局10に対する信頼感を向上させることも可
能となる。

［発明の効果］ 以上説明したように本発明によれば、変換前の伝送信号
と逆変換で復元された伝送信号とのビット突き合わせで
両者の不一致が確認されたときに、それらの位相同期を
とってから両伝送信号のビット突き合わせが行なわれる
ので、回線の瞬断などで両者間に位相ずれが発生しても
これを解消した状態でビット突き合わせが再び行なわ
れ、したがってこの位相ずれによる誤った切替えを防止
でき、このためその切替えによる回線の瞬断を完全に阻
止でき、その結果、わずかな期間の回線瞬断にも関わら
ず、伝送路の瞬断を確実に防止して極めて高品質な伝送
品質を得ることが可能となる。

【図面の簡単な説明】

第１図は発明の原理説明図、第２図はデジタル伝送端局
の構成説明図、第３図は第２図における位相同期回路の
構成を示すブロック図、第４図は位相同期用処理の手順
を示すフローチャート、第５図は実施例における位相同
期作用を説明するタイミングチャート、第６図は実施例
におけるチェック作用を説明するフローチャート、第７
図は実施例におけるチェック作用の説明図、第８図は従
来方法を示すフローチャート、第９図は従来方法の作用
説明図である。 １……伝送信号変換装置 ２……逆変換 ３……位相同期 ４……突き合わせ ５……不一致の判定 ６……装置異常の判定 ７……異常報知 10……端局 12D,12U……伝送路 14……現用例の多重化回路 16……予備側の分離回路 18……位相同期回路 42……計数回路 44……制御回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】伝送信号変換装置で所定の形式に変換され
   た伝送信号を元の形式へ逆変換し、 逆変換されたデジタル伝送信号と変換前のデジタル伝送
   信号とを位相同期させ、 位相同期した両伝送信号の各ビットを一定の期間を単位
   として突き合わせ、 突き合わせの結果から両伝送信号の一致，不一致を判定
   し、 不一致の判定が行なわれたときに、両伝送信号の前記位
   相同期と突き合わせとを後続の単位に対して繰り返し、 所定数の単位について不一致の判定が連続して行なわれ
   たときに、前記伝送信号変換装置の異常を報知する、 ことを特徴とする伝送信号変換装置のチェック方法。