JPH0774456A - 印刷配線板 - Google Patents
印刷配線板Info
- Publication number
- JPH0774456A JPH0774456A JP21936693A JP21936693A JPH0774456A JP H0774456 A JPH0774456 A JP H0774456A JP 21936693 A JP21936693 A JP 21936693A JP 21936693 A JP21936693 A JP 21936693A JP H0774456 A JPH0774456 A JP H0774456A
- Authority
- JP
- Japan
- Prior art keywords
- narrow
- hole
- surface layer
- pad
- penetrating surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】狭ピッチパッドを有する印刷配線板において、
狭ピッチパッド内に非貫通表層スルーホールを設けるこ
とを可能にしてパターン設計効率を上げる。 【構成】隣接する狭ピッチパッド1のそれぞれの狭ピッ
チパッド1内の端部に非貫通表層スルーホール2および
これを形成するのに必要な大きさの非貫通表層スルーホ
ールランド3を千鳥状に設ける。この非貫通表層スルー
ホールランド3は、狭ピッチパッド1の幅より大きくな
るため、隣接する狭ピッチパッド1の対向する端部を、
最小導体間隔が確保できるように細くし幅狭部4を形成
する。これにより、狭ピッチパッド1の中に非貫通表層
スルーホール2を設けることが可能となり、パターン設
計効率が上がる。
狭ピッチパッド内に非貫通表層スルーホールを設けるこ
とを可能にしてパターン設計効率を上げる。 【構成】隣接する狭ピッチパッド1のそれぞれの狭ピッ
チパッド1内の端部に非貫通表層スルーホール2および
これを形成するのに必要な大きさの非貫通表層スルーホ
ールランド3を千鳥状に設ける。この非貫通表層スルー
ホールランド3は、狭ピッチパッド1の幅より大きくな
るため、隣接する狭ピッチパッド1の対向する端部を、
最小導体間隔が確保できるように細くし幅狭部4を形成
する。これにより、狭ピッチパッド1の中に非貫通表層
スルーホール2を設けることが可能となり、パターン設
計効率が上がる。
Description
【0001】
【産業上の利用分野】本発明は印刷配線板に関し、特に
狭ピッチのパッドを有する印刷配線板に関する。
狭ピッチのパッドを有する印刷配線板に関する。
【0002】
【従来の技術】従来の狭ピッチパッドを有する印刷配線
板では、パッド内に非貫通表層スルーホール(以下、P
&SVHと記す)を設ける技術を導入した際、狭ピッチ
パッド内にはこのP&SVHを設けることはできない。
これは、非貫通スルーホールをドリル径0.15mmで
穴開けするときの穴位置ずれに対応するために最小パッ
ド幅が0.5mm必要であるためである。
板では、パッド内に非貫通表層スルーホール(以下、P
&SVHと記す)を設ける技術を導入した際、狭ピッチ
パッド内にはこのP&SVHを設けることはできない。
これは、非貫通スルーホールをドリル径0.15mmで
穴開けするときの穴位置ずれに対応するために最小パッ
ド幅が0.5mm必要であるためである。
【0003】このため、図2に示すようなパッドピッチ
0.5mm,パッド幅0.27mmの狭ピッチパッド1
には狭ピッチパッド1内に非貫通表層スルーホール2を
並べて配置することが不可能であり、非貫通表層スルー
ホール2を形成するのに必要な非貫通表層スルーホール
ランド3を狭ピッチパッド1の外側に千鳥状に引き出し
て配置している。
0.5mm,パッド幅0.27mmの狭ピッチパッド1
には狭ピッチパッド1内に非貫通表層スルーホール2を
並べて配置することが不可能であり、非貫通表層スルー
ホール2を形成するのに必要な非貫通表層スルーホール
ランド3を狭ピッチパッド1の外側に千鳥状に引き出し
て配置している。
【0004】
【発明が解決しようとする課題】この従来の印刷配線板
では、狭ピッチパッドの外側に非貫通表層スルーホール
ランドを引き出して千鳥状に配置している。このため、
狭ピッチパッドの周囲が非貫通表層スルーホールランド
で占有されてパターン配線面積が制限され、パターン設
計効率が悪化するという問題点があった。
では、狭ピッチパッドの外側に非貫通表層スルーホール
ランドを引き出して千鳥状に配置している。このため、
狭ピッチパッドの周囲が非貫通表層スルーホールランド
で占有されてパターン配線面積が制限され、パターン設
計効率が悪化するという問題点があった。
【0005】本発明の目的は、パターン配線面積の制限
がなく、パターン設計効率の良い狭ピッチパッドを有す
る印刷配線板を提供することにある。
がなく、パターン設計効率の良い狭ピッチパッドを有す
る印刷配線板を提供することにある。
【0006】
【課題を解決するための手段】本発明の印刷配線板は、
少くとも2つの隣接して配置されたパッドのそれぞれが
互いに長手方向に平行に配置され、長手方向の一端には
非貫通表層スルーホールと、前記パッドの幅よりも幅の
広い前記非貫通表層スルーホール用の非貫通表層スルー
ホールランドとを有し、隣接する前記パッドの前記非貫
通表層スルーホールランドと対向する位置に前記パッド
の幅よりも幅の狭い幅狭部を設け、それぞれの前記非貫
通表層スルーホールランドと前記幅狭部を千鳥状に配置
している。
少くとも2つの隣接して配置されたパッドのそれぞれが
互いに長手方向に平行に配置され、長手方向の一端には
非貫通表層スルーホールと、前記パッドの幅よりも幅の
広い前記非貫通表層スルーホール用の非貫通表層スルー
ホールランドとを有し、隣接する前記パッドの前記非貫
通表層スルーホールランドと対向する位置に前記パッド
の幅よりも幅の狭い幅狭部を設け、それぞれの前記非貫
通表層スルーホールランドと前記幅狭部を千鳥状に配置
している。
【0007】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0008】図1は本発明の一実施例の印刷配線板の狭
ピッチパッドの配列を示す平面図である。
ピッチパッドの配列を示す平面図である。
【0009】本発明の実施例は、 まず、パッドピッチ
0.5mm,パッド幅0.27mmの狭ピッチパッド1
の一方の端部にドリル径0.15mmの非貫通表層スル
ーホール2を配置する。この際、非貫通表層スルーホー
ル2の穴位置ずれに対応するために、ドリル径0.15
mmの非貫通表層スルーホール2の穴壁から片側0.1
75mm以上の非貫通表層スルーホール2用の非貫通表
層スルーホールランド3が必要となるため、狭ピッチパ
ッド1の長手方向のパッド端から、0.25mm内側の
位置に非貫通表層スルーホール2を配置する。
0.5mm,パッド幅0.27mmの狭ピッチパッド1
の一方の端部にドリル径0.15mmの非貫通表層スル
ーホール2を配置する。この際、非貫通表層スルーホー
ル2の穴位置ずれに対応するために、ドリル径0.15
mmの非貫通表層スルーホール2の穴壁から片側0.1
75mm以上の非貫通表層スルーホール2用の非貫通表
層スルーホールランド3が必要となるため、狭ピッチパ
ッド1の長手方向のパッド端から、0.25mm内側の
位置に非貫通表層スルーホール2を配置する。
【0010】また、狭ピッチパッド1の幅方向について
は、パッド幅0.27mmのままでは、非貫通表層スル
ーホール2のドリル径0.15mmの穴壁から片側0.
175mm以上のランド幅が確保できないため、ランド
径が0.5mmの八角形の非貫通表層スルーホールラン
ド3を設けて幅を広げる。
は、パッド幅0.27mmのままでは、非貫通表層スル
ーホール2のドリル径0.15mmの穴壁から片側0.
175mm以上のランド幅が確保できないため、ランド
径が0.5mmの八角形の非貫通表層スルーホールラン
ド3を設けて幅を広げる。
【0011】隣接する狭ピッチパッド1に非貫通表層ス
ルーホール2を設けるときは、0.5mmの非貫通表層
スルーホールランド3を設ける必要があるため、隣接す
る狭ピッチパッド1の同一方向の端部に設けると非貫通
表層スルーホールランド3が接触してしまう。このた
め、互いに隣接する狭ピッチパッド1に非貫通表層スル
ーホール2を設けるときは千鳥状に設ける。更に、千鳥
状に非貫通スルーホールランド3を設けると、隣接する
狭ピッチパッド1の端部との間隔が、エッチングによる
回路形成時に必要な最小導体間隔である0.19mmを
確保できない。したがって、非貫通表層スルーホールラ
ンド3を設けた狭ピッチパッド1に隣接する狭ピッチパ
ッド1の非貫通スルーホールランド3と対向する端部に
は、導体最小間隔0.19mmを確保するため、パッド
幅0.12mmの幅狭部4を設ける。
ルーホール2を設けるときは、0.5mmの非貫通表層
スルーホールランド3を設ける必要があるため、隣接す
る狭ピッチパッド1の同一方向の端部に設けると非貫通
表層スルーホールランド3が接触してしまう。このた
め、互いに隣接する狭ピッチパッド1に非貫通表層スル
ーホール2を設けるときは千鳥状に設ける。更に、千鳥
状に非貫通スルーホールランド3を設けると、隣接する
狭ピッチパッド1の端部との間隔が、エッチングによる
回路形成時に必要な最小導体間隔である0.19mmを
確保できない。したがって、非貫通表層スルーホールラ
ンド3を設けた狭ピッチパッド1に隣接する狭ピッチパ
ッド1の非貫通スルーホールランド3と対向する端部に
は、導体最小間隔0.19mmを確保するため、パッド
幅0.12mmの幅狭部4を設ける。
【0012】狭ピッチパッド1のソルダーレジスト5に
ついては、狭ピッチパッド1の間のソルダレジスト5の
残り幅が0.1mmとなるような狭ピッチパッド1から
の逃げ寸法となる。このとき、狭ピッチパッド1におけ
る幅狭部4のソルダレジスト5の逃げは、ソルダレジス
ト5がずれたときに隣接する非貫通表層スルーホールラ
ンド3が露出しないように、幅狭部4と同様に幅を狭く
する。非貫通表層スルーホールランド3のソルダレジス
ト5の逃げは、狭ピッチパッド1のソルダレジスト5の
逃げ幅と同一とし、非貫通表層スルーホールランド3の
両端にソルダレジスト5がかかるようにしている。
ついては、狭ピッチパッド1の間のソルダレジスト5の
残り幅が0.1mmとなるような狭ピッチパッド1から
の逃げ寸法となる。このとき、狭ピッチパッド1におけ
る幅狭部4のソルダレジスト5の逃げは、ソルダレジス
ト5がずれたときに隣接する非貫通表層スルーホールラ
ンド3が露出しないように、幅狭部4と同様に幅を狭く
する。非貫通表層スルーホールランド3のソルダレジス
ト5の逃げは、狭ピッチパッド1のソルダレジスト5の
逃げ幅と同一とし、非貫通表層スルーホールランド3の
両端にソルダレジスト5がかかるようにしている。
【0013】
【発明の効果】以上説明したように本発明は、狭ピッチ
パッド内の一端部に非貫通表層スルーホールを形成する
のに必要な大きさの非貫通表層スルーホールランドを設
け、これに隣接する狭ピッチパッドの対向する端部を最
小導体間隔が確保できるように幅狭部としている。これ
により、従来狭ピッチパッド内に設けられず、狭ピッチ
パッドの外側に引き出していた非貫通表層スルーホール
ランドを狭ピッチパッド内に設けることが可能となり、
パターン配線面積が拡大してパターン設計効率が上がる
という効果がある。
パッド内の一端部に非貫通表層スルーホールを形成する
のに必要な大きさの非貫通表層スルーホールランドを設
け、これに隣接する狭ピッチパッドの対向する端部を最
小導体間隔が確保できるように幅狭部としている。これ
により、従来狭ピッチパッド内に設けられず、狭ピッチ
パッドの外側に引き出していた非貫通表層スルーホール
ランドを狭ピッチパッド内に設けることが可能となり、
パターン配線面積が拡大してパターン設計効率が上がる
という効果がある。
【図1】本発明の一実施例の印刷配線板の狭ピッチパッ
ドの配列を示す平面図である。
ドの配列を示す平面図である。
【図2】従来の印刷配線板の狭ピッチパッドの配列の一
例を示す平面図である。
例を示す平面図である。
1 狭ピッチパッド 2 非貫通表層スルーホール 3 非貫通表層スルーホールランド 4 幅狭部 5 ソルダレジスト
Claims (1)
- 【請求項1】 少くとも2つの隣接して配置されたパッ
ドのそれぞれが互いに長手方向に平行に配置され、長手
方向の一端には非貫通表層スルーホールと、前記パッド
の幅よりも幅の広い前記非貫通表層スルーホール用の非
貫通表層スルーホールランドとを有し、隣接する前記パ
ッドの前記非貫通表層スルーホールランドと対向する位
置に前記パッドの幅よりも幅の狭い幅狭部を設け、それ
ぞれの前記非貫通スルーホールランドと前記幅狭部を千
鳥状に配置したことを特徴とする印刷配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21936693A JPH0831682B2 (ja) | 1993-09-03 | 1993-09-03 | 印刷配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21936693A JPH0831682B2 (ja) | 1993-09-03 | 1993-09-03 | 印刷配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0774456A true JPH0774456A (ja) | 1995-03-17 |
JPH0831682B2 JPH0831682B2 (ja) | 1996-03-27 |
Family
ID=16734300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21936693A Expired - Fee Related JPH0831682B2 (ja) | 1993-09-03 | 1993-09-03 | 印刷配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0831682B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085826A (ja) * | 1999-09-14 | 2001-03-30 | Mitsubishi Electric Corp | 配線基板 |
US6720636B2 (en) | 2002-05-14 | 2004-04-13 | Renesas Technology Corp. | Semiconductor device with a staggered pad arrangement |
-
1993
- 1993-09-03 JP JP21936693A patent/JPH0831682B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085826A (ja) * | 1999-09-14 | 2001-03-30 | Mitsubishi Electric Corp | 配線基板 |
US6720636B2 (en) | 2002-05-14 | 2004-04-13 | Renesas Technology Corp. | Semiconductor device with a staggered pad arrangement |
Also Published As
Publication number | Publication date |
---|---|
JPH0831682B2 (ja) | 1996-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6222270B1 (en) | Integrated circuit bonding pads including closed vias and closed conductive patterns | |
JP3111053B2 (ja) | 一次スルー・ホールおよび二次スルー・ホールを有する多層回路板 | |
JPH1126919A (ja) | プリント配線板 | |
KR980007906A (ko) | 다층 프린츠 배선판 | |
US20080190654A1 (en) | Printed Wiring Board | |
JPH10303562A (ja) | プリント配線板 | |
JPH07153869A (ja) | 半導体装置 | |
US6803527B2 (en) | Circuit board with via through surface mount device contact | |
US5010448A (en) | Printed circuit board | |
JP2005166794A (ja) | 部品パッケージとプリント配線基板および電子機器 | |
JPS63318141A (ja) | 半導体装置 | |
JPH0774456A (ja) | 印刷配線板 | |
JP2005101082A (ja) | ランドパターン構造 | |
JPH08162724A (ja) | プリント基板 | |
JP3675338B2 (ja) | 半導体装置の製造方法 | |
JPH0697634A (ja) | フリップチップ用のプリント配線板 | |
JPH1140698A (ja) | 配線基板 | |
KR20030002044A (ko) | 반도체장치의 테스트패턴 구현방법 | |
JP2003078240A (ja) | プリント配線基板 | |
JPH11274704A (ja) | プリント配線基板 | |
JPH03228393A (ja) | プリント配線板 | |
JPH05275561A (ja) | リードレスチップキャリア基板 | |
JP4200378B2 (ja) | 半導体装置 | |
KR100375248B1 (ko) | 기판에 반도체 칩을 실장하기 위한 방법, 및 기판에실장하기에 적합한 반도체 장치 | |
JP2812090B2 (ja) | 高密度実装対応多層プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960917 |
|
LAPS | Cancellation because of no payment of annual fees |