JPH077233A - 半導体素子、特に直埋リッジレーザの製造法および該方法によって製造される素子 - Google Patents
半導体素子、特に直埋リッジレーザの製造法および該方法によって製造される素子Info
- Publication number
- JPH077233A JPH077233A JP6012837A JP1283794A JPH077233A JP H077233 A JPH077233 A JP H077233A JP 6012837 A JP6012837 A JP 6012837A JP 1283794 A JP1283794 A JP 1283794A JP H077233 A JPH077233 A JP H077233A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- coating
- depositing
- concentration
- repair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000011248 coating agent Substances 0.000 claims abstract description 43
- 238000000576 coating method Methods 0.000 claims abstract description 43
- 238000000151 deposition Methods 0.000 claims abstract description 36
- 239000002019 doping agent Substances 0.000 claims abstract description 25
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000013078 crystal Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 83
- 238000002955 isolation Methods 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 229910052790 beryllium Inorganic materials 0.000 claims description 11
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 8
- 239000011247 coating layer Substances 0.000 claims description 5
- 238000000407 epitaxy Methods 0.000 claims description 5
- 238000011256 aggressive treatment Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 244000045947 parasite Species 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 claims description 3
- 238000012935 Averaging Methods 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 abstract description 9
- 239000000126 substance Substances 0.000 abstract description 2
- 230000007547 defect Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- YFXPPSKYMBTNAV-UHFFFAOYSA-N bensultap Chemical compound C=1C=CC=CC=1S(=O)(=O)SCC(N(C)C)CSS(=O)(=O)C1=CC=CC=C1 YFXPPSKYMBTNAV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009760 functional impairment Effects 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/095—Laser devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Optical Integrated Circuits (AREA)
- Surface Treatment Of Glass Fibres Or Filaments (AREA)
- Optical Fibers, Optical Fiber Cores, And Optical Fiber Bundles (AREA)
Abstract
(57)【要約】
【目的】 半導体素子、特に直埋リッジレーザの製造法
および該方法によって製造される素子を提供する。 【構成】 本発明の方法の範囲において、ドープされた
半導体被膜（１０）は、該被膜と同一の導電型のドーパ
ントによってドープされた半導体ベース（９）の乱れ表
面（Ｓ）上に蒸着しなければならない。本発明によれ
ば、該被膜の主層（２８）を蒸着する前に、該被膜の平
均濃度の２倍より大きいドーパント濃度を有する過ドー
プ層を蒸着する。本発明は特に光ファイバ通信システム
用の半導体レーザの製造に応用される。
および該方法によって製造される素子を提供する。 【構成】 本発明の方法の範囲において、ドープされた
半導体被膜（１０）は、該被膜と同一の導電型のドーパ
ントによってドープされた半導体ベース（９）の乱れ表
面（Ｓ）上に蒸着しなければならない。本発明によれ
ば、該被膜の主層（２８）を蒸着する前に、該被膜の平
均濃度の２倍より大きいドーパント濃度を有する過ドー
プ層を蒸着する。本発明は特に光ファイバ通信システム
用の半導体レーザの製造に応用される。
Description
【０００１】
【産業上の利用分野】本発明は特定の半導体素子の製造
に関する。該素子は、その製造がベース（base）の乱れ
表面（surface perturbee）上にドープされた被膜を蒸
着することを含むものであり、ベースは被膜と同一導電
型を有するドーパントによってドープされている。ベー
スおよび被膜は一般に同一の半導体物質から構成され、
いずれにせよ結晶的な連続性を有していなければならな
い。
に関する。該素子は、その製造がベース（base）の乱れ
表面（surface perturbee）上にドープされた被膜を蒸
着することを含むものであり、ベースは被膜と同一導電
型を有するドーパントによってドープされている。ベー
スおよび被膜は一般に同一の半導体物質から構成され、
いずれにせよ結晶的な連続性を有していなければならな
い。
【０００２】一般に乱れ表面は、素子構造の実現に必要
な写真石版エッチングのような攻撃的処理（traitement
agressif）によって乱されており、該表面上の被膜の
蒸着は一般に分子ジェットによるエピタキシのようなエ
ピタキシャル蒸着という公知の方法によって実行され
る。従って乱れ表面は、エピタキシャル蒸着の補修表面
（surface de reprise）を構成する。以後該表面を、よ
り簡略的に「補修表面」と称する。
な写真石版エッチングのような攻撃的処理（traitement
agressif）によって乱されており、該表面上の被膜の
蒸着は一般に分子ジェットによるエピタキシのようなエ
ピタキシャル蒸着という公知の方法によって実行され
る。従って乱れ表面は、エピタキシャル蒸着の補修表面
（surface de reprise）を構成する。以後該表面を、よ
り簡略的に「補修表面」と称する。
【０００３】
【発明が解決しようとする課題】このように製造された
素子は、しばしば機能的障害を有することが判明してい
る。
素子は、しばしば機能的障害を有することが判明してい
る。
【０００４】本発明の目的は、このような障害を単純な
方法で取り除くことである。
方法で取り除くことである。
【０００５】
【課題を解決するための手段】本発明によれば、被膜の
蒸着操作には、乱れ表面付近に被膜の平均濃度の２倍よ
り大きいドーパント濃度を有する同一導電型の過ドープ
層（couche surdopee）を蒸着することが含まれてい
る。
蒸着操作には、乱れ表面付近に被膜の平均濃度の２倍よ
り大きいドーパント濃度を有する同一導電型の過ドープ
層（couche surdopee）を蒸着することが含まれてい
る。
【０００６】本発明の範囲において、上記の機能的障害
のいくつかは、補修表面が有している構造または組成上
の障害が、製造された素子の電気的キャリヤ群を局所的
に変えることから発生することが判明した。さらに具体
的に言えば、該障害が補修表面付近でキャリヤの空乏ま
たは導電型の逆転のような有害な効果をしばしば引き起
こす。
のいくつかは、補修表面が有している構造または組成上
の障害が、製造された素子の電気的キャリヤ群を局所的
に変えることから発生することが判明した。さらに具体
的に言えば、該障害が補修表面付近でキャリヤの空乏ま
たは導電型の逆転のような有害な効果をしばしば引き起
こす。
【０００７】本発明によりこれらの有害な効果を回避す
ることが可能である。
ることが可能である。
【０００８】
【実施例】添付の概略図を使用して、本発明を実行し得
る方法を非限定的な例として下記に詳細に説明する。同
一の素子が複数の図面上に示されている場合には、該素
子は同一の参照符号によって示されている。上記の素子
が同一の技術的機能を有する他の素子と交換可能である
ことを理解すべきである。
る方法を非限定的な例として下記に詳細に説明する。同
一の素子が複数の図面上に示されている場合には、該素
子は同一の参照符号によって示されている。上記の素子
が同一の技術的機能を有する他の素子と交換可能である
ことを理解すべきである。
【０００９】図３および図４を参照して、先ずドープさ
れた被膜１０をベース９の乱れ表面Ｓ上に蒸着するため
に本発明を実行する方法を全体的に説明する。ベース９
はこの被膜と同一の導電型のドーパントによってドープ
されている。
れた被膜１０をベース９の乱れ表面Ｓ上に蒸着するため
に本発明を実行する方法を全体的に説明する。ベース９
はこの被膜と同一の導電型のドーパントによってドープ
されている。
【００１０】リン化インジウムをベースとする半導体素
子の製造法は、それ自体公知である下記の段階： − ベースの形成。このベースは単結晶リン化インジウ
ムで構成されている。該ベースは、層２、４、６と、１
０17ｃｍ-3から５ｘ１０18ｃｍ-3の範囲に含まれる以後
「ベース」と称される濃度を有するｐ形のドーパントを
備えた上部層８とを含んでいる。
子の製造法は、それ自体公知である下記の段階： − ベースの形成。このベースは単結晶リン化インジウ
ムで構成されている。該ベースは、層２、４、６と、１
０17ｃｍ-3から５ｘ１０18ｃｍ-3の範囲に含まれる以後
「ベース」と称される濃度を有するｐ形のドーパントを
備えた上部層８とを含んでいる。
【００１１】− 素子構造を形成するためにベースをエ
ッチングするというような攻撃的な処理の適用。該処理
の結果、ベースの上部層８の少なくとも一つの残存領域
９は、その結晶構造および場合によっては化学的組成が
乱されている以後「補修」（dereprise）と称される表
面Ｓを有している。
ッチングするというような攻撃的な処理の適用。該処理
の結果、ベースの上部層８の少なくとも一つの残存領域
９は、その結晶構造および場合によっては化学的組成が
乱されている以後「補修」（dereprise）と称される表
面Ｓを有している。
【００１２】− 最後に、補修表面上への被膜１０の蒸
着。被膜は、リン化インジウムで構成されており、ベリ
リウムで構成されているｐ形のドーパントを含んでい
る。被膜中のドーパントの平均濃度は、以後「平均被膜
濃度」と称される。該濃度は、１０17ｃｍ-3から５ｘ１
０18ｃｍ-3の範囲に含まれている。この蒸着は、被膜層
がベース層と結晶的に連続するように分子ジェットによ
るエピタキシによって実現される。
着。被膜は、リン化インジウムで構成されており、ベリ
リウムで構成されているｐ形のドーパントを含んでい
る。被膜中のドーパントの平均濃度は、以後「平均被膜
濃度」と称される。該濃度は、１０17ｃｍ-3から５ｘ１
０18ｃｍ-3の範囲に含まれている。この蒸着は、被膜層
がベース層と結晶的に連続するように分子ジェットによ
るエピタキシによって実現される。
【００１３】本発明によれば、被膜１０の蒸着段階は、
ベリリウムが６ｘ１０18ｃｍ-3より大きく、且つ平均被
膜濃度の２倍より大きい「補正」（de correction）と
称される濃度を有する過ドープ層２４の蒸着段階を含ん
でいる。この過ドープ層は、補修表面Ｓから２０ｎｍよ
りも小さい距離を置いて蒸着される。その厚さが５から
２０ｎｍの範囲に含まれ、補正濃度が１０19ｃｍ-3から
６ｘ１０19ｃｍ-3の範囲内に含まれるのが好ましい。
ベリリウムが６ｘ１０18ｃｍ-3より大きく、且つ平均被
膜濃度の２倍より大きい「補正」（de correction）と
称される濃度を有する過ドープ層２４の蒸着段階を含ん
でいる。この過ドープ層は、補修表面Ｓから２０ｎｍよ
りも小さい距離を置いて蒸着される。その厚さが５から
２０ｎｍの範囲に含まれ、補正濃度が１０19ｃｍ-3から
６ｘ１０19ｃｍ-3の範囲内に含まれるのが好ましい。
【００１４】過ドープ層２４を蒸着する前に、ドーパン
ト濃度がほぼゼロであり且つ厚さが５から２０ｎｍの範
囲に含まれる初期補修層２２を蒸着するのが好ましい。
ト濃度がほぼゼロであり且つ厚さが５から２０ｎｍの範
囲に含まれる初期補修層２２を蒸着するのが好ましい。
【００１５】過ドープ層２４を蒸着した後で、平均被膜
濃度より小さいドーパント濃度、および初期補修層２２
と過ドープ層２４との二つの層全体の厚さより大きい厚
さとを有する最終補修層２６を蒸着するのが好ましい。
この最終補修層を蒸着した後で、得るべき平均被膜の濃
度にほぼ等しいベリリウム濃度を有する主被膜層２８を
蒸着する。この主層の厚さは、初期補修層２２と、過ド
ープ層２４と、最終補修層２６との三つの層全体の厚さ
より大きい。
濃度より小さいドーパント濃度、および初期補修層２２
と過ドープ層２４との二つの層全体の厚さより大きい厚
さとを有する最終補修層２６を蒸着するのが好ましい。
この最終補修層を蒸着した後で、得るべき平均被膜の濃
度にほぼ等しいベリリウム濃度を有する主被膜層２８を
蒸着する。この主層の厚さは、初期補修層２２と、過ド
ープ層２４と、最終補修層２６との三つの層全体の厚さ
より大きい。
【００１６】直埋リッジレーザ（laser a arete enterr
ee）の製造によって提起される問題点および本発明を実
行するようなレーザの製造方法を説明する。
ee）の製造によって提起される問題点および本発明を実
行するようなレーザの製造方法を説明する。
【００１７】そのようなレーザが図３に示されている。
その構造は、「直埋リッジ構造」（Buried Ridge Struc
ture）（ＢＲＳ）という英文名称で国際的に知られてい
る。
その構造は、「直埋リッジ構造」（Buried Ridge Struc
ture）（ＢＲＳ）という英文名称で国際的に知られてい
る。
【００１８】該構造は、特にヨーロッパ公開特許第４５
６７８号（ＣＮＥＴ）および米国特許第４４４１１８７
号の文書に記載されている。該構造もまたその製造につ
いての下記の説明の助けとして含まれてよい。
６７８号（ＣＮＥＴ）および米国特許第４４４１１８７
号の文書に記載されている。該構造もまたその製造につ
いての下記の説明の助けとして含まれてよい。
【００１９】該構造は、並列接続された二つのダイオー
ドを組み込んでいる。これらのダイオードの中の一つ
は、ｐ形の上部隔離ストリップ（ruban）９、レーザス
トリップ７およびｎ形の下部隔離層４を含む有効ヘテロ
接合によって構成されている。他方のダイオードは、ｐ
形の被膜１０および下部隔離層４と同一の層を含む側方
パラサイト（laterale parasite）ホモ接合によって構
成されている。
ドを組み込んでいる。これらのダイオードの中の一つ
は、ｐ形の上部隔離ストリップ（ruban）９、レーザス
トリップ７およびｎ形の下部隔離層４を含む有効ヘテロ
接合によって構成されている。他方のダイオードは、ｐ
形の被膜１０および下部隔離層４と同一の層を含む側方
パラサイト（laterale parasite）ホモ接合によって構
成されている。
【００２０】ヘテロ接合によって構成されているダイオ
ードは、通常０．６から０．９Ｖの範囲に含まれる電源
電圧Ｕで導電している。側方パラサイトホモ接合によっ
て構成されているダイオードは、より高い電圧で導電し
ている。中間電圧については、電流は、主としてＪ１で
ヘテロ接合を通過し、従ってレーザ効果による光子を生
成させながらレーザストリップ７を通って流れる。しか
し、そのときパラサイト電流Ｊ２の成分もホモ接合を通
って流れる。この成分は、層４および１０が強力にドー
プされている範囲では小さい。ドーピングは通常、層４
ではｎ＝１ｘ１０18ｃｍ-3、層１０ではｐ＝２ｘ１０18
ｃｍ-3の大きさである。
ードは、通常０．６から０．９Ｖの範囲に含まれる電源
電圧Ｕで導電している。側方パラサイトホモ接合によっ
て構成されているダイオードは、より高い電圧で導電し
ている。中間電圧については、電流は、主としてＪ１で
ヘテロ接合を通過し、従ってレーザ効果による光子を生
成させながらレーザストリップ７を通って流れる。しか
し、そのときパラサイト電流Ｊ２の成分もホモ接合を通
って流れる。この成分は、層４および１０が強力にドー
プされている範囲では小さい。ドーピングは通常、層４
ではｎ＝１ｘ１０18ｃｍ-3、層１０ではｐ＝２ｘ１０18
ｃｍ-3の大きさである。
【００２１】本発明によるこのようなレーザの製造方法
は、リン化インジウムの基板２（図１参照）上で結晶的
に連続状態で実行される下記の公知の段階を含んでい
る： − ｐ形のリン化インジウムの下部隔離層４の形成； − この下部隔離層上に少なくとも三元の組成の能動層
の蒸着； − この能動層上にｐ形のリン化インジウムの上部隔離
層８の蒸着。この上部隔離層は上記に記載したベースの
上部層を構成する； − 長手方向に沿って伸張するプレート７、９を二つの
谷間Ｖ、Ｗ（図２参照）の間に残しながら該二つの谷間
で上部隔離層と能動層とを除去するためのエッチング。
このエッチングは従来型の写真石版エッチングである。
該プレートに残存する能動層および上部隔離層の部分は
それぞれレーザストリップ７および上部隔離ストリップ
９を構成する。このエッチングは上記に述べた攻撃的な
処理に相当する。該エッチングは、慣用法によって実行
されると共に、上部隔離ストリップの露出された表面に
よって構成された補修表面Ｓを露出させる。この表面
は、残留ドナ（酸素、炭素、珪素など）に関係する障害
か、または、化学的洗浄（成長反応装置外の）若しくは
本来の場所（エピタキシャル蒸着の補修の前に反応装置
において）での洗浄技術によって完全に除去され得なか
った化学量論上の偏差に関係した障害を有している； − 既に述べたリン化インジウムの被膜１０の最終的な
蒸着。該蒸着は分子ジェットによるエピタキシによって
実現される。この蒸着は、既に述べた蒸着の補修に相当
する。この被膜は、ベリリウムで構成されたｐ形のドー
パントを含んでいると共に、下記の層： − 初期補修層２２： ドープされていないＩｎＰ、厚
さ：１０ｎｍ； − 過ドープ層２４： ＩｎＰ濃度はＢｅ＝３ｘ１０19
ｃｍ-3、厚さ：１０ｎｍ； − 最終補修層２６： ドープされていないＩｎＰ、厚
さ：３５ｎｍ； − 平均被膜濃度（通常７ｘ１０17ｃｍ-3、通常の厚さ
は１．５μｍから３．５μｍの範囲）でＢｅドープされ
たＩｎＰ； を含んでいる。
は、リン化インジウムの基板２（図１参照）上で結晶的
に連続状態で実行される下記の公知の段階を含んでい
る： − ｐ形のリン化インジウムの下部隔離層４の形成； − この下部隔離層上に少なくとも三元の組成の能動層
の蒸着； − この能動層上にｐ形のリン化インジウムの上部隔離
層８の蒸着。この上部隔離層は上記に記載したベースの
上部層を構成する； − 長手方向に沿って伸張するプレート７、９を二つの
谷間Ｖ、Ｗ（図２参照）の間に残しながら該二つの谷間
で上部隔離層と能動層とを除去するためのエッチング。
このエッチングは従来型の写真石版エッチングである。
該プレートに残存する能動層および上部隔離層の部分は
それぞれレーザストリップ７および上部隔離ストリップ
９を構成する。このエッチングは上記に述べた攻撃的な
処理に相当する。該エッチングは、慣用法によって実行
されると共に、上部隔離ストリップの露出された表面に
よって構成された補修表面Ｓを露出させる。この表面
は、残留ドナ（酸素、炭素、珪素など）に関係する障害
か、または、化学的洗浄（成長反応装置外の）若しくは
本来の場所（エピタキシャル蒸着の補修の前に反応装置
において）での洗浄技術によって完全に除去され得なか
った化学量論上の偏差に関係した障害を有している； − 既に述べたリン化インジウムの被膜１０の最終的な
蒸着。該蒸着は分子ジェットによるエピタキシによって
実現される。この蒸着は、既に述べた蒸着の補修に相当
する。この被膜は、ベリリウムで構成されたｐ形のドー
パントを含んでいると共に、下記の層： − 初期補修層２２： ドープされていないＩｎＰ、厚
さ：１０ｎｍ； − 過ドープ層２４： ＩｎＰ濃度はＢｅ＝３ｘ１０19
ｃｍ-3、厚さ：１０ｎｍ； − 最終補修層２６： ドープされていないＩｎＰ、厚
さ：３５ｎｍ； − 平均被膜濃度（通常７ｘ１０17ｃｍ-3、通常の厚さ
は１．５μｍから３．５μｍの範囲）でＢｅドープされ
たＩｎＰ； を含んでいる。
【００２２】さらに、前記基板２の下と前記被膜の上と
に接触層１１および１２ならびに電極Ｅ１、Ｅ２を形成
する。これらの電極は、該電極間に電源電流の流れを誘
導する電源電圧Ｕの印加を可能にする。既に説明したよ
うに、該電流の有効成分Ｊ１は、レーザストリップ７を
含むヘテロ接合を通って流れる。該成分によって注入さ
れた電荷を有するキャリヤは、レーザストリップが長手
方向に沿ってガイドする光を増幅することを可能にす
る。一般的に、上部隔離層９および下部隔離層４ならび
に被膜のドーピング濃度は、電源電流Ｊ２のパラサイト
成分が有効成分Ｊ１と比べて小さい電源電圧Ｕの値の領
域が存在するように選択される。
に接触層１１および１２ならびに電極Ｅ１、Ｅ２を形成
する。これらの電極は、該電極間に電源電流の流れを誘
導する電源電圧Ｕの印加を可能にする。既に説明したよ
うに、該電流の有効成分Ｊ１は、レーザストリップ７を
含むヘテロ接合を通って流れる。該成分によって注入さ
れた電荷を有するキャリヤは、レーザストリップが長手
方向に沿ってガイドする光を増幅することを可能にす
る。一般的に、上部隔離層９および下部隔離層４ならび
に被膜のドーピング濃度は、電源電流Ｊ２のパラサイト
成分が有効成分Ｊ１と比べて小さい電源電圧Ｕの値の領
域が存在するように選択される。
【００２３】本発明によって製造された半導体素子は、
層４および１０のインターフェイスにおける良質なＩｎ
Ｐ（ｎ／ｐ）のホモ接合および公知の方法によって製造
された類似の素子より明らかに優れている層９および１
０のインターフェイスにおけるＩｎＰ（ｐ／ｐ）の電気
的連続性を有している。この改良は下記の事実に関連す
るようである：既に述べた補修表面Ｓに見られる障害
は、電気的に能動であると共にｎ形のドナを構成してい
る。ｐ形のＩｎＰベース上にｐ形のＩｎＰ被膜を蒸着し
た後では、表面Ｓによって構成されたインターフェイス
におけるｎ形ドナセンタ（centres donneurs）の存在
は、局所的なキャリヤの空乏、即ち、ｎ形ドナセンタに
よる補償のために殆どドープされず、従って過抵抗性
（trop resistive）のｐ形領域を作り出し得る。インタ
ーフェイスの途中で導電率のタイプが逆転することさえ
発生し得る。この空乏または逆転現象（phenomenes d'i
nversion）は、素子の正常な機能を妨げる。
層４および１０のインターフェイスにおける良質なＩｎ
Ｐ（ｎ／ｐ）のホモ接合および公知の方法によって製造
された類似の素子より明らかに優れている層９および１
０のインターフェイスにおけるＩｎＰ（ｐ／ｐ）の電気
的連続性を有している。この改良は下記の事実に関連す
るようである：既に述べた補修表面Ｓに見られる障害
は、電気的に能動であると共にｎ形のドナを構成してい
る。ｐ形のＩｎＰベース上にｐ形のＩｎＰ被膜を蒸着し
た後では、表面Ｓによって構成されたインターフェイス
におけるｎ形ドナセンタ（centres donneurs）の存在
は、局所的なキャリヤの空乏、即ち、ｎ形ドナセンタに
よる補償のために殆どドープされず、従って過抵抗性
（trop resistive）のｐ形領域を作り出し得る。インタ
ーフェイスの途中で導電率のタイプが逆転することさえ
発生し得る。この空乏または逆転現象（phenomenes d'i
nversion）は、素子の正常な機能を妨げる。
【００２４】液相でのエピタキシ（ＥＰＬ）および気相
でのエピタキシ（ＥＰＶ）あるいはまた有機金属気相で
のエピタキシ（ＥＰＶＯＭ）のような蒸着技術を使用す
る場合に、これらの現象は、そのときＩｎＰのｐドーパ
ントとして使用される亜鉛が、補修表面を通って拡散
し、それゆえにこれらの現象を補正する限りにおいては
さして邪魔にはならない。反対に、使用される蒸着技術
が分子ジェットによるエピタキシであり、且つドーパン
トとしてベリリウムが使用される場合には、該物体が比
較的小さい拡散率を有しているということにより、空乏
または逆転現象が著しく出現し得るという結果になる。
でのエピタキシ（ＥＰＶ）あるいはまた有機金属気相で
のエピタキシ（ＥＰＶＯＭ）のような蒸着技術を使用す
る場合に、これらの現象は、そのときＩｎＰのｐドーパ
ントとして使用される亜鉛が、補修表面を通って拡散
し、それゆえにこれらの現象を補正する限りにおいては
さして邪魔にはならない。反対に、使用される蒸着技術
が分子ジェットによるエピタキシであり、且つドーパン
トとしてベリリウムが使用される場合には、該物体が比
較的小さい拡散率を有しているということにより、空乏
または逆転現象が著しく出現し得るという結果になる。
【００２５】もう少し一般的に言えば、本発明の利点は
使用されるドーパントが比較的小さい拡散率を有する場
合に特に明らかになる。
使用されるドーパントが比較的小さい拡散率を有する場
合に特に明らかになる。
【００２６】ベリリウムのドーパントの場合に、過ドー
プ層のベリリウム濃度が６ｘ１０18ｃｍ-3より大きいと
きには、ドーパントは拡散し、それゆえにその近くに現
れるｐキャリヤの空乏現象を補正する傾向がある。
プ層のベリリウム濃度が６ｘ１０18ｃｍ-3より大きいと
きには、ドーパントは拡散し、それゆえにその近くに現
れるｐキャリヤの空乏現象を補正する傾向がある。
【００２７】既に述べた直埋リッジレーザの製造の範囲
において、一般に拡散温度は約５００℃であり、拡散時
間は約３０分である。
において、一般に拡散温度は約５００℃であり、拡散時
間は約３０分である。
【図１】直埋リッジレーザ半導体の製造の連続段階にお
ける断面図である。
ける断面図である。
【図２】直埋リッジレーザ半導体の製造の連続段階にお
ける断面図である。
ける断面図である。
【図３】直埋リッジレーザ半導体の製造の連続段階にお
ける断面図である。
ける断面図である。
【図４】図３のＩＶ部分の拡大詳細図である。
Ｓ 補修表面 ８ 上部隔離層 ９ ベース １０ 被膜 ２２ 初期補修層 ２４ 過ドープ層 ２６ 最終補修層 ２８ 主被膜層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドミニク・ボネビ フランス国、91310・ロビル・スユール・ オルジユ、リユ・ジヨルジユ・クレマンソ ー、15
Claims (8)
- 【請求項１】 − ある導電型のドーパントによってド
ープされ且つ乱れ表面（Ｓ）を有する半導体ベース
（９）を形成する段階と、 − 前記乱れ表面上に前記導電型と同様なドーパントに
よってドープされた半導体被膜（１０）を蒸着する段階
とを含んでおり、 前記被膜（１０）を蒸着する段階が、前記乱れ表面
（Ｓ）付近で、前記導電型と同様なドーパントによりド
ープされ且つ前記被膜の平均ドーピング濃度の２倍より
大きいドーピング濃度を有する過ドープ層（２４）を蒸
着する段階を含むことを特徴とする半導体素子の製造
法。 - 【請求項２】 − リン化インジウムで構成され、且つ
１０17ｃｍ-3から５ｘ１０18ｃｍ-3の範囲に含まれる
「ベース」濃度を有するｐ形のドーパントを備えた上部
層（８）を含む単結晶ベース（２、４、６、８）を形成
する段階と、 − 前記ベースに攻撃的な処理を加えて、該ベースの前
記上部層（８）の少なくとも一つの残存領域（９）が結
晶構造が乱されている「補修」表面（Ｓ）を有するよう
に、前記素子の構造を形成する段階と、 − 前記補修表面上に、リン化インジウムで構成され且
つベリリウムで構成されたｐ形のドーパントを含む被膜
（１０）を蒸着する段階であって、該被膜中の該ドーパ
ントの平均濃度が平均被膜濃度を構成し且つ１０17ｃｍ
-3から５ｘ１０18ｃｍ-3の範囲に含まれており、前記被
膜層が前記ベース層と結晶的に連続するように分子ジェ
ットによるエピタキシによって実現される被膜の蒸着段
階とを含んでおり、 前記被膜（１０）の蒸着段階は、ベリリウムが６ｘ１０
18ｃｍ-3より大きく且つ前記平均被膜濃度の２倍より大
きい補正濃度を有すると共に、前記補修表面（Ｓ）から
２０ｎｍよりも小さい距離を置いて蒸着される過ドープ
層（２４）の蒸着段階を含むことを特徴とする請求項１
に記載の方法。 - 【請求項３】 前記被膜（１０）の蒸着段階が、前記過
ドープ層（２４）の蒸着の前に、ドーパントの濃度がほ
ぼゼロであり、厚さが５から２０ｎｍの範囲に含まれる
初期補修層（２２）の蒸着段階を含むことを特徴とする
請求項２に記載の方法。 - 【請求項４】 前記被膜（１０）の蒸着段階が、前記過
ドープ層（２４）の蒸着の後に、前記平均被膜濃度より
小さいドーパント濃度を有する最終補修層（２６）の蒸
着段階をさらに含み、前記被膜の蒸着段階が、前記最終
補修層の蒸着の後に、前記平均被膜濃度にほぼ等しいベ
リリウム濃度を有すると共に、前記初期補修層（２
２）、前記過ドープ層（２４）および前記最終補修層
（２６）という三つの層全体の厚さより大きい厚さを有
する主被膜層（２８）の蒸着段階をさらに含むことを特
徴とする請求項３に記載の方法。 - 【請求項５】 前記最終補修層（２６）が前記初期補修
層（２２）および前記過ドープ層（２４）という二つの
層全体の厚さより大きい厚さを有することを特徴とする
請求項４に記載の方法。 - 【請求項６】 前記補正濃度が１０19ｃｍ-3から６ｘ１
０19ｃｍ-3の範囲に含まれ、前記過ドープ層（２４）が
５から２０ｎｍの範囲の厚さを有していることを特徴と
する請求項２に記載の方法。 - 【請求項７】 リン化インジウムの基板（２）上に結晶
的に連続した状態で実現され、請求項２から６のいずれ
か一項に記載の方法を適用したＢＲＳ直埋リッジタイプ
のレーザの製造法であって、 − ｎ形のリン化インジウムの下部隔離層（４）を形成
する段階と、 − 該下部隔離層の上に少なくとも三元の組成の能動層
（６）を蒸着する段階と、 − 該能動層の上にｐ形のリン化インジウムからなり且
つ前記ベースの上部層を構成する上部隔離層（８）を蒸
着する段階と、 − 長手方向に沿って伸張するプレート（７、９）を二
つの谷間（Ｖ、Ｗ）の間に残しながら、該二つの谷間で
前記上部隔離層および前記能動層を除去するためにエッ
チングする段階であって、該プレートに残存している前
記能動層および前記上部隔離層の部分はそれぞれレーザ
ストリップ（７）および上部隔離ストリップ（９）を構
成し、前記エッチングが、前記攻撃的処理に相当すると
共に前記上部隔離ストリップから露出された表面によっ
て構成される前記補修表面（Ｓ）を露出させるエッチン
グ段階と、 − ベリリウムで構成されたｐ形のドーパントを含むリ
ン化インジウムの前記被膜（１０）を分子ジェットによ
ってエピタキシャル蒸着する段階とを含み、 − 前記基板（２）の下と前記被膜の上とに電極（Ｅ
１、Ｅ２）を形成して、該電極間に電源電流（Ｊ１、Ｊ
２）を励起する電源電圧（Ｕ）の印加を可能にする段階
をさらに含み、前記電流は、前記レーザストリップが前
記長手方向に沿ってガイドする光を増幅し得るように、
前記上部隔離ストリップ（９）、前記レーザストリップ
（７）および前記下部隔離層（４）によって形成された
ヘテロ接合を通って流れる有効成分（Ｊ１）を含んでお
り、前記電流はさらに、前記被膜と前記下部隔離層との
間に形成されたホモ接合を通って流れるパラサイト成分
（Ｊ２）を含んでおり、前記上部隔離層（９）および前
記下部隔離層（４）ならびに前記被膜のドーピング濃度
（Ｒ）は、前記電源電流の有効成分（Ｊ１）と比べて前
記パラサイト成分（Ｊ２）を小さくさせる前記電源電圧
（Ｕ）の値が存在するように選択されるＢＲＳ直埋リッ
ジタイプレーザの製造法。 - 【請求項８】 請求項１から９のいずれか一項によって
得られた半導体素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9301212A FR2701165B1 (fr) | 1993-02-04 | 1993-02-04 | Procédé de fabrication d'un composant semi-conducteur notamment d'un laser a arête enterrée, et composant fabriqué par ce procédé. |
| FR9301212 | 1993-02-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077233A true JPH077233A (ja) | 1995-01-10 |
| JP3369697B2 JP3369697B2 (ja) | 2003-01-20 |
Family
ID=9443712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01283794A Expired - Fee Related JP3369697B2 (ja) | 1993-02-04 | 1994-02-04 | 半導体素子、特に直埋リッジレーザの製造法および該方法によって製造される素子 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5486489A (ja) |
| EP (1) | EP0610130B1 (ja) |
| JP (1) | JP3369697B2 (ja) |
| DE (1) | DE69411206T2 (ja) |
| ES (1) | ES2118335T3 (ja) |
| FR (1) | FR2701165B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6151336A (en) * | 1998-02-11 | 2000-11-21 | Sorrento Networks, Inc. | Time division multiplexing expansion subsystem |
| US6400478B1 (en) | 1998-04-02 | 2002-06-04 | Sorrento Networks, Inc. | Wavelength-division-multiplexed optical transmission system with expanded bidirectional transmission capacity over a single fiber |
| US6298103B1 (en) | 1998-06-16 | 2001-10-02 | Sorrento Networks Corporation | Flexible clock and data recovery module for a DWDM optical communication system with multiple clock rates |
| US6653213B2 (en) * | 2000-12-21 | 2003-11-25 | Bookham Technology, Plc | Structure and method for doping of III-V compounds |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6232679A (ja) * | 1985-08-05 | 1987-02-12 | Nec Corp | 半導体レ−ザ |
| JPS6482585A (en) * | 1987-09-25 | 1989-03-28 | Toshiba Corp | Manufacture of buried semiconductor laser |
-
1993
- 1993-02-04 FR FR9301212A patent/FR2701165B1/fr not_active Expired - Fee Related
-
1994
- 1994-02-01 DE DE69411206T patent/DE69411206T2/de not_active Expired - Fee Related
- 1994-02-01 ES ES94400210T patent/ES2118335T3/es not_active Expired - Lifetime
- 1994-02-01 EP EP94400210A patent/EP0610130B1/fr not_active Expired - Lifetime
- 1994-02-03 US US08/191,165 patent/US5486489A/en not_active Expired - Fee Related
- 1994-02-04 JP JP01283794A patent/JP3369697B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5486489A (en) | 1996-01-23 |
| EP0610130B1 (fr) | 1998-06-24 |
| EP0610130A1 (fr) | 1994-08-10 |
| ES2118335T3 (es) | 1998-09-16 |
| DE69411206D1 (de) | 1998-07-30 |
| DE69411206T2 (de) | 1998-11-12 |
| FR2701165B1 (fr) | 1995-03-31 |
| FR2701165A1 (fr) | 1994-08-05 |
| JP3369697B2 (ja) | 2003-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0212968A (ja) | 集積された多量子井戸光子及び電子デバイス | |
| JPS63150985A (ja) | 半導体レ−ザ | |
| EP0045678B1 (fr) | Source laser à jonction semiconductrice utilisant des diodes Schottky, et procédé de fabrication | |
| EP0188147A1 (fr) | Procédé de fabrication d'un laser à semiconducteur à ruban enterré | |
| JP3369697B2 (ja) | 半導体素子、特に直埋リッジレーザの製造法および該方法によって製造される素子 | |
| JPH0677580A (ja) | オプトエレクトロニクス部品用の半導体構造 | |
| US5291033A (en) | Semiconductor light-emitting device having substantially planar surfaces | |
| JPS60253283A (ja) | 半導体発光素子 | |
| JPH09214045A (ja) | 半導体レーザ及びその製造方法 | |
| US5596592A (en) | Semiconductor laser device | |
| JP3718129B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH0834338B2 (ja) | 半導体レーザ | |
| JP3348015B2 (ja) | ノンアロイ用電極コンタクト層の作製方法 | |
| JPH0575215A (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
| JPS6243193A (ja) | 半導体レ−ザ | |
| JPH02202085A (ja) | 半導体レーザ装置の製造方法 | |
| JPH03129892A (ja) | 半導体発光素子 | |
| KR940011271B1 (ko) | 레이저다이오드 어레이 제조방법 | |
| JPH023314B2 (ja) | ||
| KR940011105B1 (ko) | 레이저 다이오드 및 그 제조방법 | |
| JPH0653613A (ja) | 半導体素子 | |
| JPH06104532A (ja) | 化合物半導体薄膜 | |
| JP2003204119A (ja) | 半導体レーザ装置の製造方法，および半導体レーザ装置 | |
| JPS60163489A (ja) | 半導体装置 | |
| JPH088482A (ja) | 半導体レーザおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |